JPH06102834A - Electro-optical device for plasma address - Google Patents

Abstract

PURPOSE:To effectively perform the sequential line scanning of a plasma address electro-optical device and to stabilize the writing of a signal voltage. CONSTITUTION:A plasma address electro-optical device is provided with an electro-optical cell 1, a plasma cell 2, a signal circuit, a cathode scanning circuit and an anode switching circuit. The electro-optical cell 1 has signal electrodes D arranged in column. The signal circuit supplies a signal voltage to the signal electrodes D. The plasma cell 2 is superimposed on the electro-optical cell 1 and has cathode electrodes K and anode electrodes A alternately arranged in the row. The anode switching circuit changes over an anode voltage having an opposite phase and applies the voltage to an odd numbered anode Ao and an even numbered anode Ae. The cathode scanning circuit successively supplies a cathode voltage, plasma discharge is made to generate between an odd numbered anode electrode Ao and an even numbered anode Ae located adjacent to both sides of the selected cathode electrode K and addresses the electro- optical cell 1. By turning off the cathode voltage for a prescribed time according to the changeover timing of the anode voltage, the fluctuation of a discharge potential is removed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は液晶セル等の電気光学セ
ルとプラズマセルの２層構造からなるプラズマアドレス
電気光学装置に関する。より詳しくはプラズマセルの駆
動方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma addressed electro-optical device having a two-layer structure of an electro-optical cell such as a liquid crystal cell and a plasma cell. More specifically, it relates to a driving method of a plasma cell.

【０００２】[0002]

【従来の技術】従来液晶セルを用いたマトリクスタイプ
の電気光学装置例えば液晶表示装置を高解像度化及び高
コントラスト化する為の手段としては、各画素毎に薄膜
トランジスタ等のスイッチング素子を設けこれを線順次
で駆動する方式（所謂アクティブマトリクスアドレス方
式）が一般に知られている。しかしながら、この場合薄
膜トランジスタの様な半導体素子を基板上に多数設ける
必要があり、特に大面積化した時に製造歩留まりが悪く
なるという短所がある。2. Description of the Related Art Conventionally, a switching element such as a thin film transistor is provided for each pixel as a means for improving resolution and contrast of a matrix type electro-optical device using a liquid crystal cell, for example, a liquid crystal display device. A method of driving sequentially (so-called active matrix address method) is generally known. However, in this case, it is necessary to provide a large number of semiconductor elements such as thin film transistors on the substrate, and there is a disadvantage that the manufacturing yield deteriorates especially when the area is increased.

【０００３】そこでこの短所を解決する手段として、ブ
ザク等は特開平１−２１７３９６号公報において、薄膜
トランジスタ等からなるスイッチング素子に代えてプラ
ズマスイッチを利用する方式を提案している。以下、プ
ラズマ放電に基くスイッチを利用して液晶セルを駆動す
るプラズマアドレス表示装置の構成を簡潔に説明する。
図４に示す様に、この装置は液晶セル１０１とプラズマ
セル１０２と両者の間に介在する中間基板１０３とから
なる積層フラットパネル構造を有している。プラズマセ
ル１０２は下側のガラス基板１０４を用いて形成されて
おり、その表面に複数の溝１０５が設けられている。こ
の溝１０５は例えば行列マトリクスの行方向に延設され
ている。各溝１０５は中間基板１０３によって密封され
ており個々に分離したプラズマ室１０６を構成してい
る。このプラズマ室１０６にはイオン化可能なガスが封
入されている。隣接する溝１０５を隔てる突条部１０７
は個々のプラズマ室１０６を区分けする隔壁の役割を果
たすとともに、各プラズマ室１０６のギャップスペーサ
としての役割も果たしている。各溝１０５の底部には、
互いに平行な一対のカソード電極１０８、アノード電極
１０９が設けられている。一対の電極間に所定の電圧を
加える事により、プラズマ室１０６内のガスがイオン化
され放電プラズマが発生する。かかる放電領域は行走査
ラインとなる。As a means for solving this disadvantage, Buzaku et al. Propose in JP-A-1-217396 a method of using a plasma switch instead of a switching element composed of a thin film transistor or the like. Hereinafter, the configuration of a plasma addressed display device that drives a liquid crystal cell using a switch based on plasma discharge will be briefly described.
As shown in FIG. 4, this device has a laminated flat panel structure including a liquid crystal cell 101, a plasma cell 102, and an intermediate substrate 103 interposed therebetween. The plasma cell 102 is formed using a lower glass substrate 104, and a plurality of grooves 105 are provided on the surface thereof. The grooves 105 are extended, for example, in the row direction of the matrix. Each groove 105 is sealed by an intermediate substrate 103 and constitutes a plasma chamber 106 which is individually separated. The plasma chamber 106 is filled with an ionizable gas. Protrusions 107 separating adjacent grooves 105
Plays a role of a partition for partitioning each plasma chamber 106, and also plays a role of a gap spacer of each plasma chamber 106. At the bottom of each groove 105,
A pair of cathode electrode 108 and anode electrode 109 which are parallel to each other are provided. By applying a predetermined voltage between the pair of electrodes, the gas in the plasma chamber 106 is ionized and discharge plasma is generated. The discharge region becomes a row scanning line.

【０００４】一方、液晶セル１０１は上側のガラス基板
１１０を用いて構成されている。この上側基板１１０は
中間基板１０３に所定の間隙を介して対向配置されてお
り間隙内には液晶層１１１が充填されている。又、上側
基板１１０の内表面には透明導電膜からなる信号電極１
１２が形成されている。この信号電極１１２はプラズマ
室１０６と直交しており列信号ラインとなる。列信号ラ
インと行走査ラインの交差部分にマトリクス状の画素が
規定される。On the other hand, the liquid crystal cell 101 is constructed by using an upper glass substrate 110. The upper substrate 110 is arranged to face the intermediate substrate 103 with a predetermined gap, and a liquid crystal layer 111 is filled in the gap. Further, the signal electrode 1 made of a transparent conductive film is formed on the inner surface of the upper substrate 110.
12 are formed. The signal electrode 112 is orthogonal to the plasma chamber 106 and serves as a column signal line. Matrix-like pixels are defined at the intersections of the column signal lines and the row scanning lines.

【０００５】図５は個々のプラズマ室における電位分布
を示す模式図である。カソード電極Ｋの電位−Ｖｓを、
アノード電極Ａの電位０Ｖに対して所定量だけ低下させ
ると、プラズマ室内にグロー放電が発生し室内は略アノ
ード電位に等しくなる。FIG. 5 is a schematic diagram showing the potential distribution in each plasma chamber. The potential −Vs of the cathode electrode K is
When the potential of the anode electrode A is lowered by 0 V by a predetermined amount, glow discharge occurs in the plasma chamber and the interior of the chamber becomes substantially equal to the anode potential.

【０００６】図６は、図４に示したプラズマアドレス表
示装置の等価回路を示す。この例では、アノード電極の
電位及び液晶セルを駆動する信号源１１３の基準電位を
接地レベル（ＧＮＤ）に設定している。列信号ラインと
行走査ラインの交差部に位置する個々の画素は、液晶容
量ＣＬＣと中間基板の容量Ｃｄとの直列接続で表わされ
ている。又、個々のプラズマ室は等価的にプラズマスイ
ッチＳＷで表わされている。信号源１１３は信号電極１
１２を介して液晶容量ＣＬＣを駆動している。又、カソ
ード電極を線順次で選択し放電電位まで下げると、グロ
ー放電が順次発生しプラズマスイッチＳＷが閉じられ
る。プラズマスイッチＳＷが順次閉じると、液晶容量Ｃ
ＬＣには中間基板容量Ｃｄを介して信号電圧が印加され
画像表示が行なわれる。FIG. 6 shows an equivalent circuit of the plasma addressed display device shown in FIG. In this example, the potential of the anode electrode and the reference potential of the signal source 113 that drives the liquid crystal cell are set to the ground level (GND). Each pixel located at the intersection of the column signal line and the row scanning line is represented by the liquid crystal capacitor CLC and the capacitor Cd of the intermediate substrate connected in series. Each plasma chamber is equivalently represented by a plasma switch SW. The signal source 113 is the signal electrode 1
The liquid crystal capacitance CLC is driven via 12. When the cathode electrodes are line-sequentially selected and lowered to the discharge potential, glow discharge is sequentially generated and the plasma switch SW is closed. When the plasma switches SW are sequentially closed, the liquid crystal capacitance C
A signal voltage is applied to the LC via the intermediate substrate capacitance Cd to display an image.

【０００７】[0007]

【発明が解決しようとする課題】ところで、図４に示し
た従来構造では１本の行走査ラインが一対のカソード電
極、アノード電極で構成されている。１本のカソード電
極を選択する事により１本の行走査ラインだけしか放電
できず駆動効率が悪いという課題がある。特に、表示の
高精細化を図った場合、行走査ラインの本数が増加する
為、従来の構造は表示駆動の高速化を図る上で障害とな
っている。カソード電極とアノード電極は交互に配列さ
れており、構造的には１本のカソード電極と両側の２本
のアノード電極との間でプラズマ放電を発生させる事も
可能である。そこで、本発明は１本のカソード電極の選
択により２本の行走査ラインの放電が可能な駆動方式を
提供する事を目的とする。In the conventional structure shown in FIG. 4, one row scanning line is composed of a pair of cathode electrode and anode electrode. By selecting one cathode electrode, there is a problem that only one row scanning line can be discharged and drive efficiency is poor. In particular, in the case of achieving high definition display, the number of row scanning lines increases, and thus the conventional structure is an obstacle to speeding up display driving. The cathode electrodes and the anode electrodes are alternately arranged, and it is possible structurally to generate plasma discharge between one cathode electrode and two anode electrodes on both sides. Therefore, it is an object of the present invention to provide a driving method capable of discharging two row scanning lines by selecting one cathode electrode.

【０００８】[0008]

【課題を解決するための手段】上述した本発明の目的を
達成する為に以下の手段を講じた。即ち、本発明にかか
るプラズマアドレス電気光学装置は、基本的な構成要件
として、電気光学セルとプラズマセルと信号回路とカソ
ード走査回路とアノード切換回路とを備えている。電気
光学セルは列状に配列した信号電極を有している。信号
回路は該信号電極に信号電圧を供給する。プラズマセル
は該電気光学セルに重ねられているとともに、行状に交
互配列したカソード電極及びアノード電極を有してい
る。アノード切換回路は奇数行アノード電極と偶数行ア
ノード電極に対して逆相のアノード電圧を切り換え印加
する。カソード走査回路は順次カソード電圧を供給し選
択されたカソード電極の両側に隣接する奇数行アノード
電極及び偶数行アノード電極との間でプラズマ放電を発
生させ電気光学セルをアドレッシングする。このカソー
ド走査回路は、アノード電圧が切り換わるタイミングに
応じてカソード電極を所定期間オフ状態にする。In order to achieve the above-mentioned object of the present invention, the following means were taken. That is, the plasma address electro-optical device according to the present invention includes, as basic constituent elements, an electro-optical cell, a plasma cell, a signal circuit, a cathode scanning circuit, and an anode switching circuit. The electro-optical cell has signal electrodes arranged in rows. The signal circuit supplies a signal voltage to the signal electrode. The plasma cell is superposed on the electro-optical cell and has cathode electrodes and anode electrodes alternately arranged in rows. The anode switching circuit switches and applies an anode voltage of opposite phase to the anode electrodes of the odd rows and the anode electrodes of the even rows. The cathode scanning circuit sequentially supplies a cathode voltage to generate a plasma discharge between the odd-row anode electrodes and the even-row anode electrodes adjacent to both sides of the selected cathode electrode to address the electro-optical cell. This cathode scanning circuit turns off the cathode electrode for a predetermined period according to the timing of switching the anode voltage.

【０００９】本発明の実施態様においては、前記プラズ
マセルと電気光学セルが共通の中間基板を介して互いに
積層されたフラットパネル構造を有している。プラズマ
セルは、ストライプ状に配列した隔壁を介して該中間基
板に接合する下側基板を有している。カソード電極及び
アノード電極は該隔壁に整合して下側基板の内表面に交
互配列されている。一方、電気光学セルは所定の間隙を
介して中間基板に接合する上側基板を有しており、信号
電極は上側基板の内表面に配列している。該間隙内には
液晶からなる電気光学材料が充填されている。An embodiment of the present invention has a flat panel structure in which the plasma cell and the electro-optical cell are laminated on each other via a common intermediate substrate. The plasma cell has a lower substrate that is bonded to the intermediate substrate via partition walls arranged in stripes. The cathode electrodes and the anode electrodes are arranged alternately on the inner surface of the lower substrate in alignment with the partition walls. On the other hand, the electro-optical cell has an upper substrate that is bonded to the intermediate substrate via a predetermined gap, and the signal electrodes are arranged on the inner surface of the upper substrate. An electro-optical material made of liquid crystal is filled in the gap.

【００１０】[0010]

【作用】本発明によれば、１本のカソード電極の両側に
奇数行アノード電極及び偶数行アノード電極を夫々配置
した構造となっており、当該カソード電極を選択する事
により２本の行走査ラインを放電させる事ができる。こ
の時、奇数行アノード電極と偶数行アノード電極に対し
て逆相のアノード電圧が切り換え印加され、選択期間中
の前半で一方の行走査ラインが放電し、同じく後半で他
方の行走査ラインが放電する。この駆動方式ではアノー
ド電圧が切り換わる為、何ら対策を施さないとプラズマ
室内の放電電圧が変動し電気光学セルに対する信号電圧
の書き込みが不安定になる。そこで、アノード電圧が切
り換わるタイミングに応じて、選択期間の略中間時点で
カソード電圧を一時的にオフ状態にしている。カソード
電圧がオフ状態になるとプラズマ放電が一旦停止する。
この時にアノード電圧が切り換わる為、放電電位に変動
をもたらす惧れがない。According to the present invention, an odd-numbered row anode electrode and an even-numbered row anode electrode are arranged on both sides of one cathode electrode, and two row scanning lines are selected by selecting the cathode electrode. Can be discharged. At this time, anode voltages of opposite phases are switched and applied to the odd-row anode electrodes and the even-row anode electrodes, one row scan line is discharged in the first half of the selection period, and the other row scan line is discharged in the latter half. To do. In this driving method, the anode voltage is switched, so if no measures are taken, the discharge voltage in the plasma chamber fluctuates and writing of the signal voltage to the electro-optical cell becomes unstable. Therefore, the cathode voltage is temporarily turned off at approximately the midpoint of the selection period in accordance with the timing of switching the anode voltage. When the cathode voltage is turned off, plasma discharge is temporarily stopped.
At this time, since the anode voltage is switched, there is no fear of causing fluctuation in the discharge potential.

【００１１】[0011]

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかるプラズマアドレ
ス電気光学装置の実施例を示す模式図である。（Ａ）は
本電気光学装置の断面構造を示しており、（Ｂ）はその
駆動方式を表わしている。先ず、（Ａ）に示す様に、本
装置は液晶セル１とプラズマセル２と両者の間に介在す
る薄板ガラスからなる中間基板３とを積層した構造を有
する。中間基板３は液晶セル１を駆動する為にできる限
り薄い事が必要であり、例えば５０μｍ程度の板厚を有
する。液晶セル１は上側のガラス基板４を用いて構成さ
れており、その内側主面には透明導電膜からなる複数の
信号電極Ｄが互いに列方向に沿って平行に形成されてい
る。上側基板４はスペーサ５を用いて所定の間隙を介し
中間基板３に接着されている。間隙内には電気光学材料
層である液晶層６が充填されている。この間隙寸法は通
常５μｍ程度であり表示面全体に渡って均一に保つ必要
がある。この為、図示しないが通常間隙内には所定の粒
径を有するスペーサ粒子が散布されている。これにより
間隙寸法は±０．１μｍ程度の誤差内に制御する事がで
きる。液晶層６は信号電極Ｄと中間基板３に接面してい
る。本実施例においては電気光学材料として液晶が用い
られているが必ずしもこれに限られるものではなく他の
流体材料を用いる事もできる。又、本実施例はプラズマ
アドレス表示装置に関するものであるが、本発明はこれ
に限られるものではなく光学変調装置等広くプラズマア
ドレス電気光学装置に適用可能である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a schematic view showing an embodiment of a plasma address electro-optical device according to the present invention. (A) shows the sectional structure of the present electro-optical device, and (B) shows the driving method thereof. First, as shown in (A), this device has a structure in which a liquid crystal cell 1, a plasma cell 2, and an intermediate substrate 3 made of thin glass interposed between the two are laminated. The intermediate substrate 3 needs to be as thin as possible in order to drive the liquid crystal cell 1, and has a plate thickness of, for example, about 50 μm. The liquid crystal cell 1 is configured by using the upper glass substrate 4, and a plurality of signal electrodes D made of a transparent conductive film are formed in parallel with each other in the column direction on the inner main surface thereof. The upper substrate 4 is bonded to the intermediate substrate 3 by using a spacer 5 with a predetermined gap. A liquid crystal layer 6, which is an electro-optical material layer, is filled in the gap. This gap size is usually about 5 μm and must be kept uniform over the entire display surface. For this reason, although not shown, usually, spacer particles having a predetermined particle diameter are scattered in the gap. As a result, the gap size can be controlled within an error of about ± 0.1 μm. The liquid crystal layer 6 is in contact with the signal electrode D and the intermediate substrate 3. In this embodiment, liquid crystal is used as the electro-optical material, but it is not limited to this, and other fluid materials can be used. Further, although the present embodiment relates to the plasma addressed display device, the present invention is not limited to this, and can be widely applied to plasma addressed electro-optical devices such as optical modulators.

【００１２】一方、プラズマセル２は下側のガラス基板
７を用いて構成されている。下側基板７の内側主面上に
はカソード電極Ｋ及びアノード電極Ａが交互にストライ
プ状に形成されている。これらカソード電極Ｋ、アノー
ド電極Ａは前述した信号電極Ｄに交差する様に行方向に
沿って配列されている。カソード電極Ｋ、アノード電極
Ａの上に沿って隔壁８が形成されており、その頂部は中
間基板３に当接している。カソード電極Ｋ、アノード電
極Ａ及び隔壁８は、例えばスクリーン印刷により形成さ
れ互いに整合している。下側基板７と中間基板３はフリ
ットシール９により互いに接着されており、両者の間に
気密封止されたプラズマ室１０が形成される。このプラ
ズマ室１０の内部にはイオン化可能なガスが封入されて
いる。ガス種は例えばヘリウム、ネオン、アルゴン、キ
セノンあるいはこれらの混合気体から選ぶ事ができる。
プラズマ室１０は隔壁８によって分割されており各々行
走査ラインを構成する。On the other hand, the plasma cell 2 is constructed by using the lower glass substrate 7. Cathode electrodes K and anode electrodes A are alternately formed in stripes on the inner main surface of the lower substrate 7. The cathode electrode K and the anode electrode A are arranged in the row direction so as to intersect the signal electrode D described above. A partition wall 8 is formed along the cathode electrode K and the anode electrode A, and the top of the partition wall 8 is in contact with the intermediate substrate 3. The cathode electrode K, the anode electrode A, and the partition wall 8 are formed by screen printing, for example, and are aligned with each other. The lower substrate 7 and the intermediate substrate 3 are adhered to each other by a frit seal 9, and an airtightly sealed plasma chamber 10 is formed between them. An ionizable gas is enclosed in the plasma chamber 10. The gas species can be selected from, for example, helium, neon, argon, xenon or a mixed gas thereof.
The plasma chamber 10 is divided by the partition walls 8 and each constitutes a row scanning line.

【００１３】本構造ではカソード電極Ｋが両側に隣接す
る行走査ラインに共用されている。即ち、奇数行目のア
ノード電極Ａｏとの間で一方の行走査ラインＬｏが規定
され、偶数行目のアノード電極Ａｅとの間で他方の行走
査ラインＬｅが規定される。同様に、各アノード電極も
隣接する行走査ライン間で共用されている。かかる構造
では、１本のカソード電極Ｋを選択する事により、２本
の行走査ラインＬｏ，Ｌｅを放電させる事ができる。In this structure, the cathode electrode K is shared by the row scanning lines adjacent to each other on both sides. That is, one row scanning line Lo is defined with the odd-numbered anode electrodes Ao, and the other row scanning line Le is defined with the even-numbered anode electrodes Ae. Similarly, each anode electrode is shared between adjacent row scanning lines. In such a structure, by selecting one cathode electrode K, two row scanning lines Lo and Le can be discharged.

【００１４】（Ｂ）はアノード電圧及びカソード電圧の
時間的な変化を示すタイミングチャートである。図示す
る様に、１本のカソード電極Ｋに着目すると、割り当て
られた選択期間中カソード電圧は−Ｖ２から−Ｖｓに低
下する。一方、奇数行アノード電極Ａｏと偶数行アノー
ド電極Ａｅに対しては逆相のアノード電圧が切り換え印
加される。この切り換え時点はカソード電極選択期間の
略中間である。図示の例では、奇数行アノード電極Ａｏ
の電位は、選択期間の前半で０Ｖ（ＧＮＤ）であり、後
半では−Ｖ１に切り換えられる。この０Ｖはプラズマ放
電を発生させる為に十分な電位であり、−Ｖ１は不十分
な電位である。従って、選択期間の前半において一方の
行走査ラインＬｏにプラズマ放電が発生する。他方、偶
数行目のアノード電極Ａｅについては、選択期間の前半
で電位が−Ｖ１に保持され、後半で０Ｖに切り換わる。
即ち、アノード電圧は偶数行目のアノード電極Ａｏと奇
数行目のアノード電極Ａｅとで互いに逆相である。この
為、選択期間の後半で他方の行走査ラインＬｅにプラズ
マ放電が発生する。この様にして、１本のカソード電極
Ｋを選択する事により、その両側の行走査ラインを独立
に放電させる事が可能になる。かかる駆動方式により、
カソード走査回路の出力端子数に対し、その２倍の放電
ラインを順次発生させる事ができる。(B) is a timing chart showing the temporal changes of the anode voltage and the cathode voltage. As shown in the figure, focusing on one cathode electrode K, the cathode voltage drops from -V2 to -Vs during the assigned selection period. On the other hand, the anode voltages of opposite phases are switched and applied to the odd-row anode electrodes Ao and the even-row anode electrodes Ae. This switching time point is substantially in the middle of the cathode electrode selection period. In the illustrated example, the odd-numbered anode electrodes Ao
Potential is 0V (GND) in the first half of the selection period and is switched to -V1 in the latter half. This 0V is a sufficient potential for generating plasma discharge, and -V1 is an insufficient potential. Therefore, plasma discharge is generated in one row scanning line Lo in the first half of the selection period. On the other hand, with respect to the anode electrodes Ae in the even-numbered rows, the potential is held at −V1 in the first half of the selection period and is switched to 0V in the second half.
That is, the anode voltages of the even-numbered anode electrodes Ao and the odd-numbered anode electrodes Ae are in opposite phases to each other. Therefore, plasma discharge is generated in the other row scanning line Le in the latter half of the selection period. In this way, by selecting one cathode electrode K, it becomes possible to independently discharge the row scanning lines on both sides thereof. With this drive system,
It is possible to sequentially generate twice as many discharge lines as the number of output terminals of the cathode scanning circuit.

【００１５】アノード電圧が切り換わるタイミングに応
じてカソード電圧は所定時間オフ状態になる。この時プ
ラズマ放電は一旦停止する。この停止した状態でアノー
ド電圧が切り換えられるので、プラズマ室内の放電電圧
即ち基準電圧は何ら影響を受けず、ＧＮＤレベルに保た
れる。即ち、選択期間の前半においてプラズマ放電中一
方の行走査ラインＬｏの電位は０Ｖに保たれ、選択期間
の後半においてプラズマ放電中他方の行走査ラインＬｅ
の電位は同様に０Ｖに保持される。The cathode voltage is turned off for a predetermined time according to the timing of switching the anode voltage. At this time, the plasma discharge is temporarily stopped. Since the anode voltage is switched in this stopped state, the discharge voltage in the plasma chamber, that is, the reference voltage is not affected at all and is kept at the GND level. That is, the potential of one row scan line Lo is maintained at 0 V during plasma discharge in the first half of the selection period, and the other row scan line Le is in plasma discharge during the latter half of the selection period.
The potential of is similarly maintained at 0V.

【００１６】図２は比較例となる駆動方式を示したタイ
ミングチャートである。基本的には、図１の（Ｂ）に示
した駆動方式と同一であり対応する参照符号を付して理
解を容易にしている。異なる点は、選択期間中カソード
電圧が単に所定レベルに保持されている事である。即ち
アノード電極が切り換わるタイミングに応じてカソード
電圧を所定時間オフ状態にする事を行なっていない。こ
の駆動方式では、一方の行走査ラインＬｏのプラズマ放
電が、アノード電圧の低下により停止する為、液晶駆動
の基準となる放電電位がアノード電圧の低下とともに変
化してしまう。なお、他方の行走査ラインＬｅのプラズ
マ放電は、カソード電圧の上昇により停止する為、放電
電位は変化しない。従って、１ライン毎に基準電位が変
動する事になり、正確な信号電圧を液晶セルに印加する
事が困難である。今仮に、奇数行目のアノード電極Ａｏ
の電位を−Ｖｏまで下げた時プラズマ放電が停止すると
すれば、基準電位は−Ｖｏとなる。偶数行目のアノード
電極Ａｅについてはアノード電位一定でカソード電位を
上昇させる事によりプラズマ放電が停止する。従って行
走査ラインＬｅの基準電位は０Ｖのまま一定である。FIG. 2 is a timing chart showing a drive system as a comparative example. Basically, it is the same as the driving method shown in FIG. 1B, and corresponding reference numerals are given to facilitate understanding. The difference is that the cathode voltage is simply kept at a predetermined level during the selection period. That is, the cathode voltage is not turned off for a predetermined time according to the timing of switching the anode electrode. In this driving method, the plasma discharge of the one row scanning line Lo is stopped by the decrease of the anode voltage, so that the discharge potential, which is the reference for driving the liquid crystal, changes with the decrease of the anode voltage. Since the plasma discharge of the other row scanning line Le is stopped by the rise of the cathode voltage, the discharge potential does not change. Therefore, the reference potential changes line by line, and it is difficult to apply an accurate signal voltage to the liquid crystal cell. Now, assume that the odd numbered anode electrodes Ao
If the plasma discharge is stopped when the potential of is lowered to -Vo, the reference potential becomes -Vo. With respect to the anode electrodes Ae of even-numbered rows, the plasma discharge is stopped by raising the cathode potential while keeping the anode potential constant. Therefore, the reference potential of the row scanning line Le remains constant at 0V.

【００１７】図３はプラズマアドレス電気光学装置に組
み込まれる駆動回路の一例を示している。この駆動回路
は信号回路２１とカソード走査回路２２とアノード切換
回路２３と制御回路２４とから構成されている。信号回
路２１には信号電極Ｄ１ないしＤｍがバッファを介して
接続されている。一方、カソード走査回路２２には同じ
くバッファを介してカソード電極Ｋ１ないしＫｎが接続
されている。さらに、アノード電極Ａ０ないしＡｎはア
ノード切換回路２３に接続されている。アノード切換回
路２３は奇数行アノード電極と偶数行アノード電極に対
して逆相のアノード電圧を切り換え印加する。カソード
走査回路２２は順次カソード電圧を供給し選択されたカ
ソード電極の両側に隣接する奇数行アノード電極及び偶
数行アノード電極との間でプラズマ放電を発生させ電気
光学セルをアドレッシングする。さらに、アノード電圧
が切り換わるタイミングに応じてカソード電圧を所定時
間オフ状態にする。信号回路２１はカソード電極の線順
次走査に同期して各信号電極にアナログ信号電圧を供給
する。制御回路２４はカソード走査回路２２と信号回路
２１の同期制御を行なうものである。カソードと隣接す
るアノードの間に放電領域が形成され行走査ラインとな
る。一方、各信号電極は列信号ラインとなる。両ライン
の間に画素２５が規定される。FIG. 3 shows an example of a drive circuit incorporated in the plasma addressed electro-optical device. This drive circuit is composed of a signal circuit 21, a cathode scanning circuit 22, an anode switching circuit 23, and a control circuit 24. The signal electrodes D1 to Dm are connected to the signal circuit 21 via buffers. On the other hand, cathode electrodes K1 to Kn are also connected to the cathode scanning circuit 22 via a buffer. Further, the anode electrodes A0 to An are connected to the anode switching circuit 23. The anode switching circuit 23 switches and applies an opposite phase anode voltage to the odd-row anode electrodes and the even-row anode electrodes. The cathode scanning circuit 22 sequentially supplies a cathode voltage to generate a plasma discharge between the odd-numbered anode electrodes and the even-numbered anode electrodes adjacent to both sides of the selected cathode electrode to address the electro-optical cell. Further, the cathode voltage is turned off for a predetermined time according to the timing of switching the anode voltage. The signal circuit 21 supplies an analog signal voltage to each signal electrode in synchronization with the line-sequential scanning of the cathode electrode. The control circuit 24 performs synchronous control of the cathode scanning circuit 22 and the signal circuit 21. A discharge region is formed between the cathode and the adjacent anode to form a row scan line. On the other hand, each signal electrode becomes a column signal line. A pixel 25 is defined between both lines.

【００１８】[0018]

【発明の効果】以上説明した様に、本発明によれば、ｎ
本のカソード電極の両側に配置されたアノード電極を、
夫々逆相で駆動する事により２ｎ本の行走査ラインを設
ける事ができ、カソード走査回路を効率的に利用できる
という効果がある。又、選択されたカソード電極の電位
を、アノード電圧の切り換えが起る一定期間オフ状態と
する事により安定な信号電圧の書き込みを実現する事が
できるという効果がある。即ち、アノード電位の切り換
えによる基準電圧の変動が生じない為、信号源に補正電
圧等を重畳する事なく液晶セルを交流駆動する事が可能
である。As described above, according to the present invention, n
Anode electrodes arranged on both sides of the book cathode electrode,
By driving each in the opposite phase, 2n row scanning lines can be provided, and there is an effect that the cathode scanning circuit can be efficiently used. Further, there is an effect that it is possible to realize stable writing of the signal voltage by turning off the potential of the selected cathode electrode for a certain period during which the switching of the anode voltage occurs. That is, since the reference voltage does not change due to the switching of the anode potential, the liquid crystal cell can be AC-driven without superimposing the correction voltage or the like on the signal source.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明にかかるプラズマアドレス電気光学装置
を示す模式図である。FIG. 1 is a schematic diagram showing a plasma address electro-optical device according to the present invention.

【図２】プラズマアドレス電気光学装置の駆動方式の比
較例を示すタイミングチャートである。FIG. 2 is a timing chart showing a comparative example of driving methods of a plasma address electro-optical device.

【図３】本発明にかかるプラズマアドレス電気光学装置
に組み込まれる駆動回路の一例を示す回路図である。FIG. 3 is a circuit diagram showing an example of a drive circuit incorporated in the plasma address electro-optical device according to the present invention.

【図４】従来のプラズマアドレス電気光学装置の一例を
示す斜視図である。FIG. 4 is a perspective view showing an example of a conventional plasma address electro-optical device.

【図５】プラズマ放電領域の電位図である。FIG. 5 is a potential diagram of a plasma discharge region.

【図６】従来のプラズマアドレス電気光学装置の等価回
路図である。FIG. 6 is an equivalent circuit diagram of a conventional plasma addressed electro-optical device.

【符号の説明】[Explanation of symbols]

１ 液晶セル ２ プラズマセル ３ 中間基板 ４ 上側基板 ６ 液晶層 ７ 下側基板 ８ 隔壁 １０ プラズマ室 Ｋ カソード電極 Ａｏ 奇数行アノード電極 Ａｅ 偶数行アノード電極 1 Liquid Crystal Cell 2 Plasma Cell 3 Intermediate Substrate 4 Upper Substrate 6 Liquid Crystal Layer 7 Lower Substrate 8 Partition 10 Plasma Chamber K Cathode Electrode Ao Odd Row Anode Electrode Ae Even Row Anode Electrode

フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｊ 17/49 Ｚ 9376−5Ｅ Continuation of the front page (51) Int.Cl. ⁵ Identification code Office reference number FI technical display location // H01J 17/49 Z 9376-5E

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 電気光学セルとプラズマセルと信号回路
とカソード走査回路を備えたプラズマアドレス電気光学
装置であって、 電気光学セルは列状に配列した信号電極を有しており、 信号回路は該信号電極に信号電圧を供給し、 プラズマセルは該電気光学セルに重ねられているととも
に行状に交互配列したカソード電極及びアノード電極を
有しており、 アノード切換回路が設けられており奇数行アノード電極
と偶数行アノード電極に対して逆相のアノード電圧を切
り換え印加し、 カソード走査回路は順次カソード電圧を供給し選択され
たカソード電極の両側に隣接する奇数行アノード電極及
び偶数行アノード電極との間でプラズマ放電を発生させ
電気光学セルをアドレッシングするとともにアノード電
圧が切り換わるタイミングに応じてカソード電圧を所定
時間オフ状態にする事を特徴とする、プラズマアドレス
電気光学装置。1. A plasma addressed electro-optical device comprising an electro-optical cell, a plasma cell, a signal circuit and a cathode scanning circuit, wherein the electro-optical cell has signal electrodes arranged in rows, and the signal circuit comprises A signal voltage is supplied to the signal electrode, and the plasma cell has cathode electrodes and anode electrodes which are stacked on the electro-optical cell and which are alternately arranged in rows, and an anode switching circuit is provided to provide an odd-row anode. An anode voltage of opposite phase is switched and applied to the electrodes and the even-numbered row anode electrodes, and the cathode scanning circuit sequentially supplies the cathode voltage to connect the odd-numbered anode electrodes and the even-row anode electrodes adjacent to both sides of the selected cathode electrode. A plasma discharge is generated between them to address the electro-optical cell, and at the same time the anode voltage switches according to the timing. Characterized in that the over-mode voltage in a predetermined time off, the plasma addressing electro-optical device. 【請求項２】 前記プラズマセルと電気光学セルが共通
の中間基板を介して互いに積層されたフラットパネル構
造を有する事を特徴とする請求項１記載のプラズマアド
レス電気光学装置。2. The plasma addressed electro-optical device according to claim 1, wherein the plasma cell and the electro-optical cell have a flat panel structure in which they are stacked on each other with a common intermediate substrate interposed therebetween. 【請求項３】 前記プラズマセルは、ストライプ状に配
列した隔壁を介して該中間基板に接合する下側基板を有
しており、 前記カソード電極及びアノード電極は該隔壁に整合して
下側基板の内表面に配列している事を特徴とする請求項
２記載のプラズマアドレス電気光学装置。3. The plasma cell has a lower substrate bonded to the intermediate substrate via barrier ribs arranged in stripes, and the cathode electrode and the anode electrode are aligned with the barrier ribs and the lower substrate. The plasma addressed electro-optical device according to claim 2, wherein the plasma addressed electro-optical device is arranged on the inner surface of the. 【請求項４】 前記電気光学セルは、所定の間隙を介し
て該中間基板に接合する上側基板を有しており、 前記信号電極は該上側基板の内表面に配列しており、 該間隙内には液晶からなる電気光学材料が充填されてい
る事を特徴とする請求項２記載のプラズマアドレス電気
光学装置。4. The electro-optical cell has an upper substrate bonded to the intermediate substrate through a predetermined gap, the signal electrodes are arranged on an inner surface of the upper substrate, and the signal electrode is arranged in the gap. 3. The plasma address electro-optical device according to claim 2, wherein the electro-optical material is liquid crystal.