JPH06101658B2 - Sound quality control device - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、デジタル・フィルタを使用した多機能の音質
制御装置に関する。TECHNICAL FIELD The present invention relates to a multifunctional sound quality control device using a digital filter.

〔従来の技術〕[Conventional technology]

音声は20Hz〜20KHz程度の周波数成分を有しているの
で、その周波数帯域内で強調度を任意に変更できる機能
を利用すれば、音楽の種類や聴取者の好みに合った音質
で音楽を楽しむことができる。この種の音質制御回路に
はバス・トレブル、ラウドネス、イコライザ等がある。Since voice has a frequency component of about 20Hz to 20KHz, if you use the function that allows you to change the emphasis level within that frequency band, you can enjoy music with a sound quality that suits the type of music and the listener's taste. be able to. This type of sound quality control circuit includes bass treble, loudness, equalizer and the like.

第６図は従来のバス・トレブル回路の説明図で、（ａ）
は回路図、（ｂ）は特性図である。この回路は２つの可
変抵抗VR₁，VR₂を有し、VR₁を可変することで高域の強
調度を調整でき、またVR₂を可変することで低域の強調
度を調整できる。FIG. 6 is an explanatory diagram of a conventional bus treble circuit.
Is a circuit diagram and (b) is a characteristic diagram. This circuit has two variable resistors VR ₁ and VR ₂ , and by adjusting VR ₁ it is possible to adjust the emphasis in the high range, and by changing VR ₂ it is possible to adjust the emphasis in the low range.

ラウドネス回路は、音圧レベルが低くなると人間の耳の
可聴周波数帯域が狭くなることを補正するもので、通常
ボリウム・コントロールと連動して動作する。第７図
（ａ）の破線枠内が従来のラウドネス回路で、VRはボリ
ウム・コントロール用の可変抵抗である。ラウドネス回
路には切換スイッチSWがあり、これを図示のようにOFF
にしておくと可変抵抗VRの中点が抵抗Ｒで接地されるの
で、フラットな特性のままである。これに対しスイッチ
SWをONにすると、低域では小容量のコンデンサC₁が開放
となり、且つ可変抵抗VRの中点が大容量のコンデンサC₂
と抵抗Ｒで接地される等価回路となるため、（ｂ）のよ
うなブースト特性となる。また、高域ではC₂が短絡とな
り、且つC₁が機能する等価回路となるため、（ｃ）のよ
うなブースト特性となる。The loudness circuit corrects the narrower audible frequency band of the human ear when the sound pressure level becomes lower, and normally operates in conjunction with the volume control. The inside of the broken line frame in FIG. 7 (a) is the conventional loudness circuit, and VR is a variable resistor for volume control. The loudness circuit has a selector switch SW, which is turned off as shown.
If so, the middle point of the variable resistor VR is grounded by the resistor R, so that the characteristic remains flat. On the other hand, switch
When SW is turned on, the low-capacity capacitor C ₁ is opened in the low range, and the middle point of the variable resistor VR is the high-capacity capacitor C ₂
Since the equivalent circuit is grounded by the resistor R, the boost characteristic as shown in FIG. Further, in the high range, C ₂ is short-circuited and C ₁ is an equivalent circuit that functions, so that the boost characteristic as shown in (c) is obtained.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上述した各種の音質制御回路は複合的に使用されること
が多く、この場合従来のアナログ回路方式では各回路を
シリーズに接続して個々に調整するため、音が飽和して
しまうこともある。本発明はデジタル・フィルタを使用
することで各音質制御機能を一括して管理し、音の飽和
等が生じないようにするものである。The various sound quality control circuits described above are often used in combination, and in this case, in the conventional analog circuit system, each circuit is connected in series and individually adjusted, so that the sound may be saturated. The present invention collectively manages each sound quality control function by using a digital filter to prevent sound saturation and the like.

〔問題点を解決するための手段〕[Means for solving problems]

第１図は本発明の基本構成図で、後述するデジタル信号
処理プロセッサ（DSP）内に構成されるデジタルフィル
タを示したものである。LPFは１次のローパスフィルタ
で、低域強調用に使用される。このフィルタの伝達関数
H_B（Ｚ）は であり、Z^-1は１サンプリングの遅延を示す。HPFは１次
のハイパスフィルタで、高域強調用に使用される。この
フィルタの伝達関数H_T（Ｚ）は である。LNRは中域に対するリニアパス部で、その伝達
関数H_M（Ｚ）は H_M（Ｚ）＝K1 ……（３） である。従って、この回路全体の伝達関数Ｈ（Ｚ）は Ｈ（Ｚ）＝H_B（Ｚ）＋H_T（Ｚ）＋H_M（Ｚ）となる。各式
のK0〜K6はフィルタ係数で、これはスイッチ入力を受け
る制御用マイクロコンピュータ（後述する）からDSPに
与えられる。HPF,LPFは必ずしも上述した構成に限らな
い。例えば、HPF側のフィードフォワード部分（Z^-1＋1.
0）を省いたり、LPF側のフィードバック部分（Z^-1,K4）
を省くこともできる。FIG. 1 is a basic configuration diagram of the present invention, showing a digital filter configured in a digital signal processor (DSP) described later. LPF is a first-order low-pass filter used for low-frequency emphasis. Transfer function of this filter
H _B (Z) is And Z ⁻¹ represents a delay of 1 sampling. HPF is a first-order high-pass filter used for high-frequency emphasis. The transfer function H _T (Z) of this filter is Is. LNR is a linear path part for the middle range, and its transfer function H _M (Z) is H _M (Z) = K1 (3). Therefore, the transfer function H (Z) of the entire circuit is H (Z) = H _B (Z) + H _T (Z) + H _M (Z). K0 to K6 in each equation are filter coefficients, which are given to the DSP from a control microcomputer (described later) which receives a switch input. The HPF and LPF are not necessarily limited to the above configuration. For example, the HPF side feed-forward part (Z ^-1 +1.
0) is omitted, or the feedback part on the LPF side (Z ^-1 , K4)
Can be omitted.

〔作用〕[Action]

上述したフィルタ係数のうちK0,K1,K2は各部の強調度を
制御するものである。第２図はこの説明図で、これらの
値を増すと各部の強調度は個々に増加する。これに対し
フィードバック経路に介在した係数K4,K6はカットオフ
周波数を制御するものである。残る係数K3,K5は係数K0,
K2と同じ効果を持つが、一般にはフィルタ固有の値とし
て扱う。つまり、（１）（２）式は共に係数K0,K2だけ
で強調度を可変できる。Of the above filter coefficients, K0, K1, and K2 control the degree of emphasis of each part. FIG. 2 is an explanatory view of this. As these values are increased, the emphasis degree of each part is individually increased. On the other hand, the coefficients K4 and K6 interposed in the feedback path control the cutoff frequency. The remaining coefficients K3 and K5 are coefficient K0,
Has the same effect as K2, but is generally treated as a value specific to the filter. That is, in both equations (1) and (2), the degree of emphasis can be changed only by the coefficients K0 and K2.

第２図の破線は減衰特性を示しており、これは（１）
（２）式の逆数の関係にあるフィルタ構成とすることで
実現できる。The broken line in Fig. 2 shows the attenuation characteristic, which is (1)
This can be realized by using a filter configuration having a relation of the reciprocal of the equation (2).

〔実施例〕〔Example〕

第３図は本発明の一実施例を示すオーディオシステムの
ブロック図である。このシステムはFMチューナ１、AMチ
ューナ２、カセットデッキアンプ３を音源とし、チュー
ナ1,2はいずれもスーパーヘテロダイン方式のPLLシンセ
サイザ型である。ANTはアンテナ、RFは高周波段、MIXは
周波数ミキサ段、LOは局部発振器、IFは中間周波段、DE
Tは検波段で、局部発振器LOの発振周波数は制御用マイ
クロコンピュータ（CPU）４からの分周比Ｎ値によって
変更される。つまり、局部発振器LOの出力AMLO/FMLOは
位相同期部PLL内の可変分周器で1/Nに分周された後に位
相比較器で基準周波数frと比較され、その誤差分がロー
パルフィルタLPFを通過してチューニングバイアスTBと
なる。LO,PLL,LPFは閉ループを構成するので、分周比Ｎ
値を変更するとLOの周波数はLPFの出力TBを０にするよ
うに変化する。FIG. 3 is a block diagram of an audio system showing an embodiment of the present invention. This system uses FM tuner 1, AM tuner 2, and cassette deck amplifier 3 as sound sources, and tuners 1 and 2 are all super-heterodyne PLL synthesizer types. ANT is an antenna, RF is a high frequency stage, MIX is a frequency mixer stage, LO is a local oscillator, IF is an intermediate frequency stage, DE
T is a detection stage, and the oscillation frequency of the local oscillator LO is changed by the frequency division ratio N value from the control microcomputer (CPU) 4. In other words, the output AMLO / FMLO of the local oscillator LO is divided into 1 / N by the variable frequency divider in the phase locked loop PLL and then compared with the reference frequency fr by the phase comparator, and the error is the low-pass filter LPF. Passes through and becomes the tuning bias TB. Since LO, PLL, and LPF form a closed loop, the division ratio N
When the value is changed, the LO frequency changes so that the LPF output TB becomes zero.

カセットデッキアンプ３は磁気ヘッドHD、イコライザア
ンプEQ AMP、フラットアンプFLAT AMP、ノイズリダクシ
ョン・システムDOLBY（商標）からなり、カセットデッ
キ（デッキドライバを含む）５が対となる。CPU4に対し
てはキーパッド・マトリクス６から音源選択、音量調
節、音質制御等の各種指示を入力できる。７は各音源の
動作状態を表示するディスプレイ、８はCPU4からの指示
で音源切換えを行う切換機能と、選択された音声信号を
デジタル信号に量子化する機能を有する16ビットのA/D
変換器、９はチューナ1,2の各シグナルレベル（電界強
度を示す）をデジタル信号に量子化してCPU4に入力する
６ビットのA/D変換器、10はA/D変換器８の出力を信号処
理するデジタル信号処理プロセッサ（DSP）、11は量子
化されているDSP10の出力をアナログ信号に復元する16
ビットのD/A変換器、POW AMPはパワーアンプ、SPはスピ
ーカである。The cassette deck amplifier 3 is composed of a magnetic head HD, an equalizer amplifier EQ AMP, a flat amplifier FLAT AMP, and a noise reduction system DOLBY (trademark), and a cassette deck (including a deck driver) 5 is a pair. Various instructions such as sound source selection, volume control, and sound quality control can be input to the CPU 4 from the keypad matrix 6. 7 is a display for displaying the operating state of each sound source, 8 is a 16-bit A / D having a switching function for switching the sound source according to an instruction from the CPU 4, and a function for quantizing the selected audio signal into a digital signal.
A converter, 9 is a 6-bit A / D converter that quantizes each signal level (indicating electric field strength) of tuners 1 and 2 into a digital signal and inputs it to the CPU 4, and 10 is an output of the A / D converter 8. Digital signal processor (DSP) for signal processing, 11 restores quantized output of DSP 10 to analog signal 16
Bit D / A converter, POW AMP is power amplifier, SP is speaker.

第４図はDSP10のアーキテクチャを示す概略構成図で、
プログラムバス20にはプログラムメモリ（ROM）21、プ
ログラムカウンタ22、I/Oインターフェイス23、クロッ
ク発振器24が接続され、インターフェイス23は更に制御
用マイクロコンピュータ４やA/D,D/A変換器8,11に接続
される。一方、データバス31にはデータメモリ（RAM）2
5やアドレスカウンタ26、或いは乗算器27、加算器28、
アキュムレータ29、演算器30が接続される。Figure 4 is a schematic block diagram showing the architecture of DSP10.
A program memory (ROM) 21, a program counter 22, an I / O interface 23, and a clock oscillator 24 are connected to the program bus 20, and the interface 23 further includes a control microcomputer 4, an A / D, D / A converter 8, Connected to 11. On the other hand, the data memory (RAM) 2 on the data bus 31
5, an address counter 26, a multiplier 27, an adder 28,
The accumulator 29 and the arithmetic unit 30 are connected.

DSP10で扱う数は10進数で0.998046875〜−1.0、バイナ
リ数で表示すると0111111111〜1000000000（符号付２の
補数）、ヘキサ数では1FF〜200である。このDSP10とCPU
4の間の通信はアドレス８ビット、データ10ビットのシ
リアルクロック同期式で、アドレスはDSPプログラム上
に定義付けられたDSP内RAMアドレスである。データ（係
数値）はDSP内RAMアドレスで指示されたアドレスに格納
され、DSPプログラムに従って各種フィルタの係数値と
して使用される。The numbers handled by the DSP 10 are 0.998046875 to -1.0 in decimal numbers, 0111111111 to 1000000000 (two's complement with a sign) when displayed in binary numbers, and 1FF to 200 in hexa numbers. This DSP10 and CPU
The communication between 4 is a serial clock synchronous system with an address of 8 bits and data of 10 bits, and the address is a RAM address in the DSP defined on the DSP program. The data (coefficient value) is stored in the address designated by the RAM address in the DSP and is used as the coefficient value of various filters according to the DSP program.

第５図は制御用マイクロコンピュータ（CPU）４の処理
フローである。このCPU4はキーパッド・マトリクス６か
らのキー入力に応じてチューナ処理やカセット（CS）処
理を行うが、この他に音質制御用のキー（ラウドネス、
バス・トレブル、イコライザ等）が押されたらその指示
内容に応じた係数を算出して（またはROMテーブルから
読出して）出力バッファに設定し、これをDSP10に転送
する処理をする。FIG. 5 is a processing flow of the control microcomputer (CPU) 4. This CPU 4 performs tuner processing and cassette (CS) processing in response to key input from the keypad matrix 6, but in addition to this, keys for sound quality control (loudness,
When a bus treble, an equalizer, etc.) is pressed, a coefficient corresponding to the instruction content is calculated (or read from the ROM table) and set in the output buffer, and this is transferred to the DSP 10.

例えばバス（Bass）のキーが押されたら係数K0を増加さ
せて低域を強調し、またトレブル（Treble）のキーが押
されたら係数K2を増加させて高域を強調すればよい。さ
らにラウドネスのキー押されたら係数K0,K2を増加させ
て低、高域を強調すればよい。For example, when the Bass key is pressed, the coefficient K0 is increased to emphasize the low range, and when the Treble key is pressed, the coefficient K2 is increased to emphasize the high range. When the loudness key is pressed, the coefficients K0 and K2 may be increased to emphasize the low and high frequencies.

尚、各種のキーが複合的に押された場合でも、制御用コ
ンピュータは一括制御することで音が飽和しないように
強調度を制限することができる。Even when various keys are pressed in a complex manner, the control computer can collectively control the emphasis degree so that the sound is not saturated.

〔発明の効果〕〔The invention's effect〕

以上述べたように本発明によれば、複数の音質制御機能
の一括制御が可能となるので、音の飽和等を防止するこ
とができる。また、ハードウエアの変更を要せずに、フ
ィルタ係数のみの変更で所望の音質特性を得ることがで
きる。As described above, according to the present invention, it is possible to collectively control a plurality of sound quality control functions, and thus it is possible to prevent sound saturation and the like. Further, it is possible to obtain a desired sound quality characteristic by changing only the filter coefficient without changing the hardware.

【図面の簡単な説明】[Brief description of drawings]

第１図は本発明の基本構成図、第２図はその制御特性
図、第３図は本発明の一実施例を示すブロック図、第４
図はデジタル信号処理プロセッサの概略構成図、第５図
は制御用マイクロコンピュータの処理を示すフローチャ
ート、第６図は従来のバス・トレブル回路の説明図、第
７図は従来のラウドネス回路の説明図である。 図中、４は制御用マイクロコンピュータ、６はキーパッ
ドマトリクス、10はデジタル信号処理プロセッサ、LPF
はローパスフィルタ、HPFはハイパスフィルタ、LNRはリ
ニアパス部、K0〜K6はフィルタ係数である。1 is a basic configuration diagram of the present invention, FIG. 2 is a control characteristic diagram thereof, FIG. 3 is a block diagram showing an embodiment of the present invention, and FIG.
FIG. 6 is a schematic configuration diagram of a digital signal processor, FIG. 5 is a flowchart showing processing of a control microcomputer, FIG. 6 is an explanatory diagram of a conventional bus treble circuit, and FIG. 7 is an explanatory diagram of a conventional loudness circuit. Is. In the figure, 4 is a control microcomputer, 6 is a keypad matrix, 10 is a digital signal processor, and LPF.
Is a low pass filter, HPF is a high pass filter, LNR is a linear pass part, and K0 to K6 are filter coefficients.

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】低域強調用のローパスフィルタ（LPF）と
高域強調用のハイパスフィルタ（HPF）をデジタル信号
処理プロセッサ（10）内のデジタルフィルタで構成する
と共に、両フィルタと中域強調用のリニアパス部（LN
R）の３者の各経路にそれぞれ係数器（K0,K2,K1）をも
うけると共に、これら３者を並列に接続して、外部スイ
ッチ（６）による音質制御指示を受けた制御用マイクロ
コンピュータ（４）から該プロセッサ（10）に対し必要
なフィルタ係数（K0,K2,K1）を与えるようにした音質制
御装置において、 前記外部スイッチ（６）は少なくともバス、トレブル、
ラウドネスの各キーを有し、前記制御用マイクロコンピ
ュータ（４）は、前記バスキーの操作により前記ローパ
スフィルタ（LPF）の経路に設けられた係数器（K0）を
制御して低域の信号レベルを可変し、前記トレブルキー
の操作により前記ハイパスフィルタ（HPF）の経路に設
けられた係数器（K2）を制御して高域の信号レベルを可
変し、前記ラウドネスキーの操作により前記ローパルフ
ィルタ（LPF）及び前記ハイパスフィルタ（HPF）の各経
路に設けられた係数器（K0,K2）を制御して低域及び高
域の信号レベルを可変するようにしたことを特徴とする
音質制御装置。1. A low-pass filter (LPF) for low-frequency emphasis and a high-pass filter (HPF) for high-frequency emphasis are configured by digital filters in a digital signal processor (10), and both filters and middle-frequency emphasis are used. Linear path part (LN
R) each has a coefficient unit (K0, K2, K1) on each path, and these three are connected in parallel to each other to receive a sound quality control instruction from an external switch (6). 4) In the sound quality control device adapted to give necessary filter coefficients (K0, K2, K1) from the processor (10) to the processor (10), the external switch (6) includes at least a bus, a treble,
The control microcomputer (4) has loudness keys, and controls the coefficient unit (K0) provided in the path of the low-pass filter (LPF) by operating the bus key to control the low-frequency signal level. By varying the treble key, the coefficient unit (K2) provided in the path of the high pass filter (HPF) is controlled to vary the high-frequency signal level, and the loudness key is manipulated to change the low-pass filter ( LPF) and a coefficient unit (K0, K2) provided in each path of the high pass filter (HPF) to control the signal level in the low frequency band and the high frequency band.