JPH0595210A - Monolithic microwave integrated circuit - Google Patents
Monolithic microwave integrated circuitInfo
- Publication number
- JPH0595210A JPH0595210A JP3256271A JP25627191A JPH0595210A JP H0595210 A JPH0595210 A JP H0595210A JP 3256271 A JP3256271 A JP 3256271A JP 25627191 A JP25627191 A JP 25627191A JP H0595210 A JPH0595210 A JP H0595210A
- Authority
- JP
- Japan
- Prior art keywords
- mmic
- stub
- bonding pad
- microstrip line
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Waveguides (AREA)
- Microwave Amplifiers (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、半導体基板上に構成
されたモノリシックマイクロ波集積回路(以下、MMI
Cと称す)に関するものであり、特に入出力部のインピ
ーダンス整合用スタブにボンデイングパッドとしての機
能を持たせたモノリシックマイクロ波集積回路に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a monolithic microwave integrated circuit (hereinafter referred to as MMI) formed on a semiconductor substrate.
The present invention relates to a monolithic microwave integrated circuit in which an impedance matching stub of an input / output section has a function as a bonding pad.
【0002】[0002]
【従来の技術】図6は従来のMMICの一例を示し、図
9はその等価回路を示す。図6において、GaAs等の半導
体基板2上にはマイクロストリップ線路3が設けられて
おり、その入力部にはインピーダンス整合用のオープン
スタブ4が設けられている。スタブ4は通常50Ωある
いは75Ω等の整合回路として作用する。マイクロスト
リップ線路3の入力端はMIM(金属−絶縁物−金属)
キャパシタ5およびマイクロストリップ線路6を介して
ボンデイングパッド7に接続されている。2. Description of the Related Art FIG. 6 shows an example of a conventional MMIC, and FIG. 9 shows its equivalent circuit. In FIG. 6, a microstrip line 3 is provided on a semiconductor substrate 2 made of GaAs or the like, and an open stub 4 for impedance matching is provided at its input portion. The stub 4 normally acts as a matching circuit of 50Ω or 75Ω. The input end of the microstrip line 3 is MIM (metal-insulator-metal).
It is connected to the bonding pad 7 via the capacitor 5 and the microstrip line 6.
【0003】マイクロストリップ線路3の出力側は分岐
マイクロストリップ線路21、21を経て電界効果トラ
ンジスタ(以下、FETと称す)10、10の各ゲート
に接続されている。FET10、10は、例えばソー
ス、ドレインがそれぞれ櫛歯状に形成され、ソースとド
レインとの間に上記ゲートが設けられたものである。F
ET10、10のソースはバイアホール12、13を経
て半導体基板2の裏面に設けられた接地導体15(図
7、図8)に接続されている。また、FET10、10
のドレインはマイクロストリップ線路16によって相互
に接続されると共に、それぞれ出力線路17、17に接
続されている。The output side of the microstrip line 3 is connected to the respective gates of field effect transistors (hereinafter referred to as FETs) 10 and 10 via branch microstrip lines 21 and 21. In the FETs 10 and 10, for example, a source and a drain are each formed in a comb shape, and the gate is provided between the source and the drain. F
The sources of the ETs 10 and 10 are connected to the ground conductor 15 (FIGS. 7 and 8) provided on the back surface of the semiconductor substrate 2 via the via holes 12 and 13. In addition, FET10,10
The drains of are connected to each other by the microstrip line 16, and are also connected to the output lines 17 and 17, respectively.
【0004】FET10、10の各ゲートは抵抗18お
よびMIMキャパシタ19を経てバイアホール14によ
って接地されており、また他のMIMキャパシタ20を
経て上記バイアホール14によって接地されている。3
3はFET10のベースと上記抵抗18、キャパシタ2
0とを接続するための導体である。The respective gates of the FETs 10 and 10 are grounded by the via hole 14 via the resistor 18 and the MIM capacitor 19, and also grounded by the via hole 14 via the other MIM capacitor 20. Three
3 is the base of the FET 10, the resistor 18 and the capacitor 2
It is a conductor for connecting with 0.
【0005】図9は図8の等価回路を示し、図6と同等
部分には同じ参照番号を付している。なお、23はボン
デイングパッド7による容量を示す。抵抗18とMIM
キャパシタ19は図6中のイ−イ線断面を示す図7のよ
うにして形成される。すなわち、MIMキャパシタ19
は、半導体基板2上に形成された下側導体層24と、誘
電体層25と、該誘電体25上に形成された上側導体層
26との積層構造によって構成され、下側の導体層24
はバイアホール14を経て接地導体15に接続され、上
側の導体層26はエアーブリッジ形の導体27を経て半
導体基板2中に形成された抵抗18に接続され、該抵抗
18は導体33を経てFET10のゲートに接続されて
いる。MIMキャパシタ20も実質的に上記と同様に形
成されている。FIG. 9 shows the equivalent circuit of FIG. 8, and the same parts as those of FIG. 6 are designated by the same reference numerals. The numeral 23 indicates the capacity of the bonding pad 7. Resistor 18 and MIM
The capacitor 19 is formed as shown in FIG. 7 showing a cross section taken along the line EE in FIG. That is, the MIM capacitor 19
Is composed of a laminated structure of a lower conductor layer 24 formed on the semiconductor substrate 2, a dielectric layer 25, and an upper conductor layer 26 formed on the dielectric 25, and the lower conductor layer 24
Is connected to the ground conductor 15 via the via hole 14, the upper conductor layer 26 is connected to the resistor 18 formed in the semiconductor substrate 2 via the air bridge type conductor 27, and the resistor 18 is connected to the FET 10 via the conductor 33. Connected to the gate. The MIM capacitor 20 is also formed substantially as described above.
【0006】マイクロストリップ線路5の入力端のMI
Mキャパシタ5は、図6のロ−ロ線断面を示す図8のよ
うにして形成される。すなわち、キャパシタ5は半導体
基板上に形成された下側導体層28と、誘電体層29
と、上側導体層30との積層構造によって構成され、下
側導体層28はマイクロストリップ線路3に接続され、
上側導体層30はエアーブリッジ形導体31を経てマイ
クロストリップ線路6に接続されている。MI at the input end of the microstrip line 5
The M capacitor 5 is formed as shown in FIG. 8 which is a cross-section taken along the line of FIG. That is, the capacitor 5 includes the lower conductor layer 28 formed on the semiconductor substrate and the dielectric layer 29.
And a lower conductor layer 28 connected to the microstrip line 3,
The upper conductor layer 30 is connected to the microstrip line 6 via an air bridge conductor 31.
【0007】MMICの入出力部のインピーダンスを例
えば50Ωとすると、マイクロストリップ線路3の線路
幅は、GaAs半導体基板2の厚みが100μmのときは7
0μm、GaAs半導体基板2の厚みが150μmのときは
100μmである。ボンデイングパッド7の寸法は、マ
イクロストリップ線路3の長さ方向に平行な側aが15
0μm、垂直な側bが300μmである。Assuming that the impedance of the input / output portion of the MMIC is 50Ω, the line width of the microstrip line 3 is 7 when the thickness of the GaAs semiconductor substrate 2 is 100 μm.
0 μm, and 100 μm when the thickness of the GaAs semiconductor substrate 2 is 150 μm. The size of the bonding pad 7 is 15 on the side a parallel to the length direction of the microstrip line 3.
0 μm, vertical side b is 300 μm.
【0008】通常、上記のようなMMICを設計するに
は、まず目標性能に対して電気設計を行い、この設計結
果を元にしてパターン設計を行って図6の破線8の右側
の回路を設計した後、ボンデイングパッド7を付加する
という手法が採られている。このため、回路の設計段階
でボンデイングパッドの影響が反映されず、ボンデイン
グパッド7を付加することにより、回路の特性、性能が
大きく変化してしまう。Usually, in order to design the MMIC as described above, an electrical design is first performed for the target performance, and a pattern design is performed based on the design result to design the circuit on the right side of the broken line 8 in FIG. After that, a method of adding the bonding pad 7 is adopted. For this reason, the effect of the bonding pad is not reflected in the circuit design stage, and the addition of the bonding pad 7 causes a great change in the characteristics and performance of the circuit.
【0009】具体的には、ボンデイングパッド7の幅b
とマイクロストリップ線路6の幅との差が、当該MMI
Cを通るマイクロ波の波長に比べて充分小さい場合は、
このボンデイングパッド7は図9の等価回路のキャパシ
タ23で示すように並列容量素子として機能する。しか
し、上記の差がMMICを通るマイクロ波の波長に対し
て無視できない程大きくなると、上記ボンデイングパッ
ド7はマイクロストリップ線路に並列に接続される分布
定数線路として機能する。Specifically, the width b of the bonding pad 7
And the width of the microstrip line 6 is the MMI concerned.
If it is sufficiently smaller than the wavelength of the microwave passing through C,
The bonding pad 7 functions as a parallel capacitance element as shown by the capacitor 23 in the equivalent circuit of FIG. However, when the difference becomes so large that it cannot be ignored with respect to the wavelength of the microwave passing through the MMIC, the bonding pad 7 functions as a distributed constant line connected in parallel with the microstrip line.
【0010】[0010]
【発明が解決しょうとする課題】上記のように、従来の
MMICでは、マイクロストリップ線路6に対するボン
デイングパッド7の寸法が変わると、破線9の入力面か
らMMICを見たとき、設計した回路の入力部に容量素
子あるいは分布定数線路が並列に接続された回路となる
ため、MMIC全体の特性あるいは性能の実測値が設計
値と大幅に変わってしまうという欠点がある。また、予
めボンデイングパッド7の影響も含めて目標性能に対す
る電気設計およびパターン設計を行う手法を採用する
と、当該MMICに接続される外部回路のMMICある
いはマイクロ波集積回路(以下、MICと称す)基板等
で構成されるモジュールの組立条件の変更等に伴ってボ
ンデイングパッドの寸法が変更されると、最初から電気
設計をやり直す必要がある。この発明は上記のような従
来のMMICに見られたボンデイングパッドの影響を排
除して、常に設計値と実測値とが一致したMMICを得
ることを目的とする。As described above, in the conventional MMIC, when the size of the bonding pad 7 with respect to the microstrip line 6 changes, when the MMIC is viewed from the input surface of the broken line 9, the input of the designed circuit Since a capacitance element or a distributed constant line is connected in parallel to the part, there is a drawback that the actual measurement value of the characteristic or performance of the entire MMIC is significantly different from the design value. Further, if a method of performing electrical design and pattern design for the target performance including the effect of the bonding pad 7 in advance is adopted, an MMIC of an external circuit connected to the MMIC or a microwave integrated circuit (hereinafter referred to as MIC) substrate, etc. If the dimensions of the bonding pad are changed due to changes in the assembly conditions of the module composed of, the electrical design must be redone from the beginning. An object of the present invention is to eliminate the influence of the bonding pad found in the conventional MMIC as described above, and obtain an MMIC in which the design value and the actual measurement value always match.
【0011】[0011]
【課題を解決するための手段】この発明によるMMIC
は、マイクロストリップ線路の入力部あるいは出力部に
設けられたインピーダンス整合用スタブに、当該MMI
Cをワイヤーにより外部回路に接続するためのボンデイ
ングパッドとしての機能を持たせて、上記スタ上の所定
の領域に上記ワイヤーをボンデイングして構成される。MMIC according to the present invention
Is connected to the impedance matching stub provided at the input or output of the microstrip line.
The wire has a function as a bonding pad for connecting C to an external circuit by a wire, and the wire is bonded to a predetermined area on the star.
【0012】[0012]
【作用】この発明によれば、インピーダンス整合用スタ
ブに外部回路との接続用ワイヤーが接続されるボンデイ
ングパッドとしての機能を兼ねさせたので、ボンデイン
グパッドの影響が排除され、MMICの設計値と実測値
とがよく整合する。According to the present invention, since the impedance matching stub also functions as a bonding pad to which a wire for connecting to an external circuit is connected, the effect of the bonding pad is eliminated, and the design value and actual measurement of the MMIC are eliminated. It matches well with the value.
【0013】[0013]
【実施例】図1は本発明のMMICの第1の実施例を示
す。図1中の素子で図6に示す従来のMMICと同等部
分には同じ参照番号を付してその説明を省略する。図1
に示す本発明のMMICでは、マイクロ波ストリップ線
3はMIMキャパシタ34を経て例えば50Ω入力イン
ピーダンス整合用入力オープンスタブ44に接続されて
いる。本発明のMMICでは、スタブ44の領域45に
ボンデイングされたワイヤー36によって外部回路であ
るMIC37のマイクロストリップ線路38に接続され
ている。図1のMMICは図9と実質的に同じ等価回路
をもっている。なお、オープンスタブ44はキャパシタ
ンスとして作用する。1 shows a first embodiment of the MMIC of the present invention. The elements in FIG. 1 equivalent to those of the conventional MMIC shown in FIG. 6 are designated by the same reference numerals, and the description thereof will be omitted. Figure 1
In the MMIC of the present invention shown in, the microwave strip line 3 is connected to the input open stub 44 for 50Ω input impedance matching via the MIM capacitor 34. In the MMIC of the present invention, the wire 36 bonded to the region 45 of the stub 44 is connected to the microstrip line 38 of the MIC 37 which is an external circuit. The MMIC of FIG. 1 has substantially the same equivalent circuit as that of FIG. The open stub 44 acts as a capacitance.
【0014】マイクロストリップ線路3とスタブ44と
を接続するMIMキャパシタ34は例えば図1のハ−ハ
線断面図である図2のようにして構成されている。すな
わち、MIMキャパシタ34は半導体基板2上に設けら
れた下側導体層39と、誘電体層40と、上側導体層4
1の積層構造になっている。下側の導体層39はスタブ
44に接続され、上側の導体層41はエアーブリッジ形
の導体42によってマイクロストリップ線路3に接続さ
れている。スタブ44はワイヤー36に介してMIC3
7のマイクロストリップ線路38に接続されている。The MIM capacitor 34 for connecting the microstrip line 3 and the stub 44 is constructed, for example, as shown in FIG. 2 which is a sectional view taken along the line of FIG. That is, the MIM capacitor 34 includes the lower conductor layer 39 provided on the semiconductor substrate 2, the dielectric layer 40, and the upper conductor layer 4.
It has a laminated structure of 1. The lower conductor layer 39 is connected to the stub 44, and the upper conductor layer 41 is connected to the microstrip line 3 by an air bridge type conductor 42. The stub 44 is connected to the MIC 3 via the wire 36.
7 to the microstrip line 38.
【0015】図1のMMICでは、外部回路との接続用
ワイヤー36が接続されるスタブ44上の領域45が当
該MMICの入力端子となる。このMMICでは図6に
示す従来のMMICのようなボンデイングパッドは存在
しないから、設計値通りの実測値をもったMMICが得
られる。In the MMIC of FIG. 1, a region 45 on the stub 44 to which the wire 36 for connecting to an external circuit is connected serves as an input terminal of the MMIC. Since this MMIC does not have a bonding pad like the conventional MMIC shown in FIG. 6, an MMIC having an actually measured value as a design value can be obtained.
【0016】図3は本発明のMMICの第2の実施例
で、MMICの入力インピーダンス整合の微調整、イン
ピーダンスのバランスをとるため等の目的でワイヤー3
6をスタブ44の中心からずらした領域に接続したもの
である。ワイヤー36は必要に応じてスタブ44上の任
意の点に接続することができる。FIG. 3 shows a second embodiment of the MMIC according to the present invention. The wire 3 is used for the purpose of fine adjustment of input impedance matching of the MMIC, balancing of impedance, and the like.
6 is connected to a region displaced from the center of the stub 44. The wire 36 can be connected to any point on the stub 44 if desired.
【0017】図4は本発明のMMICの第3の実施例
で、マイクロストリップ線路3の入力端にボンデイング
パッド兼用のインピーダンス整合用ショートスタブ47
を接続したものである。スタブ47の各端部はバイアホ
ール48によって半導体基板2の裏面の接地導体15に
接続されている。この実施例においても、必要に応じて
ワイヤー36を中心の領域45以外の任意の点に接続す
ることができる。なお、ショートスタブ47はインダク
タンスとして作用する。FIG. 4 shows a third embodiment of the MMIC of the present invention, in which an impedance matching short stub 47 also serving as a bonding pad is provided at the input end of the microstrip line 3.
Is connected. Each end of the stub 47 is connected to the ground conductor 15 on the back surface of the semiconductor substrate 2 by a via hole 48. Also in this embodiment, the wire 36 can be connected to any point other than the central region 45 as required. The short stub 47 acts as an inductance.
【0018】図5は本発明のMMICの第4の実施例
で、マイクロストリップ線路3の入力に接続されるイン
ピーダンス整合用スタブとして、一方がオープンスタ
ブ、他方がバイアホール48を経て半導体基板2の裏面
の接地導体15に接続されたショートスタブであるハイ
ブリッドスタブ51を使用したものである。この実施例
でも、必要に応じて中心の領域45以外の任意の領域に
ワイヤー36をボンデイングすることができる。FIG. 5 shows a fourth embodiment of the MMIC of the present invention. One of the impedance matching stubs connected to the input of the microstrip line 3 is an open stub, and the other is an stub for impedance matching. The hybrid stub 51, which is a short stub connected to the ground conductor 15 on the back surface, is used. Also in this embodiment, the wire 36 can be bonded to any region other than the central region 45, if necessary.
【0019】[0019]
【発明の効果】以上のように、本発明によれば、インピ
ーダンス整合用スタブにMMICを外部回路に接続する
ためのワイヤー接続用パッドとしての機能を持たせるよ
うにしたので、専用のボンデイングパッドが不要にな
り、従来のMMICのようなボンデイングパッドによる
影響がなくなり、特性あるいは性能に関して設計値に一
致した実測値をもったMMICが得られ、また、ボンデ
イングパッドを省略したことによりMMICのチップサ
イズを縮小することができるという効果が得られる。さ
らに、スタブにボンデイングパッドとしての機能を兼ね
させたことにより、ワイヤーをスタブの任意の点にボン
デイングすることができ、インピーダンス整合の微調
整、あるいはインピーダンスのバランスの調整を容易に
行うことができるという効果もある。As described above, according to the present invention, the impedance matching stub has a function as a wire connection pad for connecting the MMIC to an external circuit. It is no longer necessary, and the effect of the bonding pad like the conventional MMIC is eliminated, and the MMIC with the measured value that matches the design value in terms of characteristics or performance can be obtained. Also, by omitting the bonding pad, the MMIC chip size can be reduced. The effect that it can be reduced is obtained. Furthermore, by making the stub also function as a bonding pad, it is possible to bond the wire to any point on the stub, and it is possible to easily perform fine adjustment of impedance matching or adjustment of impedance balance. There is also an effect.
【図1】本発明のMMICの第1の実施例の主要部の概
略平面図である。FIG. 1 is a schematic plan view of a main part of a first embodiment of an MMIC of the present invention.
【図2】図1のハ−ハ線に沿う拡大断面図である。FIG. 2 is an enlarged cross-sectional view taken along the line of FIG.
【図3】本発明のMMICの第2の実施例の主要部の概
略平面図である。FIG. 3 is a schematic plan view of a main part of a second embodiment of the MMIC of the present invention.
【図4】本発明のMMICの第3の実施例の主要部の概
略平面図である。FIG. 4 is a schematic plan view of a main part of a third embodiment of the MMIC of the present invention.
【図5】本発明のMMICの第4の実施例の主要部の概
略平面図である。FIG. 5 is a schematic plan view of a main part of a fourth embodiment of the MMIC of the present invention.
【図6】従来のMMICの一例を示す主要部の概略平面
図である。FIG. 6 is a schematic plan view of a main part showing an example of a conventional MMIC.
【図7】図6のイ−イ線に沿う拡大断面図である。FIG. 7 is an enlarged sectional view taken along the line EE of FIG.
【図8】図6のロ−ロ線に沿う拡大断面図である。FIG. 8 is an enlarged cross-sectional view taken along the line of FIG.
【図9】図6のMMICの等価回路を示す図である。9 is a diagram showing an equivalent circuit of the MMIC of FIG.
2 半導体基板 3 マイクロストリップ線路 36 ワイヤー 37 マイクロ波IC 38 マイクロストリップ線路 44 スタブ 45 ワイヤーボンデイング領域 2 semiconductor substrate 3 microstrip line 36 wire 37 microwave IC 38 microstrip line 44 stub 45 wire bonding area
Claims (1)
路素子に接続されたマイクロストリップ線路と、該マイ
クロストリップ線路の入力部あるいは出力部の少なくと
も一方に設けられたインピーダンス整合用スタブとを具
えたモノリシックマイクロ波集積回路であって、これを
外部回路に接続するための接続用ワイヤーを上記スタブ
上の所定の領域にボンデイングしたことを特徴とするモ
ノリシックマイクロ波集積回路。1. A microstrip line having one end connected to a circuit element forming a microwave integrated circuit, and an impedance matching stub provided at at least one of an input section and an output section of the microstrip line. A monolithic microwave integrated circuit, wherein a connecting wire for connecting the monolithic microwave integrated circuit to an external circuit is bonded to a predetermined region on the stub.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3256271A JPH0595210A (en) | 1991-10-03 | 1991-10-03 | Monolithic microwave integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3256271A JPH0595210A (en) | 1991-10-03 | 1991-10-03 | Monolithic microwave integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0595210A true JPH0595210A (en) | 1993-04-16 |
Family
ID=17290329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3256271A Pending JPH0595210A (en) | 1991-10-03 | 1991-10-03 | Monolithic microwave integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0595210A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1167969A (en) * | 1997-08-19 | 1999-03-09 | Kyocera Corp | Semiconductor device for high-frequency use |
JPH11214581A (en) * | 1998-01-27 | 1999-08-06 | Denso Corp | High-frequency circuit device and method for adjusting its transmission characteristic |
JP2002057535A (en) * | 2000-06-28 | 2002-02-22 | Trw Inc | High dynamic range low noise amplifier |
WO2010031418A1 (en) * | 2008-09-19 | 2010-03-25 | Verigy (Singapore) Pte. Ltd. | Signal distribution structure and method for distributing a signal |
WO2012056661A1 (en) * | 2010-10-25 | 2012-05-03 | パナソニック株式会社 | Electronic components assembly |
-
1991
- 1991-10-03 JP JP3256271A patent/JPH0595210A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1167969A (en) * | 1997-08-19 | 1999-03-09 | Kyocera Corp | Semiconductor device for high-frequency use |
JPH11214581A (en) * | 1998-01-27 | 1999-08-06 | Denso Corp | High-frequency circuit device and method for adjusting its transmission characteristic |
JP2002057535A (en) * | 2000-06-28 | 2002-02-22 | Trw Inc | High dynamic range low noise amplifier |
WO2010031418A1 (en) * | 2008-09-19 | 2010-03-25 | Verigy (Singapore) Pte. Ltd. | Signal distribution structure and method for distributing a signal |
WO2012056661A1 (en) * | 2010-10-25 | 2012-05-03 | パナソニック株式会社 | Electronic components assembly |
US9204530B2 (en) | 2010-10-25 | 2015-12-01 | Panasonic Corporation | Electronic components assembly |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5635762A (en) | Flip chip semiconductor device with dual purpose metallized ground conductor | |
US6903402B2 (en) | Interdigital capacitor having a cutting target portion | |
JP3036233B2 (en) | Semiconductor device and manufacturing method thereof | |
US20080048777A1 (en) | Semiconductor device | |
JPH05266808A (en) | Microwave device compensated by air path | |
JPH0685510A (en) | Multi-chip module | |
US5313693A (en) | Device for the mounting of very wide-band microwave integrated circuits | |
JP4130323B2 (en) | High frequency filter and high frequency integrated circuit | |
JPH0595210A (en) | Monolithic microwave integrated circuit | |
US5519233A (en) | Microchip capacitor and thin film resistor as circuit elements in internal impedance matching circuit of microwave transistor | |
EP1161124A2 (en) | Surface-mounting type electronic circuit unit suitable for miniaturization | |
US6605871B2 (en) | RF circuit chip and RF circuit device including the RF circuit chip | |
JPH05206286A (en) | Semiconductor integrated circuit | |
JPH05335487A (en) | Transmission circuit element | |
JP2000165117A (en) | Multiple-layer directional coupler | |
JPH02288409A (en) | Resistance feedback type amplifier | |
JPH01173761A (en) | High-frequency transistor | |
US6657522B2 (en) | Wide bandwidth bias tee | |
JP3106632B2 (en) | Microstrip coupler | |
US5786627A (en) | Integrated circuit device and fabricating thereof | |
JPH11346105A (en) | Microwave planar circuit | |
JP2988599B2 (en) | Wiring board and high-speed IC package | |
JPH06169064A (en) | Semiconductor device | |
JP2802375B2 (en) | Frequency characteristic expansion method for mixed circuit of electric and optical elements | |
JPH11163272A (en) | Microwave circuit |