JPH0591499A - 動き補償付き差分符号化装置 - Google Patents

Abstract

(57)【要約】 【構成】 フレームメモリ２３に書き込まれている前フ
レームのデータの所定期間分のデータを小容量メモリ２
５に蓄積し、動き補償回路２６で現フレームのデータと
小容量メモリ２５の読み出しデータとから動き補償演算
を行い、動き補償回路２６の出力に応じて小容量メモリ
２５のデータと現フレームのデータとの差分を演算して
符号化する。 【効果】 動き補償機能を有すると共に、構成を小型化
することができ、更にコストダウンも可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、動き補償機能を有する
差分符号化装置に関し、特に、例えばいわゆるテレビ会
議或いはテレビ電話システム等に適用して好適なもので
ある。

【０００２】

【従来の技術】画像信号を圧縮符号化して出力する高能
率符号化装置として、例えば、いわゆるテレビ会議或い
はテレビ電話システムには、いわゆるＣＣＩＴＴ（国際
電信電話諮問委員会）勧告における例えばＨ．２６１規
格のシステムが存在する。

【０００３】このＨ．２６１規格において、ＣＩＦフォ
ーマット（中間信号フォーマット）は、３６０画素×２
８８ライン×２９．９７Ｈｚ，ノンインターレース方式
によるＹ，Ｃ_B ，Ｃ_R となる。また、ビデオソース符号
化方式は、基本アルゴリズムが動き補償フレーム間予測
＋直交変換（ＤＣＴ）のハイブリット符号化となってい
る。ここで、上記動き補償は１６×１６ピクセルのマク
ロブロックに１個のベクトルを伝送し、探索範囲が±１
５画素×±１５ラインで、色信号は動き補償無しとな
り、変換符号化はブロックサイズ８×８（画素）のＤＣ
Ｔ（離散コサイン変換）、適用量子化は最大８種類のス
キャンより選択し、量子化器は最大３２個、ループ内フ
ィルタは予測符号ブロック（８×８）に適用し１２１の
低域通過形となっている。また、ビデオマルチプレック
ス符号化では、データ構造が、フレーム，ＧＯＢ，マク
ロブロック，ブロックの４層構成となっている。マクロ
ブロックのタイプは、インター／イントラ符号化モー
ド，動き補償（ＭＣ）の有無，ＤＣＴ係数の有無，量子
化器の変化の有無，フィルタの有無により１０タイプを
定義している。動きベクトル情報は、差分ベクトルを符
号化し、ベクトル値を折り返すことにより３２符号で符
号化する。ＤＣＴ係数の符号化は零係数のラン，非零係
数値に対する２次元符号化である。更に、伝送形式は、
ビットレートがｐ×６４ｋビット／ｓｅｃ，ｐ＝１〜３
０となる。バッファリングは、１符号化フレームの最大
ビット数が、ＣＩＦで２５６ｋビット、ＱＣＩＦ（（１
／４）ＣＩＦ）で６４ｋビットとなる。

【０００４】図４に上記Ｈ．２６１規格における符号化
装置の構成を示す。この図４の符号化装置は、入力映像
信号（入力ビデオ信号）或いは後述する差分信号をＤＣ
Ｔ（離散コサイン変換）し、当該ＤＣＴ処理されたデー
タを量子化した後、上記量子化されたデータを可変長符
号化することで入力ビデオ信号の圧縮符号化を実現して
いる。すなわち、図４の符号化装置は、いわゆるフレー
ム間予測符号化（インターフレーム予測符号化）／フレ
ーム内予測符号化（イントラフレーム予測符号化）の判
断を行い、この判断に応じて、入力ビデオ信号をＤＣＴ
する（イントラ符号化モード）か或いは差分信号をＤＣ
Ｔする（インター符号化モード）ようになされている。

【０００５】先ず、上記イントラ符号化モードの場合に
ついて述べる。すなわち、この図４において、入力端子
７０には、上記Ｈ．２６１規格のブロックフォーマット
のビデオ信号（ディジタルビデオ信号）が供給される。
このビデオ信号は、後述するＣＰＵ（中央処理装置）８
０からの切換信号（インター／イントラ符号化モードの
イントラ符号化モードに応じた切換信号）により被切換
端子ａが選択されたセレクタ８２を介して離散コサイン
変換（ＤＣＴ）回路８３に供給される。上記ＤＣＴ回路
８３からは、上記入力ビデオ信号が離散コサイン変換処
理されて得られた周波数成分が出力される。このＤＣＴ
回路８３の出力は量子化器８４に送られる。

【０００６】当該量子化器８４は、上記ＣＰＵ８０によ
り量子化ステップが制御され、上記ＤＣＴ回路８３から
の周波数成分を量子化する。上記量子化器８４の出力
（変換係数の量子化出力インデックスｑ）は、端子７４
を介していわゆるランレングス符号化を適応的に併用す
るハフマン符号化等の可変長符号化（ＶＬＣ）処理を行
う可変長符号化回路９１に送られる。

【０００７】当該可変長符号化回路９１で可変長符号化
されたデータは、出力端子７７を介してシリアルで通信
回線側に出力される。

【０００８】また、上記インター符号化モードの場合に
は、上記量子化器８４の出力は、動き補償付きの予測符
号化処理部に送られる。すなわちこの予測符号化処理部
は、逆量子化器８５以降の各構成要素により構成される
ものであって、当該予測符号化処理部に送られた上記量
子化器８４の出力は、先ず、逆量子化器８５によって上
記量子化器８４の量子化処理とは逆の処理（逆量子化処
理）が施された後、上記ＤＣＴ回路８３での離散コサイ
ン変換とは逆の処理である逆離散コサイン変換処理を行
うＩＤＣＴ回路８６を介し、更に加算器８７を介して動
き補償用可変遅延機能を有する画像メモリ（フレームメ
モリ）８８に蓄えられる。なお、上記イントラ符号化モ
ードの時も上記フレームメモリ８８までの処理は行われ
ている。

【０００９】ここで、上記入力端子７０には、現フレー
ムの入力ビデオ信号が供給されて減算器８１に送られ
る。このとき、当該減算器８１には、ノイズ除去用のル
ープフィルタ８９を介した上記フレームメモリ８８の出
力（上記現フレームに対する前フレームのデータ）が送
られる。したがって、当該減算器８１の出力は、上記現
フレームと前フレームとの差分データとなる。上記減算
器８１の出力が上記インター符号化モードに応じて被切
換端子ｂの選ばれたセレクタ８２を介して上記ＤＣＴ回
路８３，量子化器８４，逆量子化器８５，ＩＤＣＴ回路
８６の経路を通って上記加算器８７に供給される。

【００１０】この時の加算器８７には、上記フレームメ
モリ８８に蓄えられていた前フレームのデータが、上記
ループフィルタ８９を介し、更にＣＰＵ（中央処理装
置）８０からの切換信号（インター符号化モードに応じ
た切換信号）により被切換端子ｂが選ばれたセレクタ９
０を介して供給される。すなわち、上記加算器８７はイ
ンター／イントラ符号化モードに応じて働き、この加算
器８７の出力は、上記減算器８１から得られた前フレー
ムと現フレームとの差分データに、前フレームのデータ
が加算されたデータ（すなわち現フレームのデータ）と
なる。この加算器８７からの上記現フレームのデータが
再び上記フレームメモリ８８に蓄えられる。

【００１１】上述したように、インター符号化モードと
するか或いはイントラ符号化モードとするかは、上記Ｃ
ＰＵ８０によって制御される。具体的には当該ＣＰＵ８
０では、上記差分データと現フレームの入力ビデオデー
タとのエネルギを比較し、例えば現フレームの入力ビデ
オデータのエネルギの方が大きくなるときは、上記イン
ター符号化モードの処理を行うようにセレクタ８２，９
０をコントロールし、逆の場合はイントラ符号化モード
の処理を行うようにセレクタ８２，９０をコントロール
する。

【００１２】また、上記量子化器８４は、当該符号化装
置内部の伝送レートと通信回線の伝送レートとの差を調
節するために上記出力端子７７の後段に通常接続される
バッファメモリ（図示は省略）のオーバーフロウ等を防
止するため、量子化ステップが制御される。すなわち、
上記ＣＰＵ８０には、上記バッファメモリから当該バッ
ファメモリの蓄積量を示す蓄積量データが供給され、当
該ＣＰＵ８０はこの蓄積量データに基づいて上記量子化
器８４の量子化ステップを制御するようになっている。

【００１３】なお、図４において、端子７１からはイン
ター／イントラ符号化モードの識別フラグｐが後段の構
成に対して出力され、端子７２からは信号を伝送するか
否かの伝送／非伝送識別フラグｔが出力され、端子７３
からは上記量子化器８４での量子化ステップの制御情報
である量子化特性指定データｑｚが出力され、端子７５
からは動き補償用可変遅延機能を有する上記フレームメ
モリ８８からの動きベクトルデータｖが出力され、端子
７６からは上記ループフィルタ８９でのフィルタ処理の
オン／オフを示すデータｆが出力される。

【００１４】また、上述した符号化装置における各処理
は、８×８ピクセルのブロック又はこの８×８ピクセル
のブロック４つからなるマクロブロック（すなわち１６
×１６ピクセル単位）で行われる。

【００１５】

【発明が解決しようとする課題】ところで、上記Ｈ．２
６１規格においては、動き補償を行う場合と、動き補償
を行わない場合との両方に対応するように符号化装置
（差分符号化装置）が構成されている。

【００１６】ここで、上記動き補償を行う場合、当該
Ｈ．２６１規格が適用される上述した符号化装置に用い
られるフレームメモリへの１データブロック（例えば１
マクロブロック）の処理におけるアクセスは、次の４つ
のアクセスが必要となる。すなわち、新しい画像のフレ
ームのデータの書き込み（現フレームのデータの書き込
み）と、動き補償のための古い画像のフレームのデータ
の読み出し（前フレームのデータの読み出し）と、差分
計算（ＤＰＣＭにおける差分計算）のための古い画像の
フレームのデータの読み出しと、オプションで設定され
る表示用のデータの読み出しとの４つのアクセスが必要
となる。

【００１７】このように、上記フレームメモリへのアク
セス回数が多くなると、通常のフレームメモリではアク
セスの能力的に対応できなくなる。したがって、上記従
来の動き補償を行う符号化装置においては、通常、上記
フレームメモリとして２面（２つ）以上のフレームメモ
リを設け、これにより、１つ（１面）当たりのフレーム
メモリへのアクセススピードの負担を軽減するようにな
されている。すなわち、従来の符号化装置では、一方の
面に復号中の画像データを書き込み、他方の面からデー
タの読み出しを行うことで、アクセススピードの負担軽
減を図っている。

【００１８】上述した図４の従来例の装置の場合には、
例えば、上記フレームメモリ８８は１面が２Ｍビット程
度のＲＡＭが必要であり、このフレームメモリを上述の
ように２面（合計４Ｍビット）用いて、一方の１面では
復号中の画像データの書き込みを行い、他方の面ではＤ
ＣＰＭや、動き補償（ＭＣ）用のデータの読み出しを行
うようにしている。

【００１９】しかし、上述のように２面のフレームメモ
リとしても、やはり高速アクセスが必要であり、したが
って、高価なフレームメモリが必要となっている。逆に
安価なフレームメモリを用いた場合には、高速で動作さ
せることが難しいため複数面を有するフレームメモリが
必要となり、回路規模の増大を招くようになる。更に、
当該フレームメモリ等をＬＳＩ（大規模集積回路）化す
ることを考えると、コントロールすべきフレームメモリ
の数が増えるため、ピン数も増加するようになり、この
ようにピン数が増加するとＬＳＩ構成（設計等）に悪影
響を与えるようになる。

【００２０】なお、動き補償機能を付加しない場合の符
号化装置（差分符号化装置）は、フレームメモリに対し
て上述したような４回ものアクセスは不要となり、した
がって、２面以上のフレームメモリは必要ない。しか
し、この差分符号化装置を上記Ｈ．２６１規格に対応さ
せるためには、動き補償を行わない場合と動き補償を行
う場合の両方に対応できなければならないため、通常
は、上述したような２面のフレームメモリが配設されて
いる。このため、回路規模が大きくなっている。

【００２１】そこで、本発明は、上述のような実情に鑑
みて提案されたものであり、動き補償機能を有すると共
に、構成を小型化することができ、更にコストダウンも
可能な差分符号化装置すなわち動き補償付き差分符号化
装置を提供することを目的とするものである。

【００２２】

【課題を解決するための手段】本発明の動き補償付き差
分符号化装置は、上述の目的を達成するために提案され
たものであり、画像のフレームのデータを記憶するフレ
ームメモリと、上記フレームメモリに書き込まれている
前フレームのデータを読み出すと共に、当該フレームメ
モリに現フレームのデータを順次書き込む制御を行うメ
モリコントロール手段と、上記フレームメモリから読み
出した前フレームのデータの所定期間分のデータを蓄積
する補助メモリと、上記現フレームのデータと上記補助
メモリの読み出しデータとが供給されて上記所定期間で
の画像の動きに関連するデータを演算する演算手段とを
有し、上記演算手段の出力に応じて上記補助メモリのデ
ータを読み出して、上記現フレームのデータとの差分を
演算して符号化するようにしたものである。

【００２３】

【作用】本発明によれば、フレームメモリの機能の一部
を、フレームメモリに比べて充分小さい補助メモリに担
当させるようにすることで、フレームメモリに小型のも
のを用いることができるようにしていると共に、装置構
成が大型化しないようにしている。

【００２４】

【実施例】以下、本発明を適用した実施例について図面
を参照しながら説明する。

【００２５】本発明実施例の動き補償付き差分符号化装
置は、図１に示すように、画像の１フレーム分のデータ
を記憶するフレームメモリ２３と、上記フレームメモリ
２３から読み出した前フレームのデータの所定期間分の
データ（例えばＨ．２６１規格の前述したビットマルチ
プレックス符号化のデータ構造のＧＯＢ１つ分に相当す
るデータ）を蓄積する補助メモリとしての小容量メモリ
２５と、上記フレームメモリ２３に書き込まれている前
フレームのデータを読み出し当該フレームメモリ２３に
現フレームのデータを順次書き込む制御を行うと共に上
記小容量メモリ２５の書き込みと読み出しを制御するメ
モリコントロール回路としてのコントローラ２７と、上
記現フレームのデータと上記小容量メモリ２５の読み出
しデータとが供給されて上記所定期間での画像の動きに
関連するデータを演算する演算手段としての動き補償
（ＭＣ）回路２６とを有し、上記動き補償回路２６の出
力に応じて上記小容量メモリ２５のデータを読み出し
て、上記現フレームのデータとの差分を演算するように
したものである。

【００２６】ここで、上記小容量メモリ２５のメモリ容
量としては、上記コントローラ２７の構成の複雑度にも
依よるが、例えば最も簡単に構成する場合には２５６ｋ
ビット×２の容量とする。すなわち、本実施例の当該小
容量メモリ２５は、上記Ｈ．２６１規格のビデオマルチ
プレックス符号化のデータ構造の１ＧＯＢ分のデータを
バッファするメモリとして用いている。なお、当該小容
量メモリ２５は、クロック等を変更することで他のメモ
リの用い方とすることも可能である。

【００２７】また、本実施例では、上記フレームメモリ
２３として、１ＭビットのデュアルポートＲＡＭが２個
で、１マクロブロックの処理時間ＴＢに３マクロブロッ
ク分のデータのクロック転送可能（クロックＣＫは１４
ＭＨｚ〜１５ＭＨｚで、１マクロブロック処理時間ＴＢ
中に約１２００クロック程度ある場合）なタイミングで
動作するものを用いている。また、このフレームメモリ
２３のマッピングは、１つのローアドレスに１マクロブ
ロックのデータというものとしている。

【００２８】なお、図１の構成は、例えば前記Ｈ．２６
１規格によって画像信号を圧縮符号化して出力する前記
図４に示したような高能率符号化装置に適用されるもの
であって、図１には当該高能率符号化装置の要部の構成
のみを示し、また、図４の構成と同様の構成要素には同
一の指示符号を付してその詳細な説明については省略し
ている。

【００２９】また、図２には、動き補償演算を行う図１
の構成及び後述する動き補償演算を行わない図３の構成
のタイミングチャートを示す。図２のＤＥＶ₁ は上記図
１の構成のタイミングを示し、図２のＤＥＶ₃ は図３の
構成のタイミングを示している。

【００３０】上記図１において、端子１０には前記図４
の構成の逆量子化器８５の出力が供給され、端子１２か
らの出力は前記図４の減算器８１に送られるようになっ
ている。上記端子１０からのデータ（逆量子化器８５か
らの差分データ）は、前記ＩＤＣＴ回路８６を介し、更
にインター／イントラ符号化モードに応じて動作するよ
うになされる前記加算器８７を介して、本実施例のフレ
ームメモリ２３に供給される。すなわち、図１の構成
（図２のＤＥＶ₁ のタイミングチャート）において、Ｉ
ＤＣＴ回路８６から上記フレームメモリ２３へのデータ
の書き込み（図２のＤＥＶ₁ に示すＩＤＣＴ回路８６か
らの書き込みＷ_IDCT）はページモードで行い、当該フレ
ームメモリ２３の未だ書き換えられていない部分からシ
リアルポートを介して差分計算用のデータ及び動き補償
演算用のデータ並びに前記オプションで設定される表示
用のデータを読み出す。このフレームメモリ２３から読
み出されたデータは、マルチプレクサ２４を介すること
により、上記差分計算用のデータ及び動き補償演算用の
データは上記小容量メモリ２５に転送され、上記表示用
のデータは端子１１に転送される（図２のＤＥＶ₁ に示
す小容量メモリ２５への転送Ｆ_LM及び表示用データ読み
出しＲ_I ）。

【００３１】ここで、上記小容量メモリ２５としては上
述したように２５６ｋビットの容量のメモリ２面（図２
のＤＥＶ₁ に示すＡ，Ｂ）を用い、１面づつ上記ＧＯＢ
演算相当分のデータを蓄え、当該ＧＯＢ毎に各面の読み
出しと書き込みとを切り換えるようにしている。本実施
例の上記図２のＤＥＶ₁ には、上記小容量メモリ２５の
一方の面Ａが動き補償回路２６とアクセスし、小容量メ
モリ２５の他方の面Ｂに次の上記ＧＯＢデータが入力し
ている場合を示している。また、上記１ＧＯＢのデータ
の動き補償演算には、１ＧＯＢ＋２７マクロブロックの
データが必要なため、本実施例の上記フレームメモリ２
３から小容量メモリ２５へは、１マクロブロックの処理
時間ＴＢ中に２マクロブロックのデータが転送されるよ
うになされている。

【００３２】すなわち、本実施例においては、図２のＤ
ＥＶ₁ に示すように、上記フレームメモリ２３において
上記ＩＤＣＴ回路８６からのデータの書き込みを上記ペ
ージモードで行っているが、このフレームメモリ２３へ
のデータの書き込み（書き込みＷ_IDCT）は、上記ページ
モードでも、例えば３０ＨｚＣＩＦの場合略１マクロブ
ロック処理時間ＴＢ分必要となる（ページモードで１ア
クセスが平均２００ｎｓとして）。また、図２のＤＥＶ
₁ の小容量メモリ２５への転送Ｆ_LM及び表示用データ読
み出しＲ_I に示すように、上記フレームメモリ２３から
の上記差分計算用データとしては、上記フレームメモリ
２３の未だ書き換えられていないマクロブロックのデー
タを読み出し（例えば図２のＤＥＶ₁ の時間ｔ−１のｎ
＋ｍ番目のマクロブロックＢ_n+m 及びｎ＋ｐ番目のマク
ロブロックＢ_n+p ）、上記フレームメモリ２３からの上
記表示用のデータは新しい面のマクロブロック（例えば
図２のＤＥＶ₁ の時間ｔのｎ−ｋ番目のマクロブロック
Ｂ_n-k ）から順次読み出して上記小容量メモリ２５に転
送するようにしている。

【００３３】また、上記小容量メモリ２５において、上
記フレームメモリ２３から連続的に供給された差分計算
用及び動き補償演算用の２つのマクロブロックのデータ
は、例えば上記面Ｂに書き込まれる（図２のＤＥＶ₁ に
示す小容量メモリ２５の他方の面Ｂへの書き込み
Ｗ_FM）。更に上記小容量メモリ２５の一方の面Ａから
は、先にフレームメモリ２３から書き込まれている上記
動き補償演算用の２マクロブロック相当のデータ（図２
のＤＥＶ₁ の時間ｔ−２のｎ＋ｍ番目及びｎ＋ｐ番目の
マクロブロックＢ_n+m 及びＢ_n+p ）を読み出す（図２の
ＤＥＶ₁ に示す小容量メモリ２５の一方の面Ａからの動
き補償演算用データの読み出しＲ_MC）。ただし、動き補
償演算の場合、Ｙ（輝度）のデータのみでよいため、１
マクロブロックが２５６バイトとなる。

【００３４】当該小容量メモリ２５から読み出された動
き補償演算用のＹ（輝度）のデータは、動き補償回路２
６に送られる。当該動き補償回路２６での動き補償演算
の結果は、上記コントローラ２７に送られる。当該コン
トローラ２７は、この動き補償回路２６での動き補償演
算の結果に応じて、上記小容量メモリ２５から動き量シ
フトしたデータを読み出すようにアドレス制御を行う。
当該小容量メモリ２５から読み出された上記動き量シフ
トされたＹとＣの１マクロブロック分のデータは、上記
ループフィルタ８９に送られる。このループフィルタ８
９の出力データは、前記セレクタ９０を介して上記加算
器８７に供給される。

【００３５】したがって、この加算器８７で上記ＩＤＣ
Ｔ回路８６の出力と上記動き量シフトされたデータとの
加算が行われることで、前記図４の減算器８１に送られ
る差分計算用データが得られる。上記小容量メモリ２５
から読み出された差分計算用データ（図２のＤＥＶ₁ に
示す小容量メモリ２５の一方の面Ａからの差分計算用デ
ータの読み出しＲ_DC）は、端子１２を介して、上記減算
器８１に送られる。

【００３６】なお、図３には、本発明実施例の動き補償
付き差分符号化装置において動き補償の機能を除いた場
合のブロック回路図を示す。

【００３７】この図３において、ＩＤＣＴ回路８６で逆
離散コサイン変換されたデータは、上記インター／イン
トラ符号化モードに応じて、加算器８７が働き復号デー
タがフレームメモリ２３に書き込まれる（図２のＤＥＶ
₃ に示すＩＤＣＴ回路８６からの書き込みＷ_IDCT）。ま
た、差分計算データとして、当該フレームメモリ２３の
未だ書き換えられていない部分からデータが読み出され
（図２のＤＥＶ₃ に示す差分計算用データの読み出しＲ
_DC）、ループフィルタ８９に送られる。このループフィ
ルタ８９を介したデータは、端子１２から出力され前述
した図４の減算器８１等に送られる。

【００３８】また、この図３の構成においては、フレー
ムメモリ２３からの差分計算用データ及び、図示を省略
した表示用データの読み出し（図２のＤＥＶ₃ に示す表
示用データの読み出しＲ_I ）は、上述のようにシリアル
ポートから１クロックで１データの読み出しが可能であ
るため、時間的余裕は大きく、したがって、図１に示し
たような小容量のメモリは必要ない。

【００３９】上述したように、本実施例の動き補償付き
差分符号化装置によれば、図１で述べたように、画像の
１フレーム分のデータを記憶するフレームメモリ２３
と、フレームメモリ２３から読み出した前フレームのデ
ータの所定期間分のデータを蓄積する小容量メモリ２５
と、上記フレームメモリ２３の書き込み／読み出し及び
上記小容量メモリ２５の書き込みと読み出しを制御する
コントローラ２７と、上記現フレームのデータと上記小
容量メモリ２５の読み出しデータとから上記所定期間で
の画像の動きに関連するデータを演算する動き補償回路
２６とを有し、上記動き補償回路２６の出力に応じて上
記小容量メモリ２５のデータを読み出して、上記現フレ
ームのデータとの差分を演算するようにしたことによ
り、従来のフレームメモリよりも小さいフレームメモリ
２３と当該フレームメモリ２３よりも充分小さい小容量
メモリ２５とで、従来のフレームメモリに代わる機能を
持たせることができるようになり、したがって、装置構
成を小型化することが可能となった。また、フレームメ
モリ２３と小容量メモリ２５とは機能が別となるため、
ＬＳＩ化した場合、１つのＬＳＩにピンが集中すること
なく構成でき、ピン数が増えたとしても従来のように２
面のフレームメモリを用いるよりもピン数は少ない。

【００４０】また、図３のように動き補償機能を付加し
ない構成とした場合には、フレームメモリのみで小容量
メモリも不要となるため、より構成の小型化が実現でき
ると共に、安価で、かつＬＳＩ化した場合のピン数も更
に少なくすることができ、メモリコントロール手段の負
担も軽くなる。

【００４１】更に、ＬＳＩ化する場合、動き補償機能を
付ける構成と付けない構成でフレームメモリは同じもの
となるため、同一のＬＳＩ上に実現することができ構成
の小型化が図れる。

【００４２】以上述べた本実施例では、３０ＨｚＣＩ
Ｆ，クロックＣＫが１４ＭＨｚ〜１５ＭＨｚの場合を例
に挙げているが、その他、上述したように動き補償演算
にはＹのみでよいから、Ｙ／Ｃを別として使うようにす
ると、１２８ｋビット×２＋６４ｋビット×１の小容量
メモリを用いることも可能となる。

【００４３】また、３０ＨｚＣＩＦを１５ＨｚＣＩＦ以
下にすること或いは、ＱＣＩＦにするクロックＣＫを上
げる等のように１マクロブロック処理時間ＴＢ中のクロ
ック数を増やせば、小容量メモリの個数を減らすことが
できる。

【００４４】更に、ＬＳＩ化することを考えれば、小容
量メモリのメモリコントロール手段（コントローラ２
７）を動き補償回路２６側にもっていけば、ＬＳＩのピ
ン数も分散することができるようになり（メモリ用のピ
ン数は一般に多い）、動き補償有りの構成から動き補償
無しへの構成変更も、動き補償回路のＬＳＩと小容量メ
モリを省くことで実現でき、したがって、フレームメモ
リ１面の動き補償無しの構成が簡単に実現できる。

【００４５】

【発明の効果】上述のように、本発明の動き補償付き差
分符号化装置においては、画像のフレームのデータを記
憶するフレームメモリと、フレームメモリに書き込まれ
ている前フレームのデータの読み出しと共に現フレーム
のデータを順次書き込む制御を行うメモリコントロール
手段と、前フレームのデータの所定期間分のデータを蓄
積する補助メモリと、現フレームのデータと上記補助メ
モリの読み出しデータとから画像の動きに関連するデー
タを演算する演算手段とを有し、演算手段の出力に応じ
て上記補助メモリのデータと現フレームのデータとの差
分を演算して符号化するようにしたことにより、動き補
償機能を有すると共に、構成を小型化することができ、
更にコストダウンも可能となる。

【図面の簡単な説明】

【図１】実施例の動き補償付き差分符号化装置の概略構
成を示すブロック回路図である。

【図２】本実施例の装置の各部の動作を示すタイミング
チャートである。

【図３】本実施例の動き補償無し差分符号化装置の概略
構成を示すブロック回路図である。

【図４】Ｈ．２６１規格に対応する高能率符号化装置の
構成を示すブロック回路図である。

【符号の説明】

２３・・・・・・フレームメモリ ２４・・・・・・マルチプレクサ ２５・・・・・・小容量メモリ ２６・・・・・・動き補償回路 ２７・・・・・・コントローラ ８６・・・・・・ＩＤＣＴ回路 ８７・・・・・・加算器 ８９・・・・・・ループフィルタ ９０・・・・・・セレクタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 画像のフレームのデータを記憶するフレ
   ームメモリと、 上記フレームメモリに書き込まれている前フレームのデ
   ータを読み出すと共に、当該フレームメモリに現フレー
   ムのデータを順次書き込む制御を行うメモリコントロー
   ル手段と、 上記フレームメモリから読み出した前フレームのデータ
   の所定期間分のデータを蓄積する補助メモリと、 上記現フレームのデータと上記補助メモリの読み出しデ
   ータとが供給されて上記所定期間での画像の動きに関連
   するデータを演算する演算手段とを有し、 上記演算手段の出力に応じて上記補助メモリのデータを
   読み出して、上記現フレームのデータとの差分を演算し
   て符号化することを特徴とする動き補償付き差分符号化
   装置。