JPH0588869A - Method and device for automatically generating program - Google Patents
Method and device for automatically generating programInfo
- Publication number
- JPH0588869A JPH0588869A JP3251232A JP25123291A JPH0588869A JP H0588869 A JPH0588869 A JP H0588869A JP 3251232 A JP3251232 A JP 3251232A JP 25123291 A JP25123291 A JP 25123291A JP H0588869 A JPH0588869 A JP H0588869A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- logic element
- information
- execution order
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＣＡＤ（計算機設計支
援）システムを用いてのソフトウェア自動生成方法に係
り、特に、圧延プラント・発電プラント・化学プラント
等の大規模設備をコンピュータで制御するための制御用
プログラムを、ＣＡＤシステムを用い自動生成する制御
用プログラム自動生成方法及び装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a software automatic generation method using a CAD (Computer Design Support) system, and in particular, for controlling large-scale equipment such as rolling plant, power generation plant, chemical plant by computer. The present invention relates to a control program automatic generation method and apparatus for automatically generating the control program described in 1. above using a CAD system.
【０００２】[0002]
【従来の技術】圧延プラント・発電プラントなどの大規
模プラントにおいてコンピュータを用いた直接ディジタ
ル制御は、既に実用化されている。2. Description of the Related Art Direct digital control using a computer in large-scale plants such as rolling plants and power plants has already been put to practical use.
【０００３】ところで、プラントを直接ディジタル制御
するためには、制御用のプログラムが必須である。この
制御用プログラムは、一般に、通常の高級言語と同様に
ディスプレイ画面からオペレータが設計仕様を入力すれ
ば、情報処理装置によって自動的に生成される。例え
ば、高級言語におけるプログラム自動生成は特開昭６２
−９４３５号公報に、制御用プログラムの自動生成は特
開平２−２７７１２６号公報及び特開平２−１７６８０
３号公報及び特開昭６０−２３７５４２号公報に記載さ
れている。In order to directly digitally control the plant, a control program is indispensable. This control program is generally automatically generated by the information processing device when an operator inputs design specifications from a display screen, as in a normal high-level language. For example, automatic program generation in a high-level language is disclosed in JP-A-62-62.
Japanese Patent Application Laid-Open No. 9435/1994 discloses automatic generation of a control program.
3 and JP-A-60-237542.
【０００４】ＣＡＤシステムを用いて制御用プログラム
の仕様を記述した設計仕様は、各種入力に対する処理を
行い、その結果を出力する機能単位（以下、論理素子と
略す）のシンボルの組合せで書かれている。実際のプラ
ント制御は、上記機能単位で行われるので、制御を行う
順序、すなわち論理素子の実行順序を決める必要があ
る。Design specifications describing the specifications of a control program using a CAD system are written in a combination of symbols of functional units (hereinafter abbreviated as logic elements) that perform processing for various inputs and output the results. There is. Since the actual plant control is performed by the above-mentioned functional unit, it is necessary to determine the order of performing the control, that is, the execution order of the logic elements.
【０００５】上記従来技術では、論理素子の実行順序を
決めるために、画面上に描く論理素子を一列に配置した
り、前出特開昭６０−２３７５４２号公報に記載されて
いるように論理素子をマス目上に配置したりする等設計
仕様の書き方に制限を設ける必要があった。また、個別
の論理素子の図示的な大きさが大きく違ったり、多数の
入出力情報を有する論理素子を持つ設計仕様の場合に
は、マス目上への配置が困難なため、設計者が実行順序
を指定していた。In the above-mentioned prior art, in order to determine the execution order of the logic elements, the logic elements drawn on the screen are arranged in a line, or as described in Japanese Patent Laid-Open No. 60-237542. It was necessary to place restrictions on how to write design specifications, such as placing on the square. In addition, if the size of individual logic elements differs greatly, or if the design specifications include logic elements that have a large number of input / output information, it is difficult to place them on the squares, so The order was specified.
【０００６】[0006]
【発明が解決しようとする課題】しかし、論理素子のシ
ンボルをマス目に整列させておく方法では、設計仕様書
が見やすいとは言い難かった。また、記載論理素子の大
きさが大小まちまちであるとマス目に整列させることが
難しく、設計効率の向上を妨げるものであった。However, it is difficult to say that the design specifications are easy to read by the method of aligning the symbols of the logic elements in the grid. Further, if the size of the described logic elements is large and small, it is difficult to align them in a grid, which hinders improvement in design efficiency.
【０００７】設計者が処理順序を指定する方法では、プ
ログラムの変更があった場合の保守性が良くなかった。In the method in which the designer specifies the processing order, maintainability is not good when the program is changed.
【０００８】その一方で、論理素子の大きさを自由にす
る等して作図上の自由度を大きくすると、図示情報を以
下のように詳細に持つ必要あった。On the other hand, if the degree of freedom in drawing is increased by, for example, freely setting the size of the logic element, it is necessary to have detailed drawing information as follows.
【０００９】論理素子の図示的な情報、すなわち論理
素子を示す形状の座標を論理素子単位に持つ。Graphical information of a logic element, that is, coordinates of a shape showing the logic element are held in the logic element unit.
【００１０】論理素子間を結ぶ線（以下、パスと略
す）をその始点、終点、折れ点の座標としてパス単位に
持つ。従って、プログラム全体としての接続関係を計算
機を利用して判断することは容易に出来ることができな
くなっていた。A line (hereinafter, abbreviated as a path) connecting the logic elements is provided for each path as coordinates of its start point, end point, and break point. Therefore, it has become impossible to easily determine the connection relationship of the entire program using a computer.
【００１１】本発明は、設計仕様書作成上の制限をなく
しつつ、処理順序を一義的に決定することのできる制御
用プログラム自動生成方法および装置を提供することを
目的とする。It is an object of the present invention to provide a control program automatic generation method and apparatus capable of unambiguously determining the processing sequence while eliminating restrictions in creating design specifications.
【００１２】[0012]
【課題を解決するための手段】本発明は上記目的を達成
するためになされたもので、その一態様としては、所望
の位置に配置した論理素子シンボルと該論理素子シンボ
ル間の接続関係を示す表示とを含む図示情報に基づいて
プログラムを生成するプログラム自動生成装置であっ
て、上記図示情報を格納された記憶手段と、上記記憶手
段から上記図示情報を読み出して、該図示情報に含まれ
る論理素子と各論理素子間の接続関係とを取り出す抽出
手段と、上記抽出された上記論理素子と上記接続関係と
に基づいて、上記図示情報を、実行順序が一義的に決定
される論理素子の集まりである１または２以上の論理集
合に分割する論理素子集合生成手段と、上記論理素子集
合間の実行順序を予め決められた規則に基づいて決定す
ることにより、すべての論理素子の実行順序を決定する
実行順序決定手段と、上記実行順序決定手段により決定
された実行順序に基づいて図示情報をプログラムに変換
する変換手段とを備えたことを特徴とするプログラム自
動生成装置が提供される。The present invention has been made in order to achieve the above object, and in one aspect thereof, shows a logic element symbol arranged at a desired position and a connection relation between the logic element symbols. An automatic program generation device for generating a program based on graphic information including a display, the storage means storing the graphic information, the graphic information being read from the storage means, and the logic included in the graphic information. Extraction means for extracting an element and a connection relationship between the respective logic elements, and a group of logic elements whose execution order is uniquely determined based on the extracted logic element and the connection relationship. By dividing the logical element set generation means for dividing the logical element set into one or two or more logical sets and the execution order between the logical element sets based on a predetermined rule. Automatic generation of a program, comprising: an execution order determining means for determining the execution order of the logic elements and a conversion means for converting the illustrated information into a program based on the execution order determined by the execution order determining means. A device is provided.
【００１３】この場合、上記論理素子集合生成手段によ
る上記分割は、上記図示情報に含まれる論理素子のう
ち、複数の論理素子からの入力を有する論理素子はその
入力側を、また、複数の論理素子への出力を有する論理
素子はその出力側を、分割点として行われることが好ま
しい。In this case, in the division by the logic element set generation means, among the logic elements included in the graphic information, a logic element having an input from a plurality of logic elements has its input side, and a plurality of logic elements. A logic element having an output to the element is preferably implemented with the output side as a dividing point.
【００１４】また、上記実行順序決定手段による上記論
理素子集合間の実行順序決定の規則は、論理素子集合間
の接続関係に基づいて行うものであって、ある論理素子
集合が他の論理素子集合において使用される論理情報を
発生させる場合、該論理素子集合を該他の論理素子集合
よりも先に実行し、かつ、複数の論理素子集合が並列的
な関係にある場合には、該並列的な論理素子集合から論
理情報が入力される論理素子の入力端子に予め付された
優先順位に従って、および／または、該並列的な論理素
子集合に論理情報を出力する一の論理素子の出力端子に
予め付された優先順位に従って、決定するものであるこ
とが好ましい。Further, the rule for determining the execution order between the logic element sets by the execution order determining means is based on the connection relation between the logic element sets, and one logic element set is another logic element set. In the case of generating the logic information used in the above, the logic element set is executed before the other logic element set, and when the plurality of logic element sets are in a parallel relationship, According to the priority given to the input terminals of the logic elements to which the logic information is input from the different logic element sets, and / or to the output terminal of one logic element that outputs the logic information to the parallel logic element sets. It is preferable to determine the priority according to a priority order given in advance.
【００１５】また、上記図示情報を入力する入力手段
と、上記入力手段からの入力に基づいて図示情報を作成
する図示情報作成手段と、図示情報作成手段により作成
された図示情報を表示する表示手段とを有することが好
ましい。Further, input means for inputting the graphic information, graphic information creating means for creating graphic information based on the input from the input means, and display means for displaying the graphic information created by the graphic information creating means. It is preferable to have and.
【００１６】なお、上記表示手段は、上記実行順序決定
手段の決定した実行順序をオペレ−タが容易に認識でき
るように表示する機能を有するものであってもよい。The display means may have a function of displaying the execution order determined by the execution order determining means so that the operator can easily recognize the execution order.
【００１７】さらには、上記実行順序決定手段の決定し
た実行順序を上記記憶手段に記憶されている図示情報に
書き加える登録手段を有するものであってもよい。Further, it may have a registration means for adding the execution order determined by the execution order determination means to the graphical information stored in the storage means.
【００１８】他の態様としては、所望の位置に配置した
論理素子シンボルと該論理素子シンボル間の接続関係を
示す表示とを含む図示情報に基づいてプログラムを生成
するプログラム自動生成方法であって、上記図示情報に
含まれる論理素子と各論理素子間の接続関係とを取り出
し、該抽出した上記論理素子と上記接続関係とに基づい
て、上記図示情報を、実行順序が一義的に決定される論
理素子の集まりである１または２以上の論理集合に分割
し、その後、この論理素子集合間の実行順序を決定する
ことにより、すべての論理素子の実行順序を決定し、該
決定された実行順序に基づいて図示情報をプログラムに
変換することを特徴とするプログラム自動生成方法が提
供される。As another aspect, there is provided a program automatic generation method for generating a program based on graphical information including logic element symbols arranged at desired positions and a display showing a connection relationship between the logic element symbols, A logic element whose execution order is uniquely determined based on the extracted logic element and the connection relationship described above is obtained by extracting the logic element and the connection relationship between the logic elements included in the graphic information. The execution order of all logic elements is determined by dividing the set of elements into one or two or more logical sets, and then determining the execution order between the sets of logic elements. An automatic program generation method is provided, which is characterized by converting graphical information into a program based on the program.
【００１９】この場合、上記分割は、上記図示情報に含
まれる論理素子のうち、複数の論理素子からの入力を有
する論理素子はその入力側を、また、複数の論理素子へ
の出力を有する論理素子はその出力側を、分割点として
行うことが好ましい。In this case, in the division, among the logic elements included in the graphic information, a logic element having inputs from a plurality of logic elements has its input side and a logic element having outputs to the plurality of logic elements. The element is preferably implemented on the output side as a dividing point.
【００２０】また、上記論理素子集合間の実行順序は、
論理素子集合間の接続関係に基づいて行うものであっ
て、ある論理素子集合が他の論理素子集合において使用
される論理情報を発生させる場合、該論理素子集合を該
他の論理素子集合よりも先に実行し、かつ、複数の論理
素子集合が並列的な関係にある場合には、該並列的な論
理素子集合から論理情報が入力される論理素子の入力端
子に予め付された優先順位に従って、および／または、
該並列的な論理素子集合に論理情報を出力する一の論理
素子の出力端子に予め付された優先順位に従って、決定
されるものであることが好ましい。Further, the execution order between the logic element sets is as follows.
It is performed based on the connection relationship between the logical element sets, and when one logical element set generates logical information used in another logical element set, the logical element set is generated more than the other logical element set. In the case where the logic element set is executed first and the plurality of logic element sets are in a parallel relationship, according to the priority given in advance to the input terminal of the logic element to which the logic information is input from the parallel logic element set. And / or
It is preferable that it is determined according to a priority order given in advance to the output terminal of one logic element that outputs logic information to the parallel logic element set.
【００２１】[0021]
【作用】オペレ−タが入力手段を用いて入力を行うと、
図示情報作成手段は表示手段上にプログラムの設計仕様
書を図示的に作図する。When the operator uses the input means to input,
The graphical information creating means graphically draws a design specification of the program on the display means.
【００２２】抽出手段は、記憶手段から図示情報を読み
出して、該図示情報から論理素子と、各論理素子間の接
続関係を取り出す。論理素子集合生成手段は、該抽出さ
れた情報に基づいて、複数素子からの入力を有する論理
素子の入力側、複数論理素子への出力を有する論理素子
の出力側を分割点として、図示情報を分割し、論理素子
集合を生成する。なお、このような規則で図示情報を分
割してできた各論理素子集合内では、各論理素子の実行
順序は一義的に決定することができる。The extracting means reads out the graphic information from the storage means, and extracts the logic elements and the connection relationship between the logic elements from the graphic information. Based on the extracted information, the logic element set generation means sets the illustrated information with the input side of the logic element having inputs from a plurality of elements and the output side of the logic element having an output to the plurality of logic elements as division points. Divide and generate a set of logic elements. Note that the execution order of each logic element can be uniquely determined within each logic element set formed by dividing the graphical information according to such a rule.
【００２３】実行順序決定手段は、論理素子集合間の実
行順序を決定する。The execution order determining means determines the execution order between the logic element sets.
【００２４】ある論理素子集合が他の論理素子集合にお
いて使用される論理情報を発生させる場合には、該論理
素子集合を該他の論理素子集合よりも先に実行する。ま
た、複数の論理素子集合が並列的に存在する場合には、
並列的な論理素子集合との間に、入力、出力を有する論
理素子の入力端子、出力端子に予め付された優先順位に
したがって決定される。例えば、下側の表示されている
端子に接続されている方を先に実行することとしてもよ
い。また、逆に、上側の端子に接続されているものを先
に実行することとしてもよい。ただし、この順序決定方
法はこれに限るものではない。When a logic element set generates logic information used in another logic element set, the logic element set is executed before the other logic element set. In addition, when multiple logic element sets exist in parallel,
It is determined according to a priority order given in advance to the input terminal and the output terminal of the logic element having the input and the output with the parallel logic element set. For example, the one connected to the lower displayed terminal may be executed first. Alternatively, conversely, the one connected to the upper terminal may be executed first. However, the order determining method is not limited to this.
【００２５】そして、最後にこのようにして決定された
実行順序に従って、変換手段は図示情報をこれと対応す
るプログラムに変換する。なお、この変換方法について
は公知であるため、その詳細はここでは述べない。Finally, in accordance with the execution order thus determined, the conversion means converts the graphic information into a program corresponding thereto. Since this conversion method is publicly known, its details will not be described here.
【００２６】[0026]
【実施例】本発明は、コンピュータで制御可能なプラン
トを制御するための制御用プログラムの自動生成であれ
ば、いかなる設計仕様・いかなるプログラムにも適用可
能であるが、一例として、プラント制御コンピュータを
用いて、圧延プラント設備の直接ディジタル制御に本発
明を適用した一実施例について説明する。BEST MODE FOR CARRYING OUT THE INVENTION The present invention can be applied to any design specification and any program as long as it is a control program for automatically controlling a plant that can be controlled by a computer. An embodiment in which the present invention is applied to direct digital control of rolling plant equipment will be described with reference to FIG.
【００２７】図１は、本発明の一実施例を示すシステム
構成図である。FIG. 1 is a system configuration diagram showing an embodiment of the present invention.
【００２８】本システムは、制御用プログラムＰＧを生
成するＥＷＳ（エンジニアリングワークステーション）
１と、プラント制御コンピュータ６、圧延プラント設備
７とにより主に構成されている。なお、プラント制御コ
ンピュ−タ６とＥＷＳ１との間は、通信手段５により結
ばれている。This system is an EWS (engineering workstation) for generating a control program PG.
1, a plant control computer 6, and a rolling plant facility 7 are mainly configured. The plant control computer 6 and the EWS 1 are connected by the communication means 5.
【００２９】ＥＷＳ１は、ＣＲＴ２、オペレータにより
操作され設計仕様等を入力するためのマウスを備えたキ
ーボード３を有している。また、大容量の記憶装置とし
てハ−ドディスク４を有し、設計仕様書ｘや制御用プロ
グラムＰＧの作成時に必要となる各種デ−タ等は、予め
ここに格納している。ただし、当然ながら記憶媒体はこ
れに限定されるものではなく、例えば、光ディスク等で
も良い。The EWS 1 has a CRT 2 and a keyboard 3 which is operated by an operator and has a mouse for inputting design specifications and the like. In addition, the hard disk 4 is provided as a large-capacity storage device, and various data necessary for creating the design specification x and the control program PG are stored here in advance. However, as a matter of course, the storage medium is not limited to this, and may be, for example, an optical disk or the like.
【００３０】また、図示しない内部メモリ上において主
に動作することによりその機能を発揮するプログラム生
成装置１０を内臓している。Further, a program generating apparatus 10 which exerts its function mainly by operating on an internal memory (not shown) is incorporated.
【００３１】さらに、この図には特に示していない
が、、上述のキ−ボ−ド３からの入力に従って、図示情
報化等なる設計仕様書を作成すると共に、ＣＲＴ２に表
示させる機能を有している。なお、この作成された設計
仕様書は、ハ−ドディスク４に格納される構成となって
いる。Further, although not shown in the drawing, it has a function of creating a design specification such as computerized information according to the input from the above-mentioned keyboard 3 and displaying it on the CRT 2. ing. The created design specifications are stored in the hard disk 4.
【００３２】まず、本実施例のシステムにおける制御用
プログラムの作成からプラント制御に至る概要を説明す
る。First, the outline from the creation of the control program to the plant control in the system of this embodiment will be described.
【００３３】オペレ−タが、キ−ボ−ド３等の入力装置
を用いて、ＣＲＴ２の画面上において設計仕様書ｘを作
成し、これをハ−ドディスク４に格納する。本実施例に
おける設計仕様書ｘの作成は、オペレ−タが論理素子シ
ンボルｙを任意の位置に配置し、各論理素子シンボルｙ
の接続関係を書き込むことによりなされる。この接続関
係は論理素子シンボルｙを結ぶ線分により表示すること
としているが、その表示態様はこれに限定されるもので
はない。なお、この設計仕様書ｘの内容が、後述する図
示情報１００に該当するものである。The operator uses the input device such as the keyboard 3 to create the design specification x on the screen of the CRT 2 and stores it in the hard disk 4. In the design specification x in this embodiment, the operator arranges the logic element symbol y at an arbitrary position and the logic element symbol y is generated.
This is done by writing the connection relationship of. This connection relationship is displayed by the line segment connecting the logic element symbols y, but the display mode is not limited to this. The contents of the design specification x correspond to graphical information 100 described later.
【００３４】ＥＷＳ１のメモリ上に主に存在するプログ
ラム生成装置１０は、ハ−ドディスク４に予め格納され
ている各種デ−タ等を参照しつつ、この設計仕様書ｘに
基づいて制御用プログラムＰＧを自動作成する。なお、
このプログラムの自動作成については、後ほど詳細に説
明する。The program generator 10 mainly existing on the memory of the EWS 1 refers to various data stored in advance on the hard disk 4 and controls the program on the basis of the design specification x. Automatically create PG. In addition,
The automatic creation of this program will be described in detail later.
【００３５】この制御プログラムＰＧは、通信回線５を
介し、プラント制御コンピュータ６に転送される。そし
て、プラント制御コンピュータ６は、この制御用プログ
ラムＰＧに基づいて圧延プラント設備７を制御する。This control program PG is transferred to the plant control computer 6 via the communication line 5. Then, the plant control computer 6 controls the rolling plant equipment 7 based on this control program PG.
【００３６】なお、設計仕様書ｘの作成処理と、該設計
仕様書ｘに基づく制御用プログラムＰＧの作成処理とは
独立した処理であっても、あるいは、連続した一連の処
理であっても構わない。The process of creating the design specification x and the process of creating the control program PG based on the design specification x may be independent processes or may be a continuous series of processes. Absent.
【００３７】つぎに本発明のポイントとなるプログラム
生成装置１０によるプログラムの自動作成について説明
する。Next, the automatic generation of a program by the program generation device 10 which is the point of the present invention will be described.
【００３８】このプログラム生成装置１０は、図示情報
抽出部２０と、論理情報群生成部３０と、実行順序決定
部４０と、プログラム変換部５０と、制御部６０とを含
んで構成されている。The program generating apparatus 10 comprises a graphical information extracting section 20, a logical information group generating section 30, an execution order determining section 40, a program converting section 50, and a control section 60.
【００３９】以下、各部の機能をプログラム自動作成処
理動作概要と併せて簡単に説明する。なお、この処理手
順を図２に示した。The functions of the respective parts will be briefly described below together with the outline of the automatic program creation processing operation. The processing procedure is shown in FIG.
【００４０】ハ−ドディスク４に格納された設計仕様
は、プログラム生成装置１０に含まれる制御部６０によ
る統制の下、以下の処理が行われる。The design specifications stored in the hard disk 4 are subjected to the following processing under the control of the control unit 60 included in the program generating apparatus 10.
【００４１】まず、図示情報抽出部２０は、ハ−ドディ
スク４に格納されている図示情報１００（図１の設計仕
様ｘに該当）を読み出して、論理を示す論理素子一つ一
つの情報と、論理素子と論理素子との間の接続状態情報
とを取り出す。そして、これをもとに論理情報群生成部
３０の処理が容易となる書式で、論理を示す論理素子情
報ファイル２００及び、論理素子間の接続状態情報ファ
イル２０２を作成する機能を有する。First, the graphical information extracting section 20 reads the graphical information 100 (corresponding to the design specification x in FIG. 1) stored in the hard disk 4 and stores it as information for each logic element indicating logic. , And the connection state information between the logic elements. Then, based on this, it has a function of creating a logic element information file 200 indicating logic and a connection state information file 202 between logic elements in a format that facilitates the processing of the logic information group generation unit 30.
【００４２】論理情報群生成部３０は、図示情報抽出部
２０より作成された、論理素子情報ファイル２００と論
理素子間の接続状態情報ファイル２０２とを解析し論理
集合を生成し、これを実行順序決定部４０に出力する。The logic information group generation unit 30 analyzes the logic element information file 200 and the connection state information file 202 between logic elements created by the illustrated information extraction unit 20, generates a logic set, and executes this in the execution order. Output to the determination unit 40.
【００４３】この解析の内容は、論理素子情報ファイル
２００と論理素子間の接続状態情報ファイル２０２とを
基に、一群の論理を表す論理素子を見つけだして論理素
子集合ファイル３００を作成するものである。また、各
論理素子集合間の接続状態情報を取り出して論理素子集
合間の接続状態情報ファイル３０２を作成するものであ
る。The content of this analysis is to find a logical element representing a group of logics based on the logical element information file 200 and the connection state information file 202 between the logical elements to create the logical element set file 300. .. Also, the connection state information between the respective logic element sets is taken out to create the connection state information file 302 between the logic element sets.
【００４４】続いて、実行順序決定部４０は、論理情報
群生成部３０より渡される情報を基に、各論理素子の実
行順序を決定し、プログラム変換部による処理が容易な
書式で実行順序決定済み論理素子ファイル４００を作成
する機能を有する。Subsequently, the execution order determination unit 40 determines the execution order of each logic element based on the information passed from the logical information group generation unit 30, and the execution order determination is performed in a format that can be easily processed by the program conversion unit. It has a function of creating the completed logic element file 400.
【００４５】最後に、プログラム変換部５０は、実行順
序決定済み論理素子ファイル４００に基づいて、制御用
プログラムＰＧを生成する機能を有する。Finally, the program conversion unit 50 has a function of generating the control program PG based on the execution order determined logic element file 400.
【００４６】ここで、図示情報抽出部２０、論理情報群
生成部３０等のＥＷＳ１上の各処理間の受け渡しはハ−
ドディスク４としたが、メモリ等の記憶装置であれば良
い。なお、制御用プログラムＰＧは、ハ−ドディスク４
に存在するが説明上別に書いてある。Here, the handing over between the respective processes on the EWS 1 such as the graphical information extracting unit 20 and the logical information group generating unit 30 is performed.
Although the disk 4 is used, any storage device such as a memory may be used. The control program PG is the hard disk 4
It exists in, but is written separately for explanation.
【００４７】次に、上述のプログラム自動作成処理動作
および各部の機能を各処理段階毎に詳細に説明する。Next, the above-mentioned program automatic generation processing operation and the function of each section will be described in detail for each processing step.
【００４８】まず、プログラム自動作成のもととなる、
図示情報１００、つまり、上述の設計仕様書ｘを説明す
る。First, the basis for automatic program creation,
The graphical information 100, that is, the design specification x described above will be described.
【００４９】図示情報１００は、上述したとおりキ−ボ
−ド３などによりＣＲＴ２上で作図されたものである。The graphic information 100 is created on the CRT 2 by the keyboard 3 or the like as described above.
【００５０】本実施例の図示情報１００は、図示情報１
０２として例示したように、論理素子ｙの図示的な大き
さが大きく異なっていてもかまわない。また、論理素子
ｙは自由に配置されており、マス目上に配置されている
必要はない等の特徴を有する。The graphical information 100 of this embodiment is graphical information 1
As illustrated as 02, the illustrated size of the logic element y may be greatly different. Further, the logic elements y are arranged freely and need not be arranged on the squares.
【００５１】次に図示情報抽出部２０の詳細およびその
動作手順を図３を用いて説明する。Next, the details of the graphical information extracting section 20 and its operation procedure will be described with reference to FIG.
【００５２】一般に、ディスク装置に格納されているＣ
ＡＤ情報は、論理を示す情報と、それに付随する情報と
から構成されている。プログラムを作るにあたっては、
そのようなＣＡＤ情報から、論理を反映している情報だ
けを取り出す必要がある。そのため、図示情報抽出部２
０は、図示情報１００の中からプログラムを作成するた
めに必要となる論理素子と、論理素子間の接続関係を抽
出し、論理素子ファイル２００と、論理素子間接続関係
ファイル２０２を作成する。Generally, C stored in the disk device
The AD information is composed of information indicating logic and information accompanying it. When making a program,
From such CAD information, only the information that reflects the logic needs to be retrieved. Therefore, the graphical information extraction unit 2
0 extracts the logic elements required to create a program and the connection relationships between the logic elements from the graphical information 100, and creates the logic element file 200 and the logic element connection relationship file 202.
【００５３】ここで云う論理素子とは、図示情報作成時
の部品となるものである。また、論理素子間の接続情報
とは、論理素子間を結んでいる線をいう。The logic element mentioned here is a component when creating the graphical information. Further, the connection information between the logic elements is a line connecting the logic elements.
【００５４】この概念をより判り易くするため図示的に
説明すると、例えば、図３の図示情報１０２の論理素子
ファイル２００は、ファイルイメ−ジ２０３のように表
現されるものである。つまり、論理素子ファイル２００
は、各論理素子の識別番号と各論理素子の入出力端子を
格納したファイルであり、フィルイメ−ジ２０３の例で
は論理開始素子と論理終了素子と論理素子Ａ〜Ｊが格納
されている。To make this concept easier to understand, the logical element file 200 of the graphical information 102 shown in FIG. 3 is represented as a file image 203, for example. That is, the logic element file 200
Is a file storing the identification number of each logic element and the input / output terminal of each logic element. In the example of the fill image 203, the logic start element, the logic end element and the logic elements A to J are stored.
【００５５】このファイルイメ−ジ２０３中に示されて
いる、論理素子”Ａ”のシンボルの左側に出ている一本
の線は、該論理素子の入力が一つであることを示してい
る。また、該シンボル右側に出ている一本の線は、出力
が一つであることを示している。同様に、論理素子”
Ｃ”のシンボルは、該論理素子には入力が二つ、出力が
一つあることを示している。実際のファイルでもこのよ
うな情報を検出できるデ−タが格納されている。One line on the left side of the symbol of the logic element "A" shown in this file image 203 indicates that the logic element has one input. .. Also, one line on the right side of the symbol indicates that there is one output. Similarly, the logic element "
The C "symbol indicates that the logic element has two inputs and one output. In an actual file, data that can detect such information is stored.
【００５６】一方、論理素子間接続関係ファイル２０２
は、概念的にはファイルイメ−ジ２０４のように表現さ
れるものである。この論理素子間接続関係ファイル２０
２は、論理素子間の接続関係を格納したファイルであ
り、ファイルイメ−ジ２０４についての例では、論理開
始素子と論理素子”Ａ”の何番目の端子が接続している
といった情報が格納されている。また、論理素子”Ｃ”
の何番目の端子と論理素子”Ｄ”の何番目の端子とが接
続しているといった情報が格納されている。On the other hand, the connection relation file 202 between logic elements
Is conceptually expressed like a file image 204. This logical element connection relation file 20
Reference numeral 2 is a file that stores the connection relationship between the logic elements. In the example of the file image 204, the information that the logical start element and the number terminal of the logic element "A" are connected is stored. ing. Also, the logic element "C"
It stores information such as which number terminal of the element is connected to the number terminal of the logic element "D".
【００５７】なお、図示情報１０２、ファイルイメ−ジ
２０３、２０４において、Ａ〜Ｊまでの記号は、各論理
素子にユニークに付番された識別番号である。In the graphic information 102 and the file images 203 and 204, the symbols A to J are identification numbers uniquely assigned to the respective logic elements.
【００５８】次に処理手順を説明する。Next, the processing procedure will be described.
【００５９】図示情報抽出部２０は、論理素子とパスに
着眼し、個々の論理素子の情報と二つの論理素子を結ぶ
パスの情報を抽出する。すなわち、図示情報１００から
論理素子のみを抽出し論理素子ファイル２００を出力す
る（ステップ２１）。次いで、同じ図示情報１００から
パスとその両端の論理素子を抽出し論理素子間接続関係
ファイル２０２を出力する（ステップ２２）。The illustrated information extraction unit 20 focuses on the logic element and the path, and extracts the information on the individual logic element and the information on the path connecting the two logic elements. That is, only the logic element is extracted from the graphic information 100 and the logic element file 200 is output (step 21). Next, the path and the logic elements at both ends thereof are extracted from the same graphical information 100, and the logical element connection relation file 202 is output (step 22).
【００６０】次に、論理情報生成部３０の詳細およびそ
の動作手順を図４を用いて説明する。Next, details of the logical information generator 30 and its operating procedure will be described with reference to FIG.
【００６１】論理情報群生成部３０は、論理素子ファイ
ル２００と、論理素子間接続関係ファイル２０２を入力
として、論理素子集合ファイル３００と、論理素子集合
間接続関係ファイル３０２を作成する機能を有するもの
である。The logical information group generation unit 30 has a function of inputting the logical element file 200 and the inter-logical element connection relation file 202 to create a logical element set file 300 and a logical element set connection relation file 302. Is.
【００６２】ここで「論理素子集合」とは、いくつかの
論理素子が、ある規則の下で結合してできた一群の論理
素子を一ユニットとする論理の単位をいう。この論理素
子間の結合規則として本実施例では以下のような規則を
用いている。Here, the "logic element set" means a unit of logic in which a group of logic elements formed by combining some logic elements under a certain rule constitutes one unit. In this embodiment, the following rules are used as the coupling rules between the logic elements.
【００６３】複数の入力を有する論理素子について、各
入力が異なる論理素子に接続されている場合、これを実
行する上では必ずメモリを経由しなければならず、逆ポ
ーランド式等の論理式に表すにも複数式になることか
ら、論該複数の入力を有する論理素子の入力側を集合の
分割点とする規則を採用している。また、出力について
も同様であり、ある論理素子が他の複数の論理素子への
出力を有する場合には、該論理素子の出力側を集合の分
割点としている。In the case of a logic element having a plurality of inputs, if each input is connected to a different logic element, it must pass through a memory to execute this, and it is expressed in a logic expression such as a reverse Polish method. Since there are a plurality of equations, a rule is adopted in which the input side of the logic element having the plurality of inputs is used as the division point of the set. The same applies to the output, and when a certain logic element has an output to a plurality of other logic elements, the output side of the logic element is set as a division point of the set.
【００６４】従って、この規則に従って決定される分割
点と分割点との間に位置する論理素子は、一つの論理素
子集合として結合させられることになる。Therefore, the logic elements located between the division points determined according to this rule are combined as one logic element set.
【００６５】この論理素子集合の情報を論理の配列が規
則的に分かるようにして記憶したのが論理素子集合ファ
イル３００である。さらに、この論理素子集合の概念を
より理解しやすくするため図示的に示したのがファイル
イメ−ジ３０３である。The logic element set file 300 stores the information of the logic element set so that the logic array is regularly recognized. Further, in order to make the concept of the logic element set easier to understand, the file image 303 is shown in the figure.
【００６６】さらに、具体例として図３の図示情報１０
２を用いて、「論理素子集合」を説明する。Further, as a specific example, the graphical information 10 shown in FIG.
The "logic element set" will be described using 2.
【００６７】論理素子”Ｃ”は、入力が二つある。そし
て、各入力は互いに異なる論理素子、つまり論理素子”
Ｂ”、論理素子”Ｈ”につながれている。そのため、論
理素子”Ｃ”の入力側が、論理素子集合の分割点とな
る。The logic element "C" has two inputs. And each input is a different logic element,
It is connected to B "and the logic element" H ". Therefore, the input side of the logic element" C "is the division point of the logic element set.
【００６８】また、論理素子”Ｅ”は、出力が二つあ
る。そして、各出力は互いに異なる論理素子、つまり論
理素子”Ｆ”、論理素子”Ｉ”につながれている。その
ため、論理素子”Ｅ”の出力側が、論理素子集合の分割
点となる。The logic element "E" has two outputs. Each output is connected to different logic elements, that is, a logic element "F" and a logic element "I". Therefore, the output side of the logic element "E" becomes the division point of the logic element set.
【００６９】そして、以上のような分割点をもつことに
より、図示情報１０２に示された論理素子群は、ファイ
ルイメ−ジ３０３に示されているア〜オの五つの論理素
子集合に分けられることになる。By having the above-mentioned division points, the logical element group shown in the graphical information 102 is divided into five logical element sets A to E shown in the file image 303. It will be.
【００７０】なお、論理素子集合の分割点を決定する規
則は上述したものに限定されるものではなく、他の規則
によっても構わない。The rule for determining the division point of the logic element set is not limited to the one described above, and other rules may be used.
【００７１】一方、「論理素子集合間の接続情報」と
は、論理素子集合の分割点に着目し、どの論理素子集合
と、どの論理素子集合とが接続しているかを洗いだした
ものである。これを判り易く図示的に示したのがファイ
ルイメ−ジ３０４である。On the other hand, the "connection information between logic element sets" is a list of which logic element sets are connected to which logic element set by paying attention to the division points of the logic element sets. .. A file image 304 is shown in the figure for easy understanding.
【００７２】このような規則を設けて論理素子を論理素
子集合毎に分類したのは、各論理素子集合内での論理素
子の関係は直列的であって、その実行順序を必然的に決
定されるため、実行順序の決定に際しまとめて取り扱う
ことができるからである。これに対し、上記分割点で
は、並列的に存在する論理素子集合間の実行順を上述し
た条件だけでは決定することができない。この場合の実
行順序は、後述する実行順序決定部４０により決定され
ることになる。The reason why the logic elements are classified into each logic element group by providing such a rule is that the relationship of the logic elements in each logic element group is serial and the execution order is inevitably determined. Therefore, they can be handled collectively when determining the execution order. On the other hand, at the division points, the execution order between the logic element sets existing in parallel cannot be determined only by the above conditions. The execution order in this case will be determined by the execution order determining unit 40 described later.
【００７３】論理素子情報群作成部３０の処理手順を説
明する。The processing procedure of the logic element information group creating section 30 will be described.
【００７４】まず、上述した論理素子集合の結合規則に
従って論理素子を結合し、その結果を論理素子集合ファ
イル３００として記憶する（ステップ３１）。続いて、
結合された論理素子集合間の接続情報を取り出し、論理
素子集合間接続関係ファイル３０２として記憶する（ス
テップ３２）。First, the logic elements are combined in accordance with the above-described combination rule of the logic element sets, and the result is stored as the logic element set file 300 (step 31). continue,
The connection information between the combined logic element sets is taken out and stored as a connection relation file 302 between the logic element sets (step 32).
【００７５】次に、実行順序決定部４０の詳細およびそ
の処理手順を図５、図６を用いて説明する。Next, details of the execution order determining unit 40 and the processing procedure thereof will be described with reference to FIGS.
【００７６】実行順序決定部４０は、論理素子集合ファ
イル３００と、論理素子集合間接続関係ファイル３０２
を入力としている。The execution order determination unit 40 includes a logical element set file 300 and a logical element set connection relation file 302.
Is input.
【００７７】処理方法は、まず、論理終了素子を含む論
理素子集合を検出する（ステップ４１）。In the processing method, first, a logic element set including a logic end element is detected (step 41).
【００７８】例えば、図６（ａ）の例では、論理素子集
合”エ”と論理素子集合”オ”とが検出される。この二
つの論理素子集合は、どちらを先に実行しても良いが、
本実施例では、一例として論理素子集合”ウ”の出力側
の分割点である論理素子”Ｅ”の出力に順位を付けるこ
とによりこれらの論理素子集合間の順序も自動的に決定
可能な構成となっている。本実施例では設計仕様書ｘの
図において、下側に描かれているものを優先して実行す
るように、上から下の方向に順位付けしている（注：後
述する実行順レベルとの関係上、該順位が低いほど後に
実行されることになる。）。ただし、順位の決定方法
は、当然ながらこれに限定されるものではない。For example, in the example of FIG. 6A, the logical element set "D" and the logical element set "E" are detected. Either of these two logic element sets may be executed first,
In the present embodiment, as an example, the order of these logic element sets can be automatically determined by ranking the output of the logic element "E" which is the division point on the output side of the logic element set "C". Has become. In the present embodiment, in the diagram of the design specification x, the ones drawn on the lower side are prioritized in order from the top to the bottom (note: the order of execution level described later Due to the relationship, the lower the rank, the later it will be executed.) However, the method of determining the ranking is not limited to this, as a matter of course.
【００７９】次に、ステップ４１で検出した論理素子集
合よりも先に処理しなくてはならない論理素子集合を検
索し、実行順レベル４０４を付番する（ステップ４
２）。Next, the logical element set that must be processed before the logical element set detected in step 41 is searched, and the execution order level 404 is assigned (step 4).
2).
【００８０】ここで「実行順レベル」とは、１を初期値
として、論理の終了側から１ずつ加算されながら付けら
れた番号である。図６（ａ）においては、論理素子集
合”ウ”が検出され、実行順レベルは、論理素子集合”
エ”にはレベル１が、論理素子集合”オ”にはレベル
２、論理素子集合”ウ”にはレベル３が付番される。な
お、並列的な関係にある論理素子集合”エ”と論理素子
集合”オ”との間での実行順レベルをこのようにしたの
は、上述したとおり、論理素子”エ”と、論理素子集
合”オ”との接続先である論理素子集合”ウ”内の論理
素子”Ｅ”の出力端子に、上から下の方向に順位付けし
ているからである。Here, the "execution order level" is a number assigned from the end of the logic while incrementing by 1 with 1 being the initial value. In FIG. 6A, the logical element set “U” is detected, and the execution order level is “logical element set”.
“D” is assigned level 1, “2” is assigned to the logical element set “o”, and level 3 is assigned to the logical element set “c”. As described above, the execution order level between the logic element set "o" and the logic element set "o" is set so that the logic element "d" and the logic element set "w" which is the connection destination of the logic element set "o" are connected to each other. This is because the output terminals of the logic element "E" in "are ranked from top to bottom.
【００８１】これらの処理を全ての論理素子集合につい
て実行する。このとき、実行順レベルが付番されない論
理素子集合が発生してはならない。These processes are executed for all logic element sets. At this time, a logical element set whose execution order levels are not numbered should not occur.
【００８２】続いて、ステップ４２で付番された実行順
レベルを降順にソートし、順番付けすることで論理素子
集合の再配置を行なう（ステップ４３）。Then, the execution order levels numbered in step 42 are sorted in descending order, and the logical element sets are rearranged by ordering them (step 43).
【００８３】図６（ｂ）は、実行順序決定済み論理素子
ファイルを、実行順レベルに応じて、再配置を行なった
結果を図示的に表したものである。FIG. 6B graphically shows the result of relocation of the logic element file for which the execution order has been determined according to the execution order level.
【００８４】以上の処理により、実行順序が決定され
る。The execution order is determined by the above processing.
【００８５】尚、プログラム変換部５０の処理について
は、特開平２−２７７１２６号等で公知となっているの
で、説明は省略する。Since the processing of the program converting section 50 is known in Japanese Patent Laid-Open No. 2-277126 and the like, its explanation is omitted.
【００８６】以上説明したとおり本実施例においては、
設計仕様書作成上の自由度を高くしながらも、論理素子
の実行順序を自動決定できるので、設計効率が向上す
る。また、実行順序の決定を機械的に行なうため人手に
よる誤りが含まれないので、設計品質が向上する。さら
に、設計作業に不慣れな設計者でも制御用プログラムを
生成することが可能になる。As described above, in this embodiment,
The design efficiency can be improved because the execution order of the logic elements can be automatically determined while increasing the degree of freedom in creating the design specifications. Further, since the execution order is determined mechanically, no human error is included, so that the design quality is improved. Further, even a designer unfamiliar with the design work can generate the control program.
【００８７】また、ある論理素子を実行する順番は、該
論理素子の前後の論理素子との関係において規定されて
いるため、プログラムの保守変更等が容易となる。例え
ば、ある大きなプログラムの途中に新たに論理素子を加
える場合でも、プログラム全体の実行順序を見直す必要
はなく、該挿入部分の前後に位置する論理素子の接続関
係を修正するだけで良い。また、論理素子シンボルの単
なる作図位置座標のみに基づいて実行順を決定するもの
ではないため、作図位置等のわずかなミスにより実行順
序が狂うこともない。Further, since the order of executing a certain logic element is defined in relation to the logic elements before and after the logic element, maintenance change of the program and the like become easy. For example, even if a new logic element is added in the middle of a certain large program, it is not necessary to review the execution sequence of the entire program, and it is only necessary to correct the connection relation of the logic elements located before and after the insertion portion. Further, since the execution order is not determined based on only the drawing position coordinates of the logic element symbol, the execution order will not be disturbed by a slight mistake in the drawing position or the like.
【００８８】なお、上述の方法により自動決定された論
理素子の実行順序を設計仕様書ｘに表示させることによ
り、オペレ−タが自動決定された実行順序を容易に確認
できる構成とすることができる。By displaying the execution order of the logic elements automatically determined by the above-described method on the design specification x, the operator can easily confirm the execution order automatically determined. ..
【００８９】このような実施例を次に説明する。Such an embodiment will be described below.
【００９０】本実施例は、基本的には上記実施例と同じ
であるが、図７に示すとおり、ＥＷＳ１上に登録部８を
設けた点に特徴を有するものである。This embodiment is basically the same as the above embodiment, but is characterized in that the registration unit 8 is provided on the EWS 1 as shown in FIG.
【００９１】この登録部８は、実行順序決定部４０が決
定した各論理素子の実行順序と、オペレータにより入力
されハ−ドディスク４に保存されている設計仕様書ｘ１
とに基づいて、図中に実行順序が付与された設計仕様書
ｘ２を自動生成し、ハ−ドディスク４に保存する機能を
有している。The registration unit 8 stores the execution order of each logic element determined by the execution order determination unit 40 and the design specification x1 input by the operator and stored in the hard disk 4.
Based on the above, it has a function of automatically generating the design specification x2 to which the execution order is added in the figure and saving it in the hard disk 4.
【００９２】そして、この実行順序をＣＲＴ２に表示す
る構成となっている。設計仕様書ｘ２の素子シンボル内
に示されている数字がその実行順序である。The execution order is displayed on the CRT 2. The number shown in the element symbol of the design specification x2 is the execution order.
【００９３】この実施例によれば、自動的に決定された
実行順序を確認できるばかりではなく、図１の実施例で
示した装置より生成された制御用プログラムと、設計仕
様書との対応関係がより明確になり、制御用プログラム
の信頼性がより高いものとなる。According to this embodiment, not only the automatically determined execution order can be confirmed, but also the correspondence relationship between the control program generated by the apparatus shown in the embodiment of FIG. 1 and the design specifications. Becomes clearer, and the reliability of the control program becomes higher.
【００９４】[0094]
【発明の効果】以上説明したように、本発明によれば、
設計仕様書作成時の制限を少なく作図上の自由度を高く
しながらも、論理素子の実行順序を正確に自動決定でき
るので、設計効率が向上する。また、実行順序の決定を
機械的に行なうため人手による誤りが含まれないので、
設計品質が向上する。さらに、設計作業に不慣れな設計
者でも制御用プログラムを生成することが可能になる。As described above, according to the present invention,
The efficiency of designing can be improved because the execution order of logic elements can be automatically determined accurately while reducing the restrictions when creating design specifications and increasing the degree of freedom in drawing. In addition, since the execution order is determined mechanically, human errors are not included.
Design quality is improved. Further, even a designer unfamiliar with the design work can generate the control program.
【図１】本発明の一実施例の構成を示すブロック図であ
る。FIG. 1 is a block diagram showing a configuration of an exemplary embodiment of the present invention.
【図２】プログラム生成装置による処理概要を示す説明
図である。FIG. 2 is an explanatory diagram showing an outline of processing by a program generation device.
【図３】図示情報抽出部による処理の詳細および手順を
示す説明図である。FIG. 3 is an explanatory diagram showing details and procedures of processing by a graphical information extraction unit.
【図４】論理情報群生成部による処理の詳細および手順
を示す説明図である。FIG. 4 is an explanatory diagram showing details and procedures of processing by a logical information group generation unit.
【図５】実行順序決定部による処理手順を示すフローチ
ャートである。FIG. 5 is a flowchart showing a processing procedure by an execution order determination unit.
【図６】実行順序決定部による処理の概念を示す説明図
である。FIG. 6 is an explanatory diagram showing a concept of processing by an execution order determination unit.
【図７】本発明の他の実施例による適用例。FIG. 7 is an application example according to another embodiment of the present invention.
１：ＥＷＳ、 ２：ＣＲＴ、 ３：キ−ボ−ド、 ４：
外部記憶装置、 ５：プラント制御コンピュ−タ、
６：プラント、 １０：プログラム生成装置、２０：図
示情報抽出部、 ３０：論理情報群生成部、 ４０：実
行順序決定部、５０：プログラム変換部、 １００：図
示情報、 １０２：図示情報、 ２００：論理素子ファ
イル、 ２０２：論理素子間接続関係ファイル、 ２０
３：ファイルイメ−ジ、 ２０４：ファイルイメ−ジ、
４０４：実行順レベル、 ｘ：設計仕様書、 ｙ：素
子シンボル、 ＰＧ：制御用プログラム1: EWS, 2: CRT, 3: keyboard, 4:
External storage device, 5: Plant control computer,
6: Plant, 10: Program generation device, 20: Graphical information extraction unit, 30: Logical information group generation unit, 40: Execution order determination unit, 50: Program conversion unit, 100: Graphical information, 102: Graphical information, 200: Logic element file, 202: Connection relation file between logic elements, 20
3: File image, 204: File image,
404: execution order level, x: design specification, y: element symbol, PG: control program
Claims (9)
該論理素子シンボル間の接続関係を示す表示とを含む図
示情報に基づいてプログラムを生成するプログラム自動
生成装置であって、 上記図示情報を格納された記憶手段と、 上記記憶手段から上記図示情報を読み出して、該図示情
報に含まれる論理素子と各論理素子間の接続関係とを取
り出す抽出手段と、 上記抽出された上記論理素子と上記接続関係とに基づい
て、上記図示情報を、実行順序が一義的に決定される論
理素子の集まりである１または２以上の論理素子集合に
分割する論理素子集合生成手段と、 上記論理素子集合間の実行順序を予め決められた規則に
基づいて決定することにより、すべての論理素子の実行
順序を決定する実行順序決定手段と、 上記実行順序決定手段により決定された実行順序に基づ
いて図示情報をプログラムに変換する変換手段と、 を備えたことを特徴とするプログラム自動生成装置。1. An automatic program generation device for generating a program based on graphic information including logic element symbols arranged at desired positions and a display showing a connection relationship between the logic element symbols, wherein The storage means that has been stored, the extraction means that reads out the graphic information from the storage means and extracts the logic element and the connection relationship between the logic elements included in the graphic information, the extracted logic element and the A logic element set generation unit that divides the illustrated information into one or more logic element sets that are a set of logic elements whose execution order is uniquely determined based on the connection relationship; and between the logic element sets. The execution order determining means determines the execution order of all the logic elements by determining the execution order of the logic elements based on a predetermined rule, and the execution order determining means. Automatic program generation device comprising converting means for converting the illustrated information in the program based on the determined execution order, further comprising: a.
は、上記図示情報に含まれる論理素子のうち、複数の論
理素子からの入力を有する論理素子はその入力側を、ま
た、複数の論理素子への出力を有する論理素子はその出
力側を、分割点として行われることを特徴とする請求項
１記載のプログラム自動生成装置。2. The logical element set generating means divides the logical element included in the graphical information into a logical element having inputs from a plurality of logical elements on the input side and a plurality of logical elements. 2. The automatic program generation device according to claim 1, wherein the logic element having an output to is performed with the output side as a division point.
集合間の実行順序決定の規則は、論理素子集合間の接続
関係に基づいて行うものであって、 ある論理素子集合が他の論理素子集合において使用され
る論理情報を発生させる場合、該論理素子集合を該他の
論理素子集合よりも先に実行し、 かつ、複数の論理素子集合が並列的な関係にある場合に
は、 該並列的な論理素子集合から論理情報が入力される論理
素子の入力端子に予め付された優先順位に従って、およ
び／または、該並列的な論理素子集合に論理情報を出力
する一の論理素子の出力端子に予め付された優先順位に
従って、決定するものであること、 を特徴とする請求項１または２記載のプログラム自動生
成装置。3. The rule for determining the execution order between the logic element sets by the execution order determining means is based on the connection relationship between the logic element sets, and one logic element set is another logic element set. In the case of generating the logic information used in the above, the logic element set is executed before the other logic element set, and when the plurality of logic element sets are in a parallel relationship, According to the priority given to the input terminals of the logic elements to which the logic information is input from the different logic element sets, and / or to the output terminal of one logic element that outputs the logic information to the parallel logic element sets. The automatic program generation device according to claim 1 or 2, characterized in that it is determined in accordance with a priority order given in advance.
図示情報作成手段と、 図示情報作成手段により作成された図示情報を表示する
表示手段と、 を有することを特徴とする請求項１、２または３記載の
プログラム自動生成装置。4. Input means for inputting the graphic information, graphic information creating means for creating graphic information based on the input from the input means, and display means for displaying the graphic information created by the graphic information creating means. The automatic program generation device according to claim 1, 2 or 3, further comprising:
決定した実行順序をオペレ−タが容易に認識できるよう
に表示する機能を有することを特徴とする請求項４記載
のプログラム自動生成装置。5. The automatic program generation device according to claim 4, wherein the display means has a function of displaying the execution order determined by the execution order determination means so that the operator can easily recognize the execution order. ..
を上記記憶手段に記憶されている図示情報に書き加える
登録手段を有することを特徴とする請求項４記載のプロ
グラム自動生成装置。6. The program automatic generation device according to claim 4, further comprising registration means for adding the execution order determined by said execution order determination means to the graphical information stored in said storage means.
該論理素子シンボル間の接続関係を示す表示とを含む図
示情報に基づいてプログラムを生成するプログラム自動
生成方法であって、 上記図示情報に含まれる論理素子と各論理素子間の接続
関係とを取り出し、該抽出した上記論理素子と上記接続
関係とに基づいて、上記図示情報を、実行順序が一義的
に決定される論理素子の集まりである１または２以上の
論理集合に分割し、その後、この論理素子集合間の実行
順序を予め決められた規則に基づいて決定することによ
り、すべての論理素子の実行順序を決定し、該決定され
た実行順序に基づいて図示情報をプログラムに変換する
ことを特徴とするプログラム自動生成方法。7. An automatic program generation method for generating a program based on graphic information including logic element symbols arranged at desired positions and a display showing a connection relationship between the logic element symbols, wherein the graphic information includes: The included logic elements and the connection relationships between the logic elements are taken out, and based on the extracted logic elements and the connection relationships, the above-mentioned graphical information is a set of logic elements whose execution order is uniquely determined. By dividing the logical element into one or more logical sets and then determining the execution order between the logical element sets based on a predetermined rule, the execution order of all the logical elements is determined and An automatic program generation method, characterized in that the graphical information is converted into a program based on the execution order.
素子のうち、複数の論理素子からの入力を有する論理素
子はその入力側を、また、複数の論理素子への出力を有
する論理素子はその出力側を、分割点として行うことを
特徴とする請求項７記載のプログラム自動生成方法。8. In the division, among the logic elements included in the graphic information, a logic element having an input from a plurality of logic elements has its input side, and a logic element having an output to the plurality of logic elements. 8. The automatic program generation method according to claim 7, wherein the output side is used as a division point.
子集合間の接続関係に基づいて行うものであって、 ある論理素子集合が他の論理素子集合において使用され
る論理情報を発生させる場合、該論理素子集合を該他の
論理素子集合よりも先に実行し、 かつ、複数の論理素子集合が並列的な関係にある場合に
は、 該並列的な論理素子集合から論理情報が入力される論理
素子の入力端子に予め付された優先順位に従って、およ
び／または、該並列的な論理素子集合に論理情報を出力
する一の論理素子の出力端子に予め付された優先順位に
従って、決定されるものであること、 を特徴とする請求項７または８記載のプログラム自動生
成方法。9. The execution order between the logic element sets is based on the connection relationship between the logic element sets, and one logic element set generates logic information used in another logic element set. In this case, when the logic element set is executed before the other logic element sets and a plurality of logic element sets are in a parallel relationship, logic information is input from the parallel logic element set. Determined according to a priority order given to the input terminals of the logic elements and / or according to a priority order given to the output terminals of one logic element outputting the logic information to the parallel logic element set. 9. The automatic program generation method according to claim 7, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3251232A JPH0588869A (en) | 1991-09-30 | 1991-09-30 | Method and device for automatically generating program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3251232A JPH0588869A (en) | 1991-09-30 | 1991-09-30 | Method and device for automatically generating program |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0588869A true JPH0588869A (en) | 1993-04-09 |
Family
ID=17219683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3251232A Pending JPH0588869A (en) | 1991-09-30 | 1991-09-30 | Method and device for automatically generating program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0588869A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001014155A (en) * | 1999-07-01 | 2001-01-19 | Japan Radio Co Ltd | Controller for executing software parts |
| JP2006285480A (en) * | 2005-03-31 | 2006-10-19 | Fuji Electric Holdings Co Ltd | Automatic program creation apparatus, method and program |
| WO2010113242A1 (en) * | 2009-03-31 | 2010-10-07 | 三菱電機株式会社 | Execution order decision device |
| JP2015228259A (en) * | 2015-09-02 | 2015-12-17 | 株式会社東芝 | Plant operation support apparatus, plant operation support program and plant operation support method |
| JP2021114278A (en) * | 2020-01-20 | 2021-08-05 | 北京百度网▲訊▼科技有限公司Beijing Baidu Netcom Science And Technology Co., Ltd. | Method and apparatus for generating information |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63304301A (en) * | 1987-06-04 | 1988-12-12 | Toshiba Corp | Producing device for sequence logical program |
| JPH0357001A (en) * | 1989-07-25 | 1991-03-12 | Yaskawa Electric Mfg Co Ltd | Programming system |
-
1991
- 1991-09-30 JP JP3251232A patent/JPH0588869A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63304301A (en) * | 1987-06-04 | 1988-12-12 | Toshiba Corp | Producing device for sequence logical program |
| JPH0357001A (en) * | 1989-07-25 | 1991-03-12 | Yaskawa Electric Mfg Co Ltd | Programming system |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001014155A (en) * | 1999-07-01 | 2001-01-19 | Japan Radio Co Ltd | Controller for executing software parts |
| JP2006285480A (en) * | 2005-03-31 | 2006-10-19 | Fuji Electric Holdings Co Ltd | Automatic program creation apparatus, method and program |
| WO2010113242A1 (en) * | 2009-03-31 | 2010-10-07 | 三菱電機株式会社 | Execution order decision device |
| JP5172009B2 (en) * | 2009-03-31 | 2013-03-27 | 三菱電機株式会社 | Execution order determination device |
| US8677367B2 (en) | 2009-03-31 | 2014-03-18 | Mitsubishi Electric Corporation | Execution order decision device |
| JP2015228259A (en) * | 2015-09-02 | 2015-12-17 | 株式会社東芝 | Plant operation support apparatus, plant operation support program and plant operation support method |
| JP2021114278A (en) * | 2020-01-20 | 2021-08-05 | 北京百度网▲訊▼科技有限公司Beijing Baidu Netcom Science And Technology Co., Ltd. | Method and apparatus for generating information |
| US11474856B2 (en) | 2020-01-20 | 2022-10-18 | Beijing Baidu Netcom Science And Technology Co., Ltd. | Method and apparatus for generating information |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5327568A (en) | Apparatus for supporting graphic data driven program development and for displaying instruction execution results superimposed on the graphic program | |
| US6466694B2 (en) | Document image processing device and method thereof | |
| JPH0785137A (en) | Generating device for cad library model | |
| JPH0588869A (en) | Method and device for automatically generating program | |
| JPH06251007A (en) | Table data input device | |
| CN112446625A (en) | Process line generation system, method, platform and storage medium | |
| US20090327967A1 (en) | Engineering tool | |
| JPS62145424A (en) | Program managing method | |
| JPH0421229B2 (en) | ||
| JP4857168B2 (en) | Design method using cell concept, drawing creation device, program, and recording medium | |
| JPS63100504A (en) | Sequence program input device | |
| JP3254568B2 (en) | Method and apparatus for inputting quality information | |
| JP3322129B2 (en) | Automatic information generation method | |
| JP2580984B2 (en) | Netlist splitter | |
| JP3572054B2 (en) | Graphic processing apparatus and method | |
| JPH07129080A (en) | Sfc input system | |
| JPH05265734A (en) | Method and device for automatic production of control program | |
| JP3248800B2 (en) | Circuit diagram creation device and circuit diagram creation method | |
| JPH1097552A (en) | Card data conversion device | |
| JP3591892B2 (en) | Character string display method and character string display device | |
| JPH03251924A (en) | Knowledge editing/displaying device for expert system | |
| JPH0785139A (en) | Method for acquiring intelligence and its execution device | |
| JPH06290037A (en) | General converter for drawing data | |
| JPH08221450A (en) | Circuit diagram preparing device | |
| JPH1196040A (en) | Process execution system and recording medium |