JPH0586685B2 - - Google Patents

Info

Publication number
JPH0586685B2
JPH0586685B2 JP59113591A JP11359184A JPH0586685B2 JP H0586685 B2 JPH0586685 B2 JP H0586685B2 JP 59113591 A JP59113591 A JP 59113591A JP 11359184 A JP11359184 A JP 11359184A JP H0586685 B2 JPH0586685 B2 JP H0586685B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
emitter
collector
grounded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59113591A
Other languages
Japanese (ja)
Other versions
JPS60257631A (en
Inventor
Seigo Naito
Hiroshi Mabuchi
Toshitsugu Tamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP59113591A priority Critical patent/JPS60257631A/en
Publication of JPS60257631A publication Critical patent/JPS60257631A/en
Publication of JPH0586685B2 publication Critical patent/JPH0586685B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H04B10/691—Arrangements for optimizing the photodetector in the receiver
    • H04B10/6911—Photodiode bias control, e.g. for compensating temperature variations

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)
  • Optical Communication System (AREA)

Description

【発明の詳細な説明】 ［発明の背景と目的］ 本発明は光受信回路に係り、特に出力電圧を温
度、電圧に依存しない安定なものとするのに好適
な光受信回路に関するものである。BACKGROUND AND OBJECTS OF THE INVENTION The present invention relates to an optical receiving circuit, and more particularly to an optical receiving circuit suitable for making the output voltage stable regardless of temperature and voltage.

従来の光受信回路に使用されている増幅器の一
例を第１図に示す。トランジスタQ1のエミツタ
はダイオードＤを介して接地してあり、トランジ
スタQ1は、負荷抵抗RLを含めてエミツタ接地回
路として動作するようにしてある。トランジスタ
Q2はコレクタ接地（エミツタフオロワ）回路を
構成しており、出力インピーダンスを下げて抵抗
RFによる帰還ループへの影響を小さくしている。
トランジスタQ1，Q2、ダイオードＤ、抵抗RL，
RF，REからなる増幅部は、いわゆるトランスイ
ンピーダンス形増幅回路を構成しており、低入力
インピーダンスであため、効率のよい電流−電圧
変換回路として受光素子PDと組合せて光受信回
路として使用されている。なお、ダイオードＤ
は、出力電位を上げて次段との接続を行いやすく
する働きをもつている。 An example of an amplifier used in a conventional optical receiving circuit is shown in FIG. The emitter of the transistor Q1 is grounded through a diode D, and the transistor Q1 , including the load resistor RL , operates as a grounded emitter circuit. transistor
Q 2 constitutes a common collector (emitter follower) circuit, which lowers the output impedance and
This reduces the influence of R F on the feedback loop.
Transistors Q 1 , Q 2 , diode D, resistor R L ,
The amplifier section consisting of R F and R E constitutes a so-called transimpedance type amplifier circuit, which has a low input impedance and is used as an efficient current-to-voltage conversion circuit in combination with a photodetector PD as an optical receiver circuit. has been done. In addition, diode D
has the function of increasing the output potential and making it easier to connect to the next stage.

さて、光入力がない場合の出力電圧V1は、次
式で表わされる。 Now, the output voltage V 1 when there is no optical input is expressed by the following equation.

V1＝VBE1＋VF＋IB1RF ……(1) ここに、 VBE1；トランジスタQ1のベース・エミツタ間
電圧 IB1；トランジスタQ1のベース電流 VF；ダイオードＤの電圧降下 RF；抵抗RFの抵抗値 次に、トランジスタQ1のコレクタ電流IC1を求
めると、 IC1＝｛VCC−（VBE2＋V1）｝／RL ……(2) ここに、VCC；電源電圧 VBE2；トランジスタQ2のベース、エミツタ間
電圧 RL：抵抗RLの抵抗値 となる。ところで、IC1＝IB1・hFE（hFEはトランジ
スタの電流増幅率）であることを考慮して(1)，(2)
式よりV1を求めると、次式となる。 V 1 = V BE1 + V F + I B1 R F ...(1) Here, V BE1 ; Base-emitter voltage of transistor Q 1 I B1 ; Base current of transistor Q 1 V F ; Voltage drop of diode D R F ; Resistance value of resistor R F Next, find the collector current I C1 of transistor Q 1 : I C1 = {V CC − (V BE2 + V 1 )}/R L ...(2) Here, V CC ; Power supply voltage V BE2 ; Voltage between base and emitter of transistor Q2 R L : Resistance value of resistor R L. By the way, considering that I C1 = I B1・h FE (h FE is the current amplification factor of the transistor), (1), (2)
Determining V 1 from the formula gives the following formula.

V1＝VBE1＋VF＋RF／hFERL（VCC−VBE2）／１＋RF／hFER
L……(3) ここで、VBE1，VBE2，VFは一般に約−2mv／
degという大きな負の温度係数をもつている上
に、(3)式からわかるように、V1は電源電圧VCCお
よびトランジスタのhFEという基本的な特性に依
存するので、直流的に次段増幅器と接続すると、
特性変動が大きくなり、安定な動作が困難である
という問題を生ずる。V 1 =V BE1 +V F +R F /h FE R L (V CC −V BE2 )/1+R F /h FE R
L ...(3) Here, V BE1 , V BE2 , and V F are generally approximately −2mv/
In addition to having a large negative temperature coefficient of deg, as can be seen from equation (3), V 1 depends on the basic characteristics of the power supply voltage V CC and h FE of the transistor. When connected to an amplifier,
The problem arises that characteristic fluctuations become large and stable operation becomes difficult.

本発明は上記に鑑みてなされたもので、その目
的とするところは、温度や電源電圧に対して特性
が安定な光受信回路を提供することにある。 The present invention has been made in view of the above, and an object of the present invention is to provide an optical receiving circuit whose characteristics are stable with respect to temperature and power supply voltage.

［発明の概要］ 本発明の特徴は、光信号を入力して電流に変換
する受光素子と、電流−電圧変換前置増幅回路
と、主増幅回路と、基準電圧発生回路とを、共通
電源VCCに接続することにより従続配置して成
り、前記受光素子は一端が共通電源VCCに、他端
は電流−電圧変換前置増幅回路を構成するトラン
ジスタQ1のベースに入力として接続されており、
前記電流−電圧変換前置増幅回路は、トランジス
タQ1のエミツタがダイオードを介して接地され、
トランジスタQ1のコレクタがPNPトランジスタ
Q5のコレクタと接続され、PNPトランジスタQ5
のエミツタが抵抗R2を介して共通電源VCCに接続
されることによりPNPトランジスタQ5を能動負
荷としたエミツタ接地回路を構成する第１のエミ
ツタ接地回路と、トランジスタQ2のコレクタが
共通電源VCCに接続され、トランジスタQ2のベー
スが第１のエミツタ接地回路のコレクタと接続す
ることにより第１のコレクタ接地回路を構成して
おり、第１のコレクタ接地回路の出力であるトラ
ンジスタQ2のエミツタを第１のエミツタ接地回
路の入力端であるトランジスタQ1のベースに抵
抗R1を介して接地することにより帰還回路を構
成することにより、電流−電圧変換前置増幅回路
を構成しており、前記主増幅回路は、第２のエミ
ツタ接地回路と第２のコレクタ接地回路は、トラ
ンジスタQ6のエミツタがダイオードを介して接
地され、トランジスタQ6のコレクタがPNPトラ
ンジスタQ10のコレクタと接地され、PNPトラン
ジスタQ10のエミツタが抵抗5を介して共通電源
VCCに接地されることによりPNPトランジスタ
Q10を能動負荷とした回路を構成しており、第２
のコレクタ接地回路は、トランジスタQ7のコレ
クタが共通電源VCCに接続され、トランジスタQ7
のベースが第２のエミツタ接地回路のコレクタに
接続されており、トランジスタQ7のエミツタが
出力端として取り出されると共に抵抗R4を介し
て第２のエミツタ接地回路の入力端であるトラン
ジスタQ6のベースに接続されることにより帰還
回路を構成しており、前記電流−電圧変換前置増
幅回路の出力端であるトランジスタQ2のエミツ
タと、前記主増幅回路の入力端であるトランジス
タQ6のベースが抵抗R3を介して接続されており、
前記基準電圧発生回路は、トランジスタQ11のエ
ミツタが抵抗R7を介して共通電源VCCに接続さ
れ、トランジスタQ11のコレクタはトランジスタ
Q11のベースに接続すると共に抵抗R6を介して接
地することにより基準電圧を発生するもので、出
力端であるトランジスタQ11のベースは前記電流
−電圧変換前置増幅回路及び前記主増幅回路の
PNPトランジスタQ5及びQ10のベースに夫々接続
され、各PNPトランジスタQ5，Q10の動作電流を
決定するよう構成されており、前記抵抗R1，R2，
R3，R4，R5，R7の値が、 R2＝R1／R3・R5R4／R3＝−dVBE6／dT／Ｋ／ｑlnR5／R7 （但し、VBE6はトランジスタQ6のベース、エ
ミツタ間電圧、Ｋはボルツマン定数、ｑは電子の
電荷量、Ｔは絶対温度。）の関係式を満たすよう
に設定されていることを特徴とする光受信回路に
ある。[Summary of the Invention] A feature of the present invention is that a light receiving element that inputs an optical signal and converts it into a current, a current-to-voltage conversion preamplifier circuit, a main amplifier circuit, and a reference voltage generation circuit are connected to a common power supply V. The light receiving element has one end connected to a common power supply V CC and the other end connected as an input to the base of a transistor Q 1 constituting a current-to-voltage conversion preamplifier circuit. Ori,
In the current-voltage conversion preamplifier circuit, the emitter of the transistor Q1 is grounded via a diode,
The collector of transistor Q1 is a PNP transistor
Connected with the collector of Q5 , PNP transistor Q5
A first grounded emitter circuit constitutes a grounded emitter circuit with the PNP transistor Q5 as an active load by connecting the emitter of the transistor Q5 to a common power supply V CC through a resistor R2 , and the collector of the transistor Q2 is connected to a common power supply VCC. V CC , and the base of transistor Q 2 is connected to the collector of the first common emitter circuit to form a first common collector circuit, and the transistor Q 2 which is the output of the first common collector circuit A current-to-voltage conversion preamplifier circuit is constructed by configuring a feedback circuit by grounding the emitter of the transistor Q1, which is the input terminal of the first emitter grounding circuit, to the base of the transistor Q1 , which is the input terminal of the first emitter grounding circuit, via a resistor R1 . In the main amplifier circuit, the emitter of the transistor Q6 is grounded via a diode, and the collector of the transistor Q6 is grounded with the collector of the PNP transistor Q10 . and the emitter of PNP transistor Q10 is connected to the common power supply through resistor 5 .
PNP transistor by being grounded to V CC
A circuit is configured with Q10 as an active load, and the second
The collector grounded circuit of transistor Q 7 is connected to the common power supply V CC with the collector of transistor Q 7
The base of the transistor Q7 is connected to the collector of the second grounded emitter circuit, and the emitter of the transistor Q7 is taken out as an output terminal, and the base of the transistor Q6 , which is the input terminal of the second grounded emitter circuit, is taken out through the resistor R4 . A feedback circuit is formed by connecting the emitter of transistor Q 2 , which is the output terminal of the current-to-voltage conversion preamplifier circuit, to the base of transistor Q 6 , which is the input terminal of the main amplifier circuit. is connected through resistor R 3 ,
In the reference voltage generation circuit, the emitter of the transistor Q11 is connected to the common power supply V CC through the resistor R7, and the collector of the transistor Q11 is connected to the common power supply V CC through the resistor R7 .
A reference voltage is generated by connecting to the base of transistor Q11 and grounding via resistor R6 , and the base of transistor Q11 , which is the output terminal, is connected to the current-voltage conversion preamplifier circuit and the main amplifier circuit. of
connected to the bases of PNP transistors Q5 and Q10 , respectively, and configured to determine the operating current of each PNP transistor Q5 , Q10 ;
The values of R 3 , R 4 , R 5 , and R 7 are R 2 = R 1 /R 3・R 5 R 4 /R 3 = -dV BE6 /dT/K/qlnR 5 /R 7 (however, V BE6 is the voltage between the base and emitter of the transistor Q6 , K is the Boltzmann constant, q is the amount of electron charge, and T is the absolute temperature. .

［実施例］ 以下本発明を第２図に示した実施例を用いて詳
細に説明する。[Example] The present invention will be described in detail below using an example shown in FIG.

第２図は本発明の光受信回路の一実施例を示す
回路図である。第２図において、トランジスタ
Q1〜Q5、抵抗R1，R2からなる回路部１は、受光
素子PDで受けた光信号を電圧に変換する働きを
する電流−電圧変換前置増幅回路である。トラン
ジスタQ6〜Q10、抵抗R4，R5からなる回路部２
は、主増幅回路で回路部１と抵抗R3を介して接
続してある。また、トランジスタQ11，抵抗R6，
R7からなる回路部３は、トランジスタQ5，Q10の
動作電流を決定する基準電圧発生回路である。 FIG. 2 is a circuit diagram showing an embodiment of the optical receiving circuit of the present invention. In Figure 2, the transistor
A circuit section 1 consisting of Q 1 to Q 5 and resistors R 1 and R 2 is a current-to-voltage conversion preamplifier circuit that functions to convert an optical signal received by the light receiving element PD into a voltage. Circuit section 2 consisting of transistors Q 6 to Q 10 and resistors R 4 and R 5
is the main amplifier circuit and is connected to the circuit section 1 via a resistor R3 . Also, transistor Q 11 , resistor R 6 ,
The circuit section 3 consisting of R 7 is a reference voltage generation circuit that determines the operating currents of the transistors Q 5 and Q 10 .

トランジスタQ5，Q10は、PNPトランジスタを
用いてあり、定電流源として使用してあり、それ
ぞれトランジスタQ1，Q6の能動負荷として動作
する。なお、回路部１は、エミツタにダイオード
（第２図ではトランジスタQ3が用いてあり、第１
図のダイオードＤと同じ作用をする）を接続し、
コレクタにPNPトランジスタQ5のコレクタを接
続してPNPトランジスタQ5を能動負荷としてト
ランジスタQ1からなるエミツタ接地回路とトラ
ンジスタQ2からなるコレクタ接地回路とを接続
し、このコレクタ接地回路の出力を上記エミツタ
接地回路の入力側に抵抗R1からなる帰還回路を
介して帰還するようにしてある。回路部２も同様
で、エミツタにダイオード（第２図ではトランジ
スタQ8）を接続し、コレクタにPNPトランジス
タQ10のコレクタを接続してPNPトランジスタ
Q10を能動負荷としたトランジスタQ6からなるエ
ミツタ接地回路とトランジスタQ7からなるコレ
クタ接地回路とを接続し、このコレクタ接地回路
の出力を上記エミツタ接地回路の入力側に抵抗
R4からなる帰還回路を介して帰還するようにし
てある。 Transistors Q 5 and Q 10 are PNP transistors, used as constant current sources, and operate as active loads for transistors Q 1 and Q 6 , respectively. Note that the circuit section 1 uses a diode (transistor Q3 in FIG. 2) for the emitter, and
(which has the same effect as diode D in the figure) is connected,
Connect the collector of PNP transistor Q 5 to the collector, use PNP transistor Q 5 as an active load, connect the emitter grounded circuit consisting of transistor Q 1 and the collector grounded circuit consisting of transistor Q 2 , and output the output of this collector grounded circuit as shown above. Feedback is made to the input side of the emitter grounded circuit via a feedback circuit consisting of a resistor R1 . Circuit section 2 is similar, with a diode (transistor Q 8 in Figure 2) connected to the emitter, and the collector of PNP transistor Q 10 connected to the collector to form a PNP transistor.
A common emitter circuit consisting of a transistor Q6 with Q10 as an active load is connected to a common collector circuit consisting of a transistor Q7 , and the output of this common collector circuit is connected to the input side of the above grounded emitter circuit by a resistor.
Feedback is provided through a feedback circuit consisting of R4 .

次に、第２図の回路の動作を式を用いて説明す
る。ただし、計算で次のことを仮定する。各トラ
ンジスタの電流増幅率は同一であるものとし、こ
れをhFEとする。また、各抵抗は温度依存性がな
いものとする。これらは集積回路内では容易に成
立する条件であり、妥当なものである。なお、ト
ランジスタQ1〜Q11のベース電流はIB1〜IB11のよ
うに、また、コレクタ電流はIC1〜IC11、また、ベ
ース・エミツタ間電圧はVBE1〜VBE11のように表
示する。また、各抵抗の抵抗値は各抵抗を示す符
号がそれを示すものとする。 Next, the operation of the circuit shown in FIG. 2 will be explained using equations. However, the following assumptions are made in the calculation. The current amplification factor of each transistor is assumed to be the same, and this is defined as hFE . Further, each resistor is assumed to have no temperature dependence. These conditions are easily satisfied within an integrated circuit and are appropriate. Note that the base currents of transistors Q 1 to Q 11 are expressed as I B1 to I B11 , the collector currents as I C1 to I C11 , and the base-emitter voltages as V BE1 to V BE11 . . Further, the resistance value of each resistor is indicated by the symbol indicating each resistor.

まず、トランジスタQ11の動作電流I0は、次式
で表わされる。 First, the operating current I 0 of the transistor Q 11 is expressed by the following equation.

I0＝（VCC−VBE11）／（R6＋R7） ……(4) したがつて、PNPトランジスタQ5，Q10のコレ
クタ電流IC5，IC10は、次式で表わされる。I 0 =(V CC −V BE11 )/(R 6 +R 7 ) (4) Therefore, the collector currents I C5 and I C10 of the PNP transistors Q 5 and Q 10 are expressed by the following equations.

IC5＝IC1＝IC2＝IC3＝IC4＝I0×R7／R2……(5) IC10＝IC6＝IC7＝IC8＝IC9＝I0×R7／R5 ……(6) 次に、トランジスタQ6のベース電流IB6は、第
２図に示してある電流I2とI1との差であるから、
次式で表わされる。 I C5 = I C1 = I C2 = I C3 = I C4 = I 0 ×R 7 /R 2 ...(5) I C10 = I C6 = I C7 = I C8 = I C9 = I 0 ×R 7 /R 5 ...(6) Next, since the base current I B6 of transistor Q 6 is the difference between the currents I 2 and I 1 shown in Fig. 2,
It is expressed by the following formula.

IB6＝I2−I1＝V3−V2／R4−V2−V1／R3 ……(7) ここで、 V1＝VBE1＋VBE3＋IB1R1＝2VBE1＋IB1R1 ……(8) V2＝BE6＋VBE8＝2VBE6 ……(9) また、 VBE6−VBE1＝KT／ｑlnIC6／IC1 ……(10) （但し、Ｋはボルツマン定数（1.38×10-23）
［Ｊ／Ｋ］、ｑは電子の電荷量（1.60×10-19）
［Ｃ］、Ｔは絶対温度。） (8)〜(10)を(7)式に代入してV3を求めると、 V3＝2VBE6＋R4（IB6−R1／R3IB1）＋２R4／R
3・KT／ｑlnIC6／IC1……(11) ところで、IB6（＝IC6／hFE）とIB1（＝IC1／hFEと
は(5)，(6)式から明らかなように、R5，R2の選び
方で自由に設定できる。いま、 IB6＝R1／R3IB1 すなわち、 R2＝R1／R3・R5 と選ぶと、(11)式は、 V3＝2VBE6＋２R4／R3 KT／ｑlnR5／R7 ……(12) と表わされる。V3を温度Ｔで微分してV3の温度
係数を求めると、 dV3／dT＝２（dVBE6／dT＋R4／R3 Ｋ／ｑlnR5／R7）…
…(13) が得られる。(13)式の第１項は負の温度係数（約
−2mv／deg）をもつのに対し、第２項は正の温
度係数であり、 R4／R3＝−dVBE6／dT／Ｋ／ｑlnR5／R7 ……(14) と選ぶと、V3、すなわち、出力電圧は温度に対
して変動することはない。I B6 = I 2 − I 1 = V 3 − V 2 /R 4 −V 2 −V 1 /R 3 ...(7) Here, V 1 = V BE1 + V BE3 + I B1 R 1 = 2V BE1 + I B1 R 1 ...(8) V 2 = BE6 +V BE8 = 2V BE6 ...(9) Also, V BE6 −V BE1 = KT/qlnI C6 /I C1 ...(10) (However, K is Boltzmann's constant (1.38 × 10-23 )
[J/K], q is the electron charge (1.60×10 -19 )
[C], T is absolute temperature. ) Substituting (8) to (10) into equation (7) to find V 3 , V 3 = 2V BE6 + R 4 (I B6 − R 1 /R 3 I B1 ) + 2R 4 /R
3・KT/qlnI C6 /I C1 ...(11) By the way, as is clear from equations (5) and (6), I B6 (=I C6 /h FE ) and I B1 (=I C1 /h FE ) can be set freely by selecting R 5 and R 2. Now, if we choose I B6 = R 1 / R 3 I B1 , that is, R 2 = R 1 / R 3 · R 5 , equation (11) becomes V3=2V BE6 +2R 4 /R 3 KT/qlnR 5 /R 7 ...(12) It is expressed as V3=2V BE6 +2R 4 /R 3 KT/qlnR 5 /R 7 ...(12).V 3 is differentiated by temperature T to find the temperature coefficient of V 3 , dV 3 /dT=2( dV BE6 ／dT＋R 4 ／R 3 K／qlnR 5 ／R 7 )...
…(13) is obtained. The first term in equation (13) has a negative temperature coefficient (approximately -2 mv/deg), whereas the second term has a positive temperature coefficient, R 4 /R 3 = -dV BE6 /dT/K /qlnR 5 /R 7 ...(14) If you choose V 3 , that is, the output voltage, will not vary with temperature.

また、(12)式のVBE6を、 VBE6＝KT／ｑlnIC／IS ……(15) ここに、IS；逆方向飽和電流 に置き換えると、 IC6＝R5／R2−VCC−VBE3／R6＋R7 ……(16) であるから、V3は電源電圧依存性を有する。し
かし、その値は極めて小さく、IC6を100μAとし
た場合のV3の変動は、VCCが5Vから10％変動し
てもV3の変動分は20mv以内であり、全く問題と
ならない値である。したがつて、第２図の回路に
よれば、出力電圧V3が温度および電源電圧に依
存せず、安定に動作する。 Also, if V BE6 in equation (12) is replaced by V BE6 = KT/qlnI C /I S ... (15) where I S is the reverse saturation current, I C6 = R 5 / R 2 −V CC −V BE3 /R 6 +R 7 (16) Therefore, V 3 has power supply voltage dependence. However, this value is extremely small, and when I C6 is 100 μA, the variation in V 3 is within 20 mV even if V CC varies by 10% from 5 V, so it is not a problem at all. be. Therefore, according to the circuit shown in FIG. 2, the output voltage V 3 is independent of temperature and power supply voltage, and the circuit operates stably.

なお、第２図の回路の受光素子PDにPINの光入
力が入射した場合の出力電圧はPIN・R1・R4／R3
で表わされる。 In addition, the output voltage when the optical input of P IN is incident on the photodetector PD of the circuit shown in Fig. 2 is P IN・R 1・R 4 /R 3
It is expressed as

そして、トランジスタのhFE，VBEが全体的に変
動しても、その比率が一定であれば、やはり出力
電圧V3が温度、電源電圧に依存せず安定である
ので、集積回路として実現しやすい。 Even if h FE and V BE of the transistor fluctuate overall, as long as the ratio remains constant, the output voltage V 3 will remain stable regardless of temperature and power supply voltage, so it can be realized as an integrated circuit. Cheap.

［発明の効果］ 以上説明したように、本発明によれば、出力電
圧が温度や電源電圧に依存せず、温度や電源電圧
に対して特性が安定的なものにできるという効果
がある。[Effects of the Invention] As described above, according to the present invention, there is an effect that the output voltage does not depend on temperature or power supply voltage, and the characteristics can be made stable with respect to temperature or power supply voltage.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来の光受信回路の増幅器の一例を示
す回路図、第２図は本発明の光受信回路の一実施
例を示す回路図である。 １……電流−電圧変換前置増幅回路、２……主
増幅回路、３……基準電圧発生回路、Q1〜Q4，
Q6〜Q9，Q11……トランジスタ、Q5，Q10……
PNPトランジスタ、R1〜R7……抵抗。 FIG. 1 is a circuit diagram showing an example of an amplifier of a conventional optical receiving circuit, and FIG. 2 is a circuit diagram showing an embodiment of the optical receiving circuit of the present invention. 1... Current-voltage conversion preamplifier circuit, 2... Main amplifier circuit, 3... Reference voltage generation circuit, Q 1 to Q 4 ,
Q 6 ~ Q 9 , Q 11 ... Transistor, Q 5 , Q 10 ...
PNP transistor, R1 to R7 ...resistance.

Claims (1)

【特許請求の範囲】 １ 光信号を入力して電流に変換する受光素子
と、電流−電圧変換前置増幅回路と、主増幅回路
と、基準電圧発生回路とを、共通電源VCCに接続
することにより従属配置して成り、前記受光素子
は一端が共通電源VCCに、他端は電流−電圧変換
前置増幅回路を構成するトランジスタQ1のベー
スに入力として接続されており、前記電流−電圧
変換前置増幅回路は、トランジスタQ1のエミツ
タがダイオードを介して接地され、トランジスタ
Q1のコレクタがPNPトランジスタQ5のコレクタ
と接続され、PNPトランジスタQ5のエミツタが
抵抗R2を介して共通電源VCCに接続されることに
よりPNPトランジスタQ5を能動負荷としたエミ
ツタ接地回路を構成する第１のエミツタ接地回路
と、トランジスタQ2のコレクタが共通電源VCCに
接続され、トランジスタQ2のベースが第１のエ
ミツタ接地回路のコレクタと接続することにより
第１のコレクタ接地回路を構成しており、第１の
コレクタ接地回路の出力であるトランジスタQ2
のエミツタを第１のエミツタ接地回路の入力端で
あるトランジスタQ1のベースに抵抗R1を介して
接地することにより帰還回路を構成することに
り、電流−電圧変換前置増幅回路を構成してお
り、前記主増幅回路は、第２のエミツタ接地回路
と第２のコレクタ接地回路とより構成されてお
り、第２のエミツタ接地回路は、トランジスタ
Q6のエミツタがダイオードを介して接地され、
トランジスタQ6のコレクタがPNPトランジスタ
Q10のコレクタと接地され、PNPトランジスタ
Q10のエミツタが抵抗R5を介して共通電源VCCに
接地されることによりPNPトランジスタQ10を能
動負荷とした回路を構成しており、第２のコレク
タ接地回路は、トランジスタQ7のコレクタが共
通電源VCCに接続され、トランジスタQ7のベース
が第２のエミツタ接地回路のコレクタに接続され
ており、トランジスタQ7のエミツタが出力端と
して取り出されると共に抵抗R4を介して第２の
エミツタ接地回路の入力端であるトランジスタ
Q6のベースに接続されることにより帰還回路を
構成しており、前記電流−電圧変換前置増幅回路
の出力端であるトランジスタQ2のエミツタと、
前記主増幅回路の入力端であるトランジスタQ6
のベースが抵抗R3を介して接続されており、前
記基準電圧発生回路は、トランジスタQ11のエミ
ツタが抵抗R7を介して共通電源VCCに接続され、
トランジスタQ11のコレクタはトランジスタQ11
のベースに接続すると共に抵抗R6を介して接地
することにより基準電圧を発生するもので、出力
端であるトランジスタQ11のベースは前記電流−
電圧変換前置増幅回路及び前記主増幅回路の
PNPトランジスタQ5及びQ10のベースに夫々接続
され、各PNPトランジスタQ5，Q10の動作電流を
決定するよう構成されており、前記抵抗R1，R2，
R3，R4，R5，R7の値が、R2 ＝R1／R3・R5R4／R3＝−dVBE6／dT／Ｋ／ｑlnR5／R7 （但し、VBE6 はトランジスタQ6のベース、エ
ミツタ間電圧、Ｋはボルツマン定数、ｑは電子の
電荷量、Ｔは絶対温度。）の関係式を満たすよう
に設定されていることを特徴とする光受信回路。[Claims] 1. A light receiving element that inputs an optical signal and converts it into a current, a current-voltage conversion preamplifier circuit, a main amplifier circuit, and a reference voltage generation circuit are connected to a common power supply V CC One end of the light-receiving element is connected to the common power supply V CC and the other end is connected as an input to the base of a transistor Q 1 constituting a current-to-voltage conversion preamplifier circuit. In the voltage conversion preamplifier circuit, the emitter of transistor Q1 is grounded through a diode, and the transistor
The collector of Q 1 is connected to the collector of PNP transistor Q 5 , and the emitter of PNP transistor Q 5 is connected to the common power supply V CC through resistor R 2 , thereby creating an emitter grounding circuit with PNP transistor Q 5 as an active load. A first common emitter circuit constituting the circuit and the collector of transistor Q 2 are connected to a common power supply V CC , and the base of transistor Q 2 is connected to the collector of the first common emitter circuit to form a first common collector circuit. and the transistor Q 2 which is the output of the first collector grounded circuit.
A current-to-voltage conversion preamplifier circuit is constructed by constructing a feedback circuit by grounding the emitter of the transistor Q1, which is the input terminal of the first emitter grounding circuit, to the base of the transistor Q1 , which is the input terminal of the first emitter grounding circuit, via a resistor R1. The main amplifier circuit includes a second grounded emitter circuit and a second grounded collector circuit, and the second grounded emitter circuit includes a transistor.
The emitter of Q 6 is grounded through a diode,
The collector of transistor Q6 is a PNP transistor
Q 10 collector and grounded, PNP transistor
The emitter of Q 10 is grounded to the common power supply V CC through resistor R 5 to form a circuit with PNP transistor Q 10 as an active load, and the second collector grounding circuit is connected to the collector of transistor Q 7 . is connected to the common power supply V CC , and the base of transistor Q 7 is connected to the collector of the second emitter-grounded circuit. A transistor that is the input terminal of a grounded-emitter circuit
The emitter of transistor Q 2 is connected to the base of Q 6 to form a feedback circuit, and is the output terminal of the current-to-voltage conversion preamplifier circuit;
Transistor Q 6 which is the input terminal of the main amplifier circuit
The base of the transistor Q 11 is connected to the common power supply V CC through the resistor R 7 , and the emitter of the transistor Q 11 is connected to the common power supply V CC through the resistor R 7 .
The collector of transistor Q 11 is transistor Q 11
A reference voltage is generated by connecting the base of the transistor Q11 to the base of the transistor Q11 and grounding it via the resistor R6 , and the base of the transistor Q11 , which is the output terminal,
a voltage conversion preamplifier circuit and the main amplifier circuit;
connected to the bases of PNP transistors Q5 and Q10 , respectively, and configured to determine the operating current of each PNP transistor Q5 , Q10 , and the resistors R1 , R2 ,
The values of R 3 , R 4 , R 5 , and R 7 are R 2 = R 1 /R 3・R 5 R 4 /R 3 = -dV BE6 /dT/K/qlnR 5 /R 7 (however, V BE6 is the base-to-emitter voltage of the transistor Q6 , K is the Boltzmann constant, q is the amount of electron charge, and T is the absolute temperature.
JP59113591A 1984-06-01 1984-06-01 Optical reception circuit Granted JPS60257631A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59113591A JPS60257631A (en) 1984-06-01 1984-06-01 Optical reception circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59113591A JPS60257631A (en) 1984-06-01 1984-06-01 Optical reception circuit

Publications (2)

Publication Number Publication Date
JPS60257631A JPS60257631A (en) 1985-12-19
JPH0586685B2 true JPH0586685B2 (en) 1993-12-14

Family

ID=14616093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59113591A Granted JPS60257631A (en) 1984-06-01 1984-06-01 Optical reception circuit

Country Status (1)

Country Link
JP (1) JPS60257631A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2573344B2 (en) * 1989-01-30 1997-01-22 沖電気工業株式会社 Current-voltage conversion circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182906A (en) * 1982-04-20 1983-10-26 Hitachi Cable Ltd Preamplifying circuit for optical receiver

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182906A (en) * 1982-04-20 1983-10-26 Hitachi Cable Ltd Preamplifying circuit for optical receiver

Also Published As

Publication number Publication date
JPS60257631A (en) 1985-12-19

Similar Documents

Publication Publication Date Title
US4437023A (en) Current mirror source circuitry
JP2749925B2 (en) IC temperature sensor
JPH0446009B2 (en)
JPH0770935B2 (en) Differential current amplifier circuit
JPH0586685B2 (en)
US4251778A (en) Circuit with electrically controlled gain
JPH11505053A (en) Reference voltage source with temperature compensation
JPH0425724B2 (en)
JPH0242178B2 (en)
JPS6154286B2 (en)
GB2240442A (en) Threshold voltage generating circuit for integrated circuit
US7944249B2 (en) Photoreceiving circuit
JP3406468B2 (en) Constant voltage generator
JP2776019B2 (en) Constant voltage circuit
JP2546912B2 (en) AC amplifier
JP3795648B2 (en) AC coupling buffer circuit
JP3087352B2 (en) Non-inverting amplifier
JP2902277B2 (en) Emitter follower output current limiting circuit
JP2623954B2 (en) Variable gain amplifier
JP2607166Y2 (en) Current / voltage conversion circuit
JP3443266B2 (en) Constant voltage circuit
JPH0151088B2 (en)
JP2901441B2 (en) Buffer amplifier
JP3036084B2 (en) Constant voltage circuit
JPS6133710Y2 (en)