JPH0583947A - Inverter apparatus - Google Patents
Inverter apparatusInfo
- Publication number
- JPH0583947A JPH0583947A JP3241681A JP24168191A JPH0583947A JP H0583947 A JPH0583947 A JP H0583947A JP 3241681 A JP3241681 A JP 3241681A JP 24168191 A JP24168191 A JP 24168191A JP H0583947 A JPH0583947 A JP H0583947A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- inverter device
- diode
- insulated gate
- gate bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Inverter Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は各アーム又は各インバー
タ単位を単一のモジュールで構成した改良されたインバ
ータ装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improved inverter device in which each arm or each inverter unit is composed of a single module.
【０００２】[0002]
【従来の技術】車両用モ−タの駆動制御装置では、交流
モータの回転数を任意に制御するために周波数を変えら
れるインバータ装置が使用されている。これまでは、一
インバータ単位が直列接続された２個のスイッチング素
子で構成され、それを交互にオンオフする２レベルイン
バータ装置が一般的であった。最近、２レベルインバー
タ装置に代わって一インバータ単位が直列接続された４
個のスイッチング素子で構成された３レベルインバータ
（中性点クランプ電圧型インバータとも言う）装置が、
脚光を浴びている（第２７回鉄道サイバネティクス利用
シンポジウム、１９９０年、１９８頁から２０２頁）。
その理由は、３レベルインバータ装置では出力電圧波形
が、従来の高電位点Ｐと低電位点Ｎの２レベルしか現れ
ない２レベルインバータ装置に比べ、高電位点Ｐと低電
位点Ｎの他に中間電位点があり３レベルとなり滑らか階
段状になることから、低次高調波，トルク脈動及び騒音
レベルなどが低下するという利点があるためと考えられ
る。2. Description of the Related Art A drive control device for a motor for a vehicle uses an inverter device whose frequency can be changed in order to arbitrarily control the rotation speed of an AC motor. Heretofore, a two-level inverter device has been generally used in which one inverter unit is composed of two switching elements connected in series and alternately turns them on and off. Recently, one inverter unit was connected in series in place of the two-level inverter device.
A three-level inverter (also called a neutral point clamp voltage type inverter) device composed of individual switching elements
It is in the spotlight (27th Symposium on Railroad Cybernetics, 1990, p. 198-202).
The reason is that the output voltage waveform of the three-level inverter device is higher than the high-potential point P and the low-potential point N in comparison with the conventional two-level inverter device in which only two levels of the high-potential point P and the low-potential point N appear. It is considered that there is an advantage that low-order harmonics, torque pulsation, noise level, and the like are lowered because there is an intermediate potential point and there are three levels, which are in a smooth step shape.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、３レベ
ルインバータ装置は、２レベルインバータ装置に比べ、
２倍の個数のスイッチング素子とアーム数だけのクラン
プダイオードが新たに必要となることから、インバータ
装置が大きくなり、素子の発熱損失も増えるという問題
があった。発熱損失の増大は大型の冷却装置を必要と
し、さらにインバータ装置を使用するシステムが大きく
なるという問題があり、これが３レベルインバータ装置
の普及を妨げていた。However, the three-level inverter device is more difficult than the two-level inverter device as compared with the two-level inverter device.
Since twice as many switching elements and clamp diodes as the number of arms are newly required, there is a problem that the inverter device becomes large and the heat loss of the elements also increases. The increase in heat loss requires a large-scale cooling device, and there is a problem that a system using the inverter device becomes large, which hinders the spread of the three-level inverter device.
【０００４】上記問題の他に、３レベルインバータ装置
は、使用する素子数が多いことから配線長が長くなり、
配線インダクタンスが大きくなり、配線インダクタンス
と素子のスイッチング時に生じる電流変化ｄｉ／ｄｔで
発生する電圧ノイズが大きくなり、スイッチング素子の
高耐圧化が必要なことを本発明者らは見出した。スイッ
チング素子を高耐圧化すると素子の出力電流密度が低下
し、より大きなチップ面積の素子が必要となり、インバ
ータ装置の小型化が出来なくなるという新たな問題が生
じる。In addition to the above problems, the three-level inverter device requires a large number of elements and therefore has a long wiring length.
The present inventors have found that the wiring inductance becomes large, the voltage noise generated due to the current variation di / dt generated at the time of switching the wiring inductance and the element becomes large, and it is necessary to increase the breakdown voltage of the switching element. When the breakdown voltage of the switching element is increased, the output current density of the element is reduced, an element having a larger chip area is required, and a new problem arises in that the inverter device cannot be downsized.
【０００５】このような問題は、３レベルインバータ装
置の場合に特に顕著であるが、３レベルインバータ装置
に限られるものではなく、２レベルインバータ装置の場
合においても同様に存在している。Although such a problem is particularly remarkable in the case of a three-level inverter device, it is not limited to the three-level inverter device and also exists in the case of a two-level inverter device.
【０００６】本発明の目的は、上述の問題を解決したイ
ンバータ装置を提供することにある。An object of the present invention is to provide an inverter device that solves the above problems.
【０００７】本発明の他の目的は、小型化，高周波化，
低騒音化，高信頼化を図ったインバータ装置を提供する
ことにある。Another object of the present invention is to reduce the size, increase the frequency,
It is to provide an inverter device with low noise and high reliability.
【０００８】[0008]
【課題を解決するための手段】上記目的を解決する本発
明インバータ装置の特徴とするところは、一対の直流端
子と、一対の直流端子の各電位の中間の電位を有する点
と、交流出力の相数と同数の交流端子と、各直流端子と
各交流端子との間に接続され、それぞれスイッチング素
子とそれと逆極性のダイオードとの並列回路を２個直列
接続した構成からなる複数個のアームと、各アームの並
列回路間と一対の直流端子の各電位の中間の電位を有す
る点との間にそれぞれ接続したダイオードとを具備し、
各アームをそれぞれ単一のモジュールで構成した点にあ
る。The features of an inverter device of the present invention for solving the above-mentioned problems are that a pair of DC terminals, a point having an intermediate potential between the potentials of the pair of DC terminals, and an AC output are provided. An AC terminal having the same number as the number of phases, and a plurality of arms each connected between each DC terminal and each AC terminal, each arm having a configuration in which two parallel circuits of a switching element and a diode having an opposite polarity are connected in series. , A diode connected between the parallel circuits of the arms and a point having a potential intermediate between the potentials of the pair of DC terminals, respectively,
The point is that each arm is composed of a single module.
【０００９】スイッチング素子としては、絶縁ゲートバ
イポーラトランジスタ（ＩＧＢＴ），バイポーラトラン
ジスタ，パワーＭＯＳトランジスタ，ゲートターンオフ
サイリスタ，静電誘導サイリスタ等が使用できる。As the switching element, an insulated gate bipolar transistor (IGBT), a bipolar transistor, a power MOS transistor, a gate turn-off thyristor, an electrostatic induction thyristor or the like can be used.
【００１０】ＩＧＢＴを使用する時、直流端子側のＩＧ
ＢＴまたはダイオードのライフタイムが交流端子側のＩ
ＧＢＴやダイオードのライフタイムと異なるようにする
ことが好ましい。具体的には、直流端子側のダイオード
のライフタイムを交流端子側のダイオードのそれより短
くし、回生モードを持つインバータ装置では直流端子側
のＩＧＢＴと交流端子側のＩＧＢＴのライフタイムを略
等しくし、回生モードを持たないインバータ装置では直
流端子側のＩＧＢＴのライフタイムを交流端子側のＩＧ
ＢＴのそれより短くすることが好ましい。When using the IGBT, the IG on the DC terminal side
The lifetime of the BT or diode is I on the AC terminal side.
It is preferable to make it different from the lifetime of the GBT or the diode. Specifically, the lifetime of the diode on the DC terminal side is made shorter than that of the diode on the AC terminal side, and in the inverter device having the regeneration mode, the lifetime of the IGBT on the DC terminal side and the IGBT on the AC terminal side are made substantially equal. In an inverter device that does not have a regenerative mode, the lifetime of the IGBT on the DC terminal side is set to the IG on the AC terminal side.
It is preferably shorter than that of BT.
【００１１】また、各アームを単一のモジュールで構成
する時、クランプダイオード及びスナバダイオードをそ
の中に内蔵してもよい。When each arm is composed of a single module, a clamp diode and a snubber diode may be incorporated therein.
【００１２】更にまた、交流端子側のダイオードが均一
な深さのｐｎ接合をもつｐｎダイオードで、直流端子側
のダイオードが深いｐｎ接合とショットキ接合を有する
浅いｐｎ接合をもつダイオードであることがこのまし
い。Furthermore, the diode on the AC terminal side is a pn diode having a pn junction with a uniform depth, and the diode on the DC terminal side is a diode having a deep pn junction and a shallow pn junction having a Schottky junction. Good.
【００１３】上記目的を解決する本発明インバータ装置
の他の特徴とするところは、一対の直流端子と、交流出
力の相数と同数の交流端子と、一対の直流端子間に接続
され、それぞれスイッチング素子とそれと逆極性のダイ
オードとの並列回路を２個直列接続した構成からなり、
並列回路の相互接続点が異なる交流端子に接続された交
流出力の相数と同数のインバータ単位とを具備し、各イ
ンバータ単位をそれぞれ単一のモジュールで構成した点
にある。この場合においても、スイッチング素子として
は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ），
バイポーラトランジスタ，パワーＭＯＳトランジスタ，
ゲートターンオフサイリスタ，静電誘導サイリスタ等が
使用できるし、各アームを単一のモジュールで構成する
時、クランプダイオード及びスナバダイオードをその中
に内蔵してもよい。Another feature of the inverter device of the present invention for solving the above-mentioned object is that a pair of direct current terminals, an alternating current terminal having the same number as the number of phases of alternating current output, and a pair of direct current terminals are connected to each other and are switched. It consists of two parallel circuits consisting of an element and a diode of opposite polarity.
The parallel circuit is provided with the same number of inverter units as the number of phases of AC outputs connected to different AC terminals, and each inverter unit is configured by a single module. Even in this case, as the switching element, an insulated gate bipolar transistor (IGBT),
Bipolar transistor, power MOS transistor,
A gate turn-off thyristor, an electrostatic induction thyristor or the like can be used, and when each arm is composed of a single module, a clamp diode and a snubber diode may be incorporated therein.
【００１４】[0014]
【作用】本発明インバータ装置は、各アーム又はインバ
ータ単位を単一のモジュール構成としたため、配線長が
短くなり配線インダクタンスが著しく小さくなる。この
結果、スイッチング素子のスイッチング時の電流変化ｄ
ｉ／ｄｔと配線インダクタンスとで発生する電圧ノイズ
が小さくなり、ＩＧＢＴ及びダイオードの耐圧を下げる
ことができ、ＩＧＢＴ及びダイオードの出力電流密度を
高めることができる効果を奏する。従って、所望の容量
の車両用モータを駆動する場合、ＩＧＢＴやダイオード
のチップ面積を小さくでき、インバータ装置を小型化す
ることができる。In the inverter device of the present invention, each arm or each inverter unit has a single module structure, so that the wiring length is shortened and the wiring inductance is significantly reduced. As a result, the current change d during switching of the switching element
The voltage noise generated by i / dt and the wiring inductance is reduced, the withstand voltage of the IGBT and the diode can be reduced, and the output current density of the IGBT and the diode can be increased. Therefore, when driving a vehicle motor having a desired capacity, the chip area of the IGBT or diode can be reduced, and the inverter device can be downsized.
【００１５】また、モジュール内にインバータ装置では
不可欠のスナバダイオードを内蔵することにより、上記
効果が一層高まる。Further, by incorporating a snubber diode, which is indispensable in the inverter device, in the module, the above effect is further enhanced.
【００１６】更に、上記手段に加えて、直流端子側のダ
イオードのライフタイムを交流端子側のダイオードのそ
れより短くすることによって、スイッチング損失がほと
んど生じない交流端子側のダイオードの順方向電圧降下
を低減即ち損失低減が図れ、さらに冷却装置の小型化，
３レベルインバータ装置の小型化を実現できる。この効
果はＩＧＢＴを用いた回生モードを持っていないインバ
ータ装置において、直流端子側のＩＧＢＴのライフタイ
ムを交流端子側のＩＧＢＴのそれより短くすることによ
っても達成できる。Further, in addition to the above means, the lifetime of the diode on the DC terminal side is made shorter than that of the diode on the AC terminal side, so that the forward voltage drop of the diode on the AC terminal side where almost no switching loss occurs is caused. Reduction, that is, loss reduction, further downsizing of the cooling device,
It is possible to reduce the size of the three-level inverter device. This effect can also be achieved by making the lifetime of the IGBT on the DC terminal side shorter than that of the IGBT on the AC terminal side in the inverter device that does not have the regeneration mode using the IGBT.
【００１７】更にまた、交流端子側のダイオードが均一
な深さのｐｎ接合をもつｐｎダイオードで、直流端子側
のダイオードが深いｐｎ接合とショットキ接合を有する
浅いｐｎ接合をもつダイオードであることによって、さ
らに本発明の３レベルインバータ装置の小型化の効果を
高めることができる。Furthermore, the diode on the AC terminal side is a pn diode having a pn junction with a uniform depth, and the diode on the DC terminal side is a diode having a deep pn junction and a shallow pn junction having a Schottky junction. Further, the effect of downsizing the three-level inverter device of the present invention can be enhanced.
【００１８】[0018]
【実施例】以下本発明の実施例を、図面を使って説明す
る。Embodiments of the present invention will be described below with reference to the drawings.
【００１９】図１は本発明インバータ装置の１実施例を
示す回路図である。図において、Ｅは直流電源、Ｔ１及
びＴ２は直流電源Ｅの高電位側及び低電位側に接続され
た第１及び第２の直流端子、Ｃ１及びＣ２は直列接続し
て第１及び第２の直流端子間に接続され、接続点から第
１及び第２の直流端子の電位の中間の電位を持つ第３の
直流端子Ｔ３を設けるためのコンデンサ、Ｔ４，Ｔ５及
びＴ６は一端がモータに接続された交流端子である。第
１及び第２の直流端子間には、スイッチング素子Ｓ１
１，Ｓ１２，Ｓ１３，Ｓ１４の直列回路、スイッチング
素子Ｓ２１，S22，Ｓ２３，Ｓ２４の直列回路及びスイ
ッチング素子Ｓ３１，Ｓ３２，Ｓ３３，Ｓ３４の直列回
路が並列接続され、各スイッチング素子にはスイッチン
グ素子と導通方向が逆方向となるようにダイオードＤ１
１，Ｄ１２，Ｄ１３，Ｄ１４，Ｄ２１，Ｄ２２，Ｄ２
３，Ｄ２４，Ｄ３１，Ｄ３２，Ｄ３３，Ｄ３４が接続さ
れている。スイッチング素子の各直列回路の中点はそれ
ぞれ交流端子Ｔ４，Ｔ５及びＴ６の他端に接続されてい
る。更に、スイッチング素子Ｓ１１及びＳ１２の接続点
とスイッチング素子Ｓ１３及びＳ１４の接続点の間、ス
イッチング素子S21及びＳ２２の接続点とスイッチング
素子Ｓ２３及びＳ２４の接続点の間及びスイッチング素
子Ｓ３１及びＳ３２の接続点とスイッチング素子Ｓ３３
及びＳ３４の接続点の間にスイッチング素子と導通方向
が逆方向となるように直列接続した２個のクランプダイ
オードＤC１１及びＤC１２，ＤC２１及びＤC２２，ＤC
３１ 及びＤC３２ が接続され、各クランプダイオード
の接続点はそれぞれ第３の直流端子Ｔ３に接続されてい
る。この実施例においては、点線で示すように、スイッ
チング素子Ｓ１１とＳ１２及びそれらに逆並列に接続さ
れたダイオードＤ１１とＤ１２，スイッチング素子Ｓ１
３とＳ１４及びそれらに逆並列に接続されたダイオード
Ｄ１３とＤ１４，スイッチング素子Ｓ２１とＳ２２及び
それらに逆並列に接続されたダイオードＤ２１とＤ２
２，スイッチング素子Ｓ２３とＳ２４及びそれらに逆並
列に接続されたダイオードＤ２３とＤ２４，スイッチン
グ素子Ｓ３１とＳ３２及びそれらに逆並列に接続された
ダイオードＤ３１とＤ３２，スイッチング素子Ｓ３３と
Ｓ３４及びそれらに逆並列に接続されたダイオードＤ３
３とＤ３４がそれぞれ単一のモジュールＭ１１，Ｍ１
２，Ｍ２１，Ｍ２２，Ｍ３１，Ｍ３２で構成されてい
る。FIG. 1 is a circuit diagram showing one embodiment of the inverter device of the present invention. In the figure, E is a direct current power source, T1 and T2 are first and second direct current terminals connected to the high potential side and low potential side of the direct current power source E, and C1 and C2 are connected in series to provide first and second direct current terminals. Capacitors T4, T5 and T6 connected between the DC terminals and provided with a third DC terminal T3 having an intermediate potential between the connection point and the first and second DC terminals, one end of which is connected to the motor It is an AC terminal. A switching element S1 is provided between the first and second DC terminals.
A series circuit of 1, S12, S13, S14, a series circuit of switching elements S21, S22, S23, S24 and a series circuit of switching elements S31, S32, S33, S34 are connected in parallel, and each switching element is electrically connected to the switching element. Diode D1 so that the direction is opposite
1, D12, D13, D14, D21, D22, D2
3, D24, D31, D32, D33, D34 are connected. The middle points of the series circuits of the switching elements are connected to the other ends of the AC terminals T4, T5 and T6, respectively. Furthermore, between the connection points of the switching elements S11 and S12 and the connection points of the switching elements S13 and S14, between the connection points of the switching elements S21 and S22 and the connection points of the switching elements S23 and S24, and the connection points of the switching elements S31 and S32. And switching element S33
And two clamping diodes D C 11 and D C 12, D C 21 and D C 22, D C connected in series between the connection points of S and S34 so that the conduction direction is opposite to that of the switching element.
31 and D C 32 are connected, and the connection point of each clamp diode is connected to the third DC terminal T3. In this embodiment, as indicated by the dotted line, switching elements S11 and S12, diodes D11 and D12 connected in antiparallel to them, and switching element S1.
3 and S14 and diodes D13 and D14 connected in anti-parallel to them, switching elements S21 and S22 and diodes D21 and D2 connected in anti-parallel to them.
2, switching elements S23 and S24 and diodes D23 and D24 connected anti-parallel to them, switching elements S31 and S32 and diodes D31 and D32 connected anti-parallel to them, switching elements S33 and S34 and anti-parallel to them Diode D3 connected to
3 and D34 are each a single module M11, M1
2, M21, M22, M31, M32.
【００２０】この実施例では、スイッチング素子として
ＩＧＢＴを使用しているが、IGBTの代わりにバイポーラ
トランジスタ，パワーＭＯＳトランジスタ，ゲートター
ンオフサイリスタ，静電誘導サイリスタ等が使用でき
る。In this embodiment, the IGBT is used as the switching element, but a bipolar transistor, a power MOS transistor, a gate turn-off thyristor, an electrostatic induction thyristor or the like can be used instead of the IGBT.
【００２１】３レベルインバータ装置をかかる構成とす
ることによって、次のような効果が期待できる。即ち、
第１及び第２のスイッチング素子Ｓ１１及びＳ１２とそ
れらに逆並列に接続された第１及び第２のダイオードＤ
１１及びＤ１２、換言すればインバータ装置の１アーム
分を単一のモジュールＭ１１にすることによって、配線
長を短くしてインダクタンスを小さくすることができ
る。これを図２を用いて説明する。図２は、スイッチン
グ素子Ｓ１１とＳ１２及びそれらに逆並列に接続された
ダイオードＤ１１とＤ１２を単一のモジュールＭ１１に
した場合（ａ）とをモジュールにしないで個別素子のま
ま接続した場合（ｂ）を電気回路でしめしている。Ｌ１
１，Ｌ１２，Ｌ１３，Ｌ１４，Ｌ１５，Ｌ１６は配線イ
ンダクタンスを示す。両者を比較すれば判るように、単
一のモジュールにすることによって、スイッチング素子
Ｓ１１とダイオードＤ１１の並列回路とスイッチング素
子Ｓ１２とダイオードＤ１２の並列回路との間に存在し
たインダクタンスＬ１２及びＬ１３が極めて（１０分の
１以下）小さくなる。この配線インダクタンスの低減は
次の３つの効果を奏す。第１の効果は、スイッチング時
の電流変化ｄｉ／ｄｔとインダクタンスによる電圧変動
を（１０分の１以下に）小さくし、スイッチング素子及
びダイオードの耐圧を下げ、スイッチング素子及びダイ
オードの出力電流密度を（３０％以上）高めることがで
き、インバータ装置を小型化できることである。第２の
効果は、スイッチング素子のスイッチング速度を高周波
化して可聴周波数の低い部分を除くことができるので、
低騒音化が図れることである。第３の効果は、電圧ノイ
ズが小さくなってスイッチング素子の誤点呼がなくな
り、高信頼化が図れることである。By constructing the three-level inverter device as described above, the following effects can be expected. That is,
First and second switching elements S11 and S12 and first and second diodes D connected in antiparallel to them
By setting 11 and D12, in other words, one arm of the inverter device into a single module M11, the wiring length can be shortened and the inductance can be reduced. This will be described with reference to FIG. FIG. 2 shows a case where the switching elements S11 and S12 and the diodes D11 and D12 connected in anti-parallel to them are made into a single module M11 (a) and the individual elements are connected as they are (b). Is indicated by an electric circuit. L1
1, L12, L13, L14, L15, and L16 represent wiring inductances. As can be seen by comparing the two, by using a single module, the inductances L12 and L13 existing between the parallel circuit of the switching element S11 and the diode D11 and the parallel circuit of the switching element S12 and the diode D12 are extremely ( It becomes smaller than 1/10). The reduction of the wiring inductance has the following three effects. The first effect is to reduce the voltage change due to the current change di / dt during switching and the inductance (to less than 1/10), reduce the breakdown voltage of the switching element and the diode, and reduce the output current density of the switching element and the diode ( 30% or more) and the inverter device can be downsized. The second effect is that since the switching speed of the switching element can be increased to remove the low audible frequency portion,
That is, low noise can be achieved. The third effect is that voltage noise is reduced, false switching of switching elements is eliminated, and high reliability is achieved.
【００２２】また、スイッチング素子としてＩＧＢＴを
用いる場合には、更に次のような効果がある。即ち、３
レベルインバータ装置では、スイッチング素子Ｓ１１，
S12，Ｓ１３，Ｓ１４の電位が異なるため、スイッチン
グ素子として電流駆動型素子を使用すると多量の制御電
力を供給する必要から制御回路が複雑かつ大型化する欠
点があるが、小電力の電圧で制御できるＩＧＢＴを用い
ることによって、異なる電位に容易に電力を供給するこ
とができ、装置の小型化を図ることができる。電圧制御
の素子として、ＩＧＢＴの他にパワーＭＯＳトランジス
タがあるが、車両用などの１５００Ｖの架線電圧を用い
る用途では、損失がＩＧＢＴに比べ数１０倍大きく装置
の小型化には不向きである。Further, when the IGBT is used as the switching element, the following effects are further obtained. That is, 3
In the level inverter device, the switching element S11,
Since the potentials of S12, S13, and S14 are different, the use of a current-driven element as a switching element requires supply of a large amount of control power, which makes the control circuit complicated and large, but it can be controlled with a small power voltage. By using the IGBT, electric power can be easily supplied to different potentials, and the size of the device can be reduced. As a voltage control element, there is a power MOS transistor in addition to the IGBT, but in an application such as a vehicle for which an overhead line voltage of 1500 V is used, the loss is several tens of times larger than that of the IGBT and is not suitable for downsizing of the device.
【００２３】本実施例は次のような変形が可能である。
第１の変形は、クランプダイオードＤC１１ をモジュー
ルＭ１１に内蔵することである。これにより、クランプ
ダイオードを通って流れる電流で生じるインダクタンス
（図２のＬ１５）による電圧振動を防ぐことができるの
で、更にＩＧＢＴの耐圧低減及び出力電流密度向上が可
能となるとともに、電圧ノイズによる誤動作も極めて少
なくなる効果がある。第２の変形は、図３に示すように
スナバダイオードＤｓ１１をモジュールに内蔵すること
である。具体的には、クランプダイオードＤC１１ とス
ナバダイオードＤｓ１１とを単一のダイオードモジュー
ルＭD１１ とすること（ａ）、及びクランプダイオード
ＤC１１ とスナバダイオードＤｓ１１とをモジュールＭ
１１に内蔵すること（ｂ）である。これによって、スイ
ッチング時にスナバダイオードＤｓ１１やスナバコンデ
ンサＣｓに流れる電流で発生する電圧ノイズをさらに低
減でき、素子の低耐圧化を図ることができ、出力電流密
度の向上によるチップサイズの縮小と、素子の一体モジ
ュール化による３レベルインバータ装置の小型化を図る
ことができる。本発明者らが検討した結果、従来３.２
ｍ の幅があった電車のインバータ装置を半分の１.６ｍ
まで縮小することができた。勿論、ノイズの低減によ
って信頼性が向上し、さらに電流変化（ｄｉ／ｄｔ）を
大きく、つまりスイッチング速度を速くしても誤動作し
ないため、高周波動作が可能となった。従来２ｋＨｚ程
度が限界であったのが、本発明により５ｋＨｚ以上で動
作できるようになった。高周波化により、モータ効率も
向上し、騒音も従来の８０ｄＢから６５ｄＢまで低減す
ることができた。The present embodiment can be modified as follows.
The first modification is to incorporate the clamp diode D C 11 in the module M11. As a result, the voltage oscillation due to the inductance (L15 in FIG. 2) generated by the current flowing through the clamp diode can be prevented, so that the withstand voltage of the IGBT can be further reduced and the output current density can be improved, and the malfunction due to the voltage noise can be prevented. It has an extremely small effect. The second modification is to incorporate the snubber diode Ds11 in the module as shown in FIG. Specifically, the clamp diode D C 11 and the snubber diode Ds 11 are combined into a single diode module M D 11 (a), and the clamp diode D C 11 and the snubber diode Ds 11 are combined into a module M.
It is built in 11 (b). As a result, the voltage noise generated by the current flowing through the snubber diode Ds11 and the snubber capacitor Cs during switching can be further reduced, the withstand voltage of the element can be reduced, and the chip size can be reduced by improving the output current density, and It is possible to reduce the size of the three-level inverter device by making it an integrated module. As a result of examination by the present inventors, 3.2
1.6m which is half of the inverter device of a train that had a width of m
Could be reduced to. Needless to say, reliability is improved by reducing noise, and a large current change (di / dt), that is, no malfunction even if the switching speed is increased, enables high frequency operation. Conventionally, the limit was about 2 kHz, but the present invention enables operation at 5 kHz or higher. By increasing the frequency, motor efficiency was also improved and noise could be reduced from the conventional 80 dB to 65 dB.
【００２４】図４は本発明を実施する上で好ましいモジ
ュール構造の１例を示す平面図，断面図，外観斜視図及
び回路図である。図において、２０は例えば銅からなる
金属基板、１１ａ及び１１ｂは金属基板２０上に互いに
離れて接着された２枚の絶縁板、１２ａ，１３ａ，１４
ａ及び１２ｂ，１３ｂ，１４ｂは各絶縁板１１ａ及び１
１ｂ上にそれぞれ接着された電極板である。電極板１２
ａ，１２ｂ及び１３ａ，１３ｂはコ字形を有し、電極板
１２ａ，１２ｂの脚部が電極板１３ａ，１３ｂの脚部間
に案内され、かつ電極板１２ａ，１２ｂの脚部間にスト
ライプ状の電極板１４ａ，１４ｂが案内された配置とな
っている。電極板１２ａ，１２ｂの両脚部上にそれぞれ
１個のダイオードチップ３２ａ，３２ｂと３個のＩＧＢ
Ｔチップ３１ａ，３１ｂが脚部の端部側から順次マウン
トされている。各チップはワイヤボンディング（図示せ
ず）によって電極板１３ａ，１３ｂ及び１４ａ，１４ｂ
と接続されている。Ｃ１はモジュールの長手方向の一端
において電極板１２ａの連結部上に設けられたコレクタ
端子、Ｅ１はモジュ−ルの長手方向の他端において電極
板１３ｂの連結部上に設けられたエミッタ端子、Ｎ１は
モジュ−ルの中央において隣接する電極板１２ｂ及び電
極板１３ａの連結部上に設けられた中央端子、Ｇ１及び
Ｇ２は電極板１４ａ，１４ｂの電極板１３ａ，１３ｂ側
に設けられたゲート端子、Ｅｓ１及びＥｓ２は電極板１
３ａ，１３ｂの電極板１４ａ，１４ｂに対向する個所上
に設けられたゲート回路用のエミッタ端子、２１は金属
基板２０上に接着されてモジュールを被覆する樹脂ケー
スである。樹脂ケース２１の外部上面には（ｃ）に示す
ように各端子が露出し、各露出部は樹脂ケースの長手方
向と直角をなす方向に伸びる３個の突出部２１ａによっ
て仕切られてた面に配置されている。尚、ゲート端子Ｇ
１，Ｇ２及びゲート回路用のエミッタ端子Es1，Ｅｓ２
は仕切られてた同一面に配置されている。このモジュー
ルを回路図で示すと（ｄ）のようになる。このモジュー
ルを用いて図１のインバータ装置を実現する場合は、各
アームをこのモジュールで置き換えればよい。FIG. 4 is a plan view, a sectional view, an external perspective view and a circuit diagram showing an example of a preferred module structure for carrying out the present invention. In the figure, 20 is a metal substrate made of, for example, copper, 11a and 11b are two insulating plates 12a, 13a and 14 which are adhered on the metal substrate 20 so as to be separated from each other.
a and 12b, 13b, 14b are insulating plates 11a and 1
1b is an electrode plate bonded to each. Electrode plate 12
a, 12b and 13a, 13b have a U-shape, the leg portions of the electrode plates 12a, 12b are guided between the leg portions of the electrode plates 13a, 13b, and a striped shape is formed between the leg portions of the electrode plates 12a, 12b. The electrode plates 14a and 14b are arranged so as to be guided. One diode chip 32a, 32b and three IGBs on each leg of the electrode plates 12a, 12b.
The T chips 31a and 31b are sequentially mounted from the end side of the legs. Each chip has electrode plates 13a, 13b and 14a, 14b formed by wire bonding (not shown).
Connected with. C1 is a collector terminal provided on the connecting portion of the electrode plate 12a at one longitudinal end of the module, E1 is an emitter terminal provided on the connecting portion of the electrode plate 13b at the other longitudinal end of the module, N1 Is a central terminal provided on the connecting portion between the adjacent electrode plates 12b and 13a in the center of the module, G1 and G2 are gate terminals provided on the electrode plates 13a, 13b side of the electrode plates 14a, 14b, Es1 and Es2 are electrode plates 1
An emitter terminal for a gate circuit is provided on a portion of the electrodes 3a and 13b facing the electrode plates 14a and 14b, and a resin case 21 is adhered onto the metal substrate 20 and covers the module. As shown in (c), each terminal is exposed on the outer upper surface of the resin case 21, and each exposed portion is a surface partitioned by three projecting portions 21a extending in a direction perpendicular to the longitudinal direction of the resin case. It is arranged. The gate terminal G
1, G2 and emitter terminals Es1 and Es2 for gate circuits
Are arranged on the same side that is partitioned. The circuit diagram of this module is as shown in (d). When the inverter device of FIG. 1 is realized by using this module, each arm may be replaced by this module.
【００２５】この構成のモジュールによれば、中央端子
Ｎ１により電極板１２ｂと電極板１３ａとが該電極板上
で直接結線されているため、配線のリアクタンスを数ｎ
Ｈまで小さくすることができ、図１で述べた効果を達成
できるのである。According to the module having this structure, since the electrode plate 12b and the electrode plate 13a are directly connected on the electrode plate by the central terminal N1, the reactance of the wiring is several n.
It can be reduced to H, and the effect described in FIG. 1 can be achieved.
【００２６】図５は図４に示すモジュール構造の変形例
を示す平面図，外観斜視図及び回路図である。図４と相
違は、図４に示すモジュールを２個並列配置した点にあ
る。この構成のモジュールによれば、隣どうしの同一端
子を結線することにより、２個のモジュールを使用する
場合に比較して配線のインダクタンスの増加を招くこと
なく、出力容量を倍増することが可能である。FIG. 5 is a plan view, an external perspective view and a circuit diagram showing a modified example of the module structure shown in FIG. The difference from FIG. 4 is that two modules shown in FIG. 4 are arranged in parallel. According to the module having this configuration, by connecting the same terminals adjacent to each other, it is possible to double the output capacitance without causing an increase in wiring inductance as compared with the case of using two modules. is there.
【００２７】また、図１の３レベルインバータ装置にお
いて、直流端子Ｔ１，Ｔ２に近い側のスイッチング素子
Ｓ１１，Ｓ１４，Ｓ２１，Ｓ２４，Ｓ３１，Ｓ３４をIG
BTとしそのライフタイムを、交流端子Ｔ４，Ｔ５，Ｔ６
に近い側のスイッチング素子Ｓ１２，Ｓ１３，Ｓ２２，
Ｓ２３，Ｓ３２，Ｓ３３を同じくＩＧＢＴとしそのライ
フタイムより短くすることにより、低損失化を図ること
ができる。これを説明する。図６は図１の３レベルイン
バータ装置のモジュールＭ１１，Ｍ１２で構成された１
相分の各素子の出力時の損失を示す。この場合、各スイ
ッチング素子及び各ダイオードはほぼ同じライフタイム
を持ち、ほぼ同じ電気特性を持っている。スイッチング
素子Ｓ１１，Ｓ１４のはスイッチング損失がオン電圧に
よる損失より大きく（ａ）、スイッチング素子Ｓ１２，
Ｓ１３のはオン電圧による損失がスイッチング損失より
極めて大きいことがわかる（ｂ）。これは、スイッチン
グ素子Ｓ１１，Ｓ１４はライフタイムの短縮によってス
イッチング時間を速くし、スイッチング損失を減らす必
要があり、一方、スイッチング素子Ｓ１２，Ｓ１３はラ
イフタイムを長くすることによってオン電圧を低減し、
オン電圧による損失を減らす必要があることを示してい
る。つまり、３レベルインバータ装置では、同じモジュ
ール内のスイッチング素子であっても、ライフタイムを
違えることによって、各スイッチング素子の損失を最小
化し、モジュールとしての損失を低減できることを示し
ている。しかもスイッチング素子の内特にＩＧＢＴは、
例えば電子線照射によってのライフタイムを１桁以上変
化させることができ、それによってスイッチング損失と
オン電圧損失を自由にかつ大きく変えられので、３レベ
ルインバータ装置のスイッチング素子として極めて好適
である。従来のパワーＭＯＳトランジスタは、ユニポー
ラ素子であるのでライフタイムによるスイッチング損失
とオン電圧損失の関係を変えることができない。また、
ゲートターンオフサイリスタやバイポーラトランジスタ
はライフタイムを変えると、ゲート（ベース）電流が変
化し、高速のスイッチング素子は極めて大きな電流を必
要とする。３レベルインバータ装置では、従来の２レベ
ルインバータ装置に比べ２倍のスイッチング素子数を必
要とするので、ゲート（ベース）電流の増大は制御回路
の大型化を招き、装置全体を大きくするので好ましくな
い。しかも、各スイッチング素子毎に制御回路が異なる
という煩雑さを伴う。これに比べ、ＩＧＢＴとすること
によって、３レベルインバータ装置特有の動作にあわせ
たライフタイムのＩＧＢＴを選ぶことができ、損失を低
減でき、かつ異なった電気特性持つIGBTでも同じ制御回
路で容易にコントロールすることができる。尚、このよ
うにIGBTのライフタイムを変えて損失低減が図れるの
は、回生モードのない用途に使用する３レベルインバー
タ装置の場合であって、回生モードを持つ用途に使用す
る３レベルインバータ装置の場合には図６に示すスイッ
チング損失とオン電圧による損失との関係が逆になるた
め、損失低減の効果はない。Further, in the three-level inverter device of FIG. 1, the switching elements S11, S14, S21, S24, S31, S34 on the side closer to the DC terminals T1, T2 are IG.
BT and its lifetime are AC terminals T4, T5, T6
Close to the switching elements S12, S13, S22,
By making S23, S32, and S33 the same IGBTs and making them shorter than their lifetimes, low loss can be achieved. This will be explained. FIG. 6 is a block diagram of the module M11, M12 of the three-level inverter device of FIG.
The loss at the time of output of each element of the phase is shown. In this case, each switching element and each diode have substantially the same lifetime and substantially the same electrical characteristics. The switching loss of the switching elements S11 and S14 is larger than the loss due to the ON voltage (a), and the switching elements S12 and S14
It can be seen that the loss due to the on-voltage of S13 is significantly larger than the switching loss (b). This is because the switching elements S11 and S14 need to shorten the switching time and shorten the switching loss by shortening the lifetime, while the switching elements S12 and S13 reduce the on-voltage by increasing the lifetime.
It indicates that the loss due to the on-voltage needs to be reduced. That is, in the three-level inverter device, even if the switching elements in the same module are different, the loss of each switching element can be minimized and the loss as a module can be reduced by different lifetimes. Moreover, among the switching elements, especially the IGBT,
For example, the lifetime due to electron beam irradiation can be changed by one digit or more, and thereby the switching loss and the on-voltage loss can be changed freely and largely, and therefore, it is extremely suitable as a switching element of a three-level inverter device. Since the conventional power MOS transistor is a unipolar element, the relationship between switching loss and ON voltage loss due to lifetime cannot be changed. Also,
When the lifetime of gate turn-off thyristors and bipolar transistors changes, the gate (base) current changes, and high-speed switching devices require extremely large currents. Since the three-level inverter device requires twice as many switching elements as the conventional two-level inverter device, an increase in the gate (base) current causes an increase in the size of the control circuit, which is not preferable because the entire device becomes large. .. In addition, the control circuit is different for each switching element, which is complicated. Compared with this, by using an IGBT, it is possible to select an IGBT with a lifetime that matches the operation unique to the 3-level inverter device, reduce loss, and easily control IGBTs with different electrical characteristics with the same control circuit. can do. Note that it is only in the case of a 3-level inverter device used for applications without a regenerative mode that the life time of the IGBT can be changed to reduce loss, as in the case of a 3-level inverter device used for applications with a regenerative mode. In this case, the relationship between the switching loss and the loss due to the on-state voltage shown in FIG. 6 is reversed, so there is no loss reduction effect.
【００２８】更にまた、図１の３レベルインバータ装置
において、フライホイールダイオードＤ１１，Ｄ１２，
Ｄ１３，Ｄ１４，Ｄ２１，Ｄ２２，Ｄ２３，Ｄ２４，Ｄ
３１,Ｄ３２,Ｄ３３,Ｄ３４のライフタイムをクランプ
ダイオードＤC１１,ＤC１２，ＤC２１，ＤC２２，ＤC３
１，ＤC３２ のライフタイムより長くすることによっ
て、低損失化を図ることができる。フライホイールダイ
オード及びクランプダイオードにほぼ同じライフタイ
ム、ほぼ同じ電気特性を持つダイオードを適用した場合
を図７に示す。直流端子側のフライホイールダイオード
Ｄ１１，Ｄ１４，Ｄ２１，Ｄ２４，Ｄ３１，Ｄ３４はリ
カバリー損失と順方向電圧による損失がほぼ均等でバラ
ンスがとれている（ａ）。一方、３レベルインバータ装
置では、交流端子側のフライホイールダイオードＤ１
２，Ｄ１３，Ｄ２２,Ｄ２３,Ｄ３２，Ｄ３３にはほとん
どリカバリー損失は生じない（ｂ）。従って、フライホ
イールダイオードのライフタイムは長くし、順方向電圧
による損失を低減することが望ましい。更に、クランプ
ダイオードＤｃ１１，Ｄｃ１２，Ｄｃ２１，Ｄｃ２２，
Ｄｃ３１,Ｄｃ３２は、順方向電圧による損失がリカバ
リー損失より大きい(ｃ)ので、フライホイールダイオー
ドＤ１１，Ｄ１４に比べてライフタイムを長くフライホ
イールダイオードＤ１２，Ｄ１３に比べてライフタイム
を短くすることが損失低減上望ましい。このように、３
レベルインバータ装置では、ダイオードもライフタイム
を違えることにより、各ダイオードの損失を最小化で
き、装置全体の損失を低減できる。Furthermore, in the three-level inverter device of FIG. 1, the flywheel diodes D11, D12,
D13, D14, D21, D22, D23, D24, D
Clamp diodes D C 11, D C 12, D C 21, D C 22, D C 3 are used for the lifetimes of 31, D32, D33, and D34.
By making the lifetime of 1, D C 32 longer, the loss can be reduced. FIG. 7 shows a case where diodes having almost the same lifetime and almost the same electrical characteristics are applied to the flywheel diode and the clamp diode. In the flywheel diodes D11, D14, D21, D24, D31, D34 on the DC terminal side, the recovery loss and the loss due to the forward voltage are almost equal and balanced (a). On the other hand, in the three-level inverter device, the flywheel diode D1 on the AC terminal side
No recovery loss occurs in 2, D13, D22, D23, D32 and D33 (b). Therefore, it is desirable to increase the lifetime of the flywheel diode and reduce the loss due to the forward voltage. Further, the clamp diodes Dc11, Dc12, Dc21, Dc22,
Since the loss due to the forward voltage is larger than the recovery loss in Dc31 and Dc32 (c), the lifetime is longer than the flywheel diodes D11 and D14 and the lifetime is shorter than the flywheel diodes D12 and D13. Desirable for reduction. Like this, 3
In the level inverter device, the diodes also have different lifetimes, so that the loss of each diode can be minimized and the loss of the entire device can be reduced.
【００２９】図８及び図９はそれぞれ３レベルインバー
タ装置に好ましいＩＧＢＴ及びダイオードの構造を示し
ている。図８に示すＩＧＢＴは、ｎ−のシリコンウェハ
333にｎ層３３２，ｐ＋層３３１，ｐ層３３４及びｎ＋
層３３５が全てシリコンウェハの両主面から不純物を拡
散して形成されている点に特徴がある。一方の主面には
ｐ＋層３３１が露出し、他方の主面にはｎ−層３３３，
ｐ層３３４及びｎ＋層３３５が露出している。ｐ＋層３
３１にはコレクタ電極３１１がオーミック接触し、ｐ層
３３４及びｎ＋層３３５にはエミッタ電極３１２がオー
ミック接触し、ｎ−層３３３，ｐ層３３４及びｎ＋層３
３５上にはゲート絶縁膜３２０を介してゲート電極３１
０が形成されている。ゲート電極３１０とエミッタ電極
３１２は絶縁膜３２１で絶縁分離されている。このよう
に、全ての層を拡散で形成することにより、ｎ−層をエ
ピタキシャル法で形成していた従来のＩＧＢＴに比べ、
ｎ−層の品質を高めることができ、ライフタイムを長く
できる。特に架線電圧1500Ｖの車両に使う耐圧２０００
ＶのＩＧＢＴは、比抵抗１５０−２００オームcm程度の
ｎ−層が必要で、これをエピタキシャル法で形成した場
合結晶欠陥が多く、ライフタイムが短く、しかもばらつ
くという問題がある。これに対して、引上げ法によって
製造したシリコンウェハは、その結晶性が良くしかも均
質で長いライフタイムを得ることができる。従って、ラ
イフタイムの長いＩＧＢＴを用意し、このライフタイム
を電子線照射等によって制御することにより、３レベル
インバータ装置に適合した種々のライフタイムを持つＩ
ＧＢＴを容易に製作することができる。特に、中性子線
を照射したシリコンウェハはその比抵抗のバラツキも少
なく、ＩＧＢＴの出力電流も安定している。FIGS. 8 and 9 show the preferred IGBT and diode structures for a three-level inverter device, respectively. The IGBT shown in FIG. 8 is an n− silicon wafer.
333 includes n layer 332, p + layer 331, p layer 334, and n +
The layer 335 is characterized in that it is formed by diffusing impurities from both main surfaces of the silicon wafer. The p + layer 331 is exposed on one main surface, and the n− layer 333, on the other main surface.
The p layer 334 and the n + layer 335 are exposed. p + layer 3
31, the collector electrode 311 makes ohmic contact, the p layer 334 and the n + layer 335 make ohmic contact with the emitter electrode 312, and the n− layer 333, p layer 334 and n + layer 3 are formed.
35 on the gate electrode 31 via the gate insulating film 320.
0 is formed. The gate electrode 310 and the emitter electrode 312 are insulated and separated by the insulating film 321. Thus, by forming all layers by diffusion, compared with the conventional IGBT in which the n-layer is formed by the epitaxial method,
The quality of the n-layer can be improved and the lifetime can be lengthened. Especially withstand voltage 2000 for vehicles with 1500V overhead line voltage
The V IGBT requires an n-layer having a specific resistance of about 150 to 200 ohm cm, and when it is formed by an epitaxial method, it has many crystal defects, has a short lifetime, and has a problem that it varies. On the other hand, the silicon wafer manufactured by the pulling method has good crystallinity, is uniform, and can have a long lifetime. Therefore, by preparing an IGBT having a long lifetime and controlling this lifetime by electron beam irradiation or the like, I having various lifetimes suitable for the three-level inverter device can be obtained.
The GBT can be easily manufactured. In particular, the neutron-irradiated silicon wafer has little variation in its specific resistance, and the output current of the IGBT is stable.
【００３０】また、ｐ＋層３３１を拡散で形成すると、
エピタキシャル法で使う引上げ法によるｐ＋基板ウェハ
に比べ、ｐ＋層の濃度を約１桁高くでき、かつ数１００
ミクロンから１０ミクロン程度にｐ＋層を薄くできる。
これによって、ｐ＋層からのホールの注入効率を高める
ことができるとともに、ｐ＋層による電圧降下を低減及
びＩＧＢＴの出力電流密度を向上が図れ、従って３レベ
ルインバータ装置の小型化を図ることができる。When the p + layer 331 is formed by diffusion,
Compared to the p + substrate wafer by the pulling method used in the epitaxial method, the concentration of the p + layer can be increased by about one digit and several hundreds
The p + layer can be thinned from about 10 microns to about 10 microns.
As a result, the efficiency of injecting holes from the p + layer can be improved, the voltage drop due to the p + layer can be reduced, and the output current density of the IGBT can be improved. Therefore, the three-level inverter device can be miniaturized.
【００３１】図９も同様にｎ−シリコンウェハ２３２を
使って各層を全て不純物の拡散で作ったダイオードを示
している。図８と同様、ライフタイムの制御性及び高出
力化が可能となり、３レベルインバータ装置の小型化が
実現できることはいうまでもない。カソード電極２１１
はｎ＋層２３１に低抵抗接触している。アノード電極２
１２はｐ＋層２３３とオーミック接合を、ｐ−層２３４
とショットキー接合をそれぞれ形成している。このよう
にショットキー接合を用いることにより、さらにｐ−層
２３４からｎ−層２３２へのホールの注入を抑制し、蓄
積キャリアによるリカバリー損失を低減することができ
る。一方、アノード電極が全面ｐ＋層とオーミック接触
する従来のダイオードは、図９のダイオードに比べ出力
電流密度を高くできるので、３レベルインバータ装置で
は、スイッチング損失がほとんど生じない交流端子側の
フライホイールダイオードに用いると装置の低損失化を
一層図ることができる。図９のダイオードはリカバリー
損失が小さいので、クランプダイオードＤｃ１１，Ｄｃ
１２及び直流端子側のフライホイールダイオードＤ１
１，Ｄ１４に好適で、特にＤ１１，Ｄ１４には用いるこ
とが望ましい。FIG. 9 also shows a diode in which all layers are similarly formed by impurity diffusion using an n-silicon wafer 232. Needless to say, as in the case of FIG. 8, the controllability of the lifetime and the high output can be realized, and the miniaturization of the three-level inverter device can be realized. Cathode electrode 211
Has a low resistance contact with the n + layer 231. Anode electrode 2
12 is an ohmic junction with the p + layer 233 and a p− layer 234.
And a Schottky junction are formed respectively. By using the Schottky junction in this way, it is possible to further suppress the injection of holes from the p − layer 234 to the n − layer 232 and reduce the recovery loss due to accumulated carriers. On the other hand, the conventional diode in which the anode electrode is in ohmic contact with the p + layer over the entire surface can have a higher output current density than the diode in FIG. 9, so in the three-level inverter device, the flywheel diode on the AC terminal side where switching loss hardly occurs. When used for, it is possible to further reduce the loss of the device. Since the diode of FIG. 9 has a small recovery loss, the clamp diodes Dc11, Dc
12 and flywheel diode D1 on the DC terminal side
1 and D14 are preferable, and it is particularly preferable to use D11 and D14.
【００３２】図１０は本発明インバータ装置の他の実施
例としての２レベルインバータ装置を示す。図１の３レ
ベルインバータ装置と相違する点は、直流端子間に接続
される各インバータ単位Ｉｎｖ１，Ｉｎｖ２，Ｉｎｖ３
が単一のモジュ−ルで構成されている点にある。直流端
子Ｔ１及びＴ２間に接続されるインバータ単位は、スイ
ッチング素子Ｓと逆極性のダイオ−ドＤとの並列接続回
路を２個直列接続した構成からなっている。従って、イ
ンバータ単位を単一のモジュールで構成すると、インバ
ータ単位は図４に示す構成となる。図４のモジュールで
図１０の２レベルインバータ装置を構成する時は、コレ
クタ端子Ｃ１及びエミッタ端子Ｅ１をそれぞれ直流端子
Ｔ１及びＴ２に接続し、中央端子Ｎ１を交流端子Ｔ４，
Ｔ５及びＴ６に接続すればよい。このように、図４に示
すモジュールは３レベルインバータ装置以外のインバー
タ装置にも適用でき、配線インダクタンスの低減に寄与
する。FIG. 10 shows a two-level inverter device as another embodiment of the inverter device of the present invention. The difference from the three-level inverter device of FIG. 1 is that each inverter unit Inv1, Inv2, Inv3 connected between DC terminals
Is composed of a single module. The inverter unit connected between the DC terminals T1 and T2 has a configuration in which two parallel connection circuits of a switching element S and a diode D of opposite polarity are connected in series. Therefore, when the inverter unit is composed of a single module, the inverter unit has the structure shown in FIG. When the two-level inverter device of FIG. 10 is configured with the module of FIG. 4, the collector terminal C1 and the emitter terminal E1 are connected to the DC terminals T1 and T2, respectively, and the central terminal N1 is connected to the AC terminal T4.
It may be connected to T5 and T6. As described above, the module shown in FIG. 4 can be applied to an inverter device other than the three-level inverter device and contributes to the reduction of the wiring inductance.
【００３３】本発明はこれら実施例に限定されることな
く、本発明の技術思想の範囲内で種々の変形が可能であ
る。The present invention is not limited to these examples, and various modifications can be made within the scope of the technical idea of the present invention.
【００３４】[0034]
【発明の効果】本発明によれば、レベルインバータ装置
の電圧ノイズを低減でき、スイッチング素子及びダイオ
ードの耐圧を低減できるので、素子の高出力化を図るこ
とができ、素子サイズの縮小，装置の小型化を図ること
ができる。また、スイッチング素子としてのＩＧＢＴや
ダイオードのライフタイムをレベルインバータ動作にあ
わせて違えることにより、ＩＧＢＴモジュールの損失低
減，冷却装置の縮小，インバータ装置の小型化を実現で
きる。更に、電流変化による電圧ノイズが小さくなるの
で、高信頼化を図ることができるとともに、高周波化で
き、騒音を低減できる。According to the present invention, the voltage noise of the level inverter device can be reduced and the withstand voltage of the switching element and the diode can be reduced, so that the output of the element can be increased, the element size can be reduced, and the device can be reduced. The size can be reduced. Further, by making the lifetime of the IGBT or the diode as a switching element different according to the level inverter operation, it is possible to reduce the loss of the IGBT module, reduce the cooling device, and downsize the inverter device. Further, since voltage noise due to current change is reduced, high reliability can be achieved, high frequency can be achieved, and noise can be reduced.
【図１】本発明を適用した３レベルインバータ装置の実
施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of a three-level inverter device to which the present invention is applied.
【図２】図１の３レベルインバータ装置の作用効果を説
明するための概略回路図である。FIG. 2 is a schematic circuit diagram for explaining a function and effect of the three-level inverter device of FIG.
【図３】図１の３レベルインバータ装置の変形例を示す
概略回路図である。FIG. 3 is a schematic circuit diagram showing a modified example of the three-level inverter device of FIG.
【図４】本発明インバータ装置に使用するＩＧＢＴモジ
ュールの実施例を示す平面図，断面図，外観図及び等価
回路である。FIG. 4 is a plan view, a sectional view, an external view and an equivalent circuit showing an embodiment of an IGBT module used in the inverter device of the present invention.
【図５】本発明インバータ装置に使用するＩＧＢＴモジ
ュールの他の実施例を示す平面図，外観図及び等価回路
である。FIG. 5 is a plan view, an external view and an equivalent circuit showing another embodiment of the IGBT module used in the inverter device of the present invention.
【図６】３レベルインバータ装置でのＩＧＢＴの損失の
関係を示す円グラフである。FIG. 6 is a pie chart showing the relationship of IGBT loss in a three-level inverter device.
【図７】３レベルインバータ装置でのダイオードの損失
の関係を示す円グラフである。FIG. 7 is a pie chart showing a diode loss relationship in a three-level inverter device.
【図８】本発明インバータ装置に好適なＩＧＢＴを示す
断面図である。FIG. 8 is a sectional view showing an IGBT suitable for the inverter device of the present invention.
【図９】本発明インバータ装置に好適なダイオードを示
す断面図である。FIG. 9 is a cross-sectional view showing a diode suitable for the inverter device of the present invention.
【図１０】本発明を適用した２レベルインバータ装置の
実施例を示す回路図である。FIG. 10 is a circuit diagram showing an embodiment of a two-level inverter device to which the present invention is applied.
Ｔ１，Ｔ２，Ｔ３…直流端子、Ｔ４，Ｔ５，Ｔ６…交流
端子、Ｓ１１−Ｓ３４…スイッチング素子、Ｄ１１−Ｄ
３４…フライホイールダイオード、ＤC１１ −ＤC３２
…クランプダイオード、Ｍ１１−Ｍ３２…モジュール。T1, T2, T3 ... DC terminal, T4, T5, T6 ... AC terminal, S11-S34 ... Switching element, D11-D
34 ... Flywheel diode, D C 11 -D C 32
... Clamp diode, M11-M32 ... Module.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 仲田 清 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 斉藤 秀治 茨城県勝田市市毛1070番地 株式会社日立 製作所水戸工場内 (72)発明者 堀江 哲 茨城県勝田市市毛1070番地 株式会社日立 製作所水戸工場内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kiyoshi Nakata 4026 Kuji Town, Hitachi City, Ibaraki Prefecture, Hitachi Research Laboratory, Hitachi Ltd. Inside the factory (72) Inventor Satoshi Horie 1070 Ma, Katsuta City, Ibaraki Prefecture Hitachi Ltd. Mito Factory
Claims (24)
縁ゲートバイポーラトランジスタと逆極性のダイオード
の並列回路を２個直列接続した構成からなる複数個のア
ームと、 各アームの並列回路間と一対の直流端子の各電位の中間
の電位を有する点との間にそれぞれ接続したダイオード
とを具備し、 各アームがそれぞれ単一のモジュールで構成されている
ことを特徴とするインバータ装置。1. A pair of DC terminals, a point having an intermediate potential between the respective potentials of the pair of DC terminals, an AC terminal having the same number as the number of phases, and connected between each DC terminal and each AC terminal, A plurality of arms each having a configuration in which two parallel circuits of an insulated gate bipolar transistor and a diode of opposite polarity are connected in series; and a point having an intermediate potential between the parallel circuits of each arm and each potential of a pair of DC terminals. An inverter device comprising: a diode connected between the two arms, and each arm made up of a single module.
上に載置された複数個の絶縁板と、各絶縁板上に載置さ
れた複数個の電極板と、各絶縁板上の少なくとも１個の
電極板上に載置された絶縁ゲートバイポーラトランジス
タチップ及びダイオードチップと、各電極板上に載置さ
れた端子とから構成されていることを特徴とする請求項
１記載のインバータ装置。2. A module having one metal substrate, a plurality of insulating plates mounted on the metal substrate, a plurality of electrode plates mounted on each insulating plate, and a plurality of insulating plates on each insulating plate. 2. The inverter device according to claim 1, comprising an insulated gate bipolar transistor chip and a diode chip mounted on at least one electrode plate, and a terminal mounted on each electrode plate. ..
トランジスタのライフタイムが交流端子に近い側の絶縁
ゲートバイポーラトランジスタのライフタイムより短い
ことを特徴とする請求項１記載のインバータ装置。3. The inverter device according to claim 1, wherein the lifetime of the insulated gate bipolar transistor on the side closer to the DC terminal is shorter than the lifetime of the insulated gate bipolar transistor on the side closer to the AC terminal.
ポーラトランジスタと逆極性のダイオードの並列回路を
２個直列接続した構成からなり、並列回路の相互接続点
が異なる交流端子に接続された交流出力の相数と同数の
インバータ単位とを具備し、 各インバータ単位がそれぞれ単一のモジュールで構成さ
れていることを特徴とするインバータ装置。4. A pair of direct current terminals, an alternating current terminal having the same number of phases as the alternating current output, and a pair of direct current terminals, each of which is connected in series with two parallel circuits of an insulated gate bipolar transistor and a diode of opposite polarity. The parallel circuit has the same number of inverter units as the number of AC output phases connected to different AC terminals, and each inverter unit is composed of a single module. Characteristic inverter device.
上に載置された複数個の絶縁板と、各絶縁板上に載置さ
れた複数個の電極板と、各絶縁板上の少なくとも１個の
電極板上に載置された絶縁ゲートバイポーラトランジス
タチップ及びダイオードチップと、各電極板上に載置さ
れた端子とから構成されていることを特徴とする請求項
４記載のインバータ装置。5. A module having one metal substrate, a plurality of insulating plates mounted on the metal substrate, a plurality of electrode plates mounted on each insulating plate, and a plurality of insulating plates on each insulating plate. 5. The inverter device according to claim 4, comprising an insulated gate bipolar transistor chip and a diode chip mounted on at least one electrode plate, and a terminal mounted on each electrode plate. ..
イッチング素子と逆極性のダイオードの並列回路を２個
直列接続した構成からなる複数個のアームと、 各アームの並列回路間と一対の直流端子の各電位の中間
の電位を有する点との間にそれぞれ接続したダイオード
とを具備し、 各アームがそれぞれ単一のモジュールで構成されている
ことを特徴とするインバータ装置。6. A pair of DC terminals, a point having an intermediate potential between the respective potentials of the pair of DC terminals, an AC terminal of the same number as the number of phases, and connected between each DC terminal and each AC terminal, Between a plurality of arms each consisting of two parallel circuits each having a switching element and a diode of opposite polarity connected in series, and between the parallel circuits of each arm and the point having an intermediate potential between the potentials of the pair of DC terminals. An inverter device, comprising: a diode connected to each of the arms, and each arm made up of a single module.
イフタイムが交流端子に近い側のスイッチング素子のラ
イフタイムより短いことを特徴とする請求項６記載のイ
ンバータ装置。7. The inverter device according to claim 6, wherein the lifetime of the switching element near the DC terminal is shorter than the lifetime of the switching element near the AC terminal.
子と逆極性のダイオードの並列回路を２個直列接続した
構成からなり、並列回路の相互接続点が異なる交流端子
に接続された交流出力の相数と同数のインバータ単位と
を具備し、 各インバータ単位がそれぞれ単一のモジュールで構成さ
れていることを特徴とするインバータ装置。8. A configuration in which a pair of direct current terminals, an alternating current terminal having the same number as the number of phases of alternating current output, and a pair of direct current terminals are connected in series, and two parallel circuits of a switching element and a diode of opposite polarity are connected in series. And a parallel circuit having the same number of inverter units as the number of phases of AC outputs connected to different AC terminals at different interconnection points, each inverter unit being composed of a single module. Inverter device.
上に載置された複数個の絶縁板と、各絶縁板上に載置さ
れた複数個の電極板と、各絶縁板上の少なくとも１個の
電極板上に載置されたスイッチング素子チップ及びダイ
オードチップと、各電極板上に載置された端子とから構
成されていることを特徴とする請求項８記載のインバー
タ装置。9. A module comprising one metal substrate, a plurality of insulating plates mounted on the metal substrate, a plurality of electrode plates mounted on each insulating plate, and a plurality of insulating plates on each insulating plate. 9. The inverter device according to claim 8, comprising a switching element chip and a diode chip mounted on at least one electrode plate, and a terminal mounted on each electrode plate.
１の直流端子と、 直流電源回路の低電位点に接続される第２の直流端子
と、 直流電源回路の高電位点と低電位点との中間の電位点に
接続される第３の直流端子と、 交流出力の相数と同数の交流端子と、 第１の直流端子と第２の直流端子との間に相数と同数並
列接続され、それぞれの中点が異なる交流端子に接続さ
れた複数個の単位インバータとを備え、 各単位インバータが直列接続された第１，第２，第３及
び第４の絶縁ゲートバイポーラトランジスタと、各絶縁
ゲートバイポーラトランジスタのそれぞれに逆並列に接
続された第１，第２，第３及び第４のダイオードと、第
１及び第２の絶縁ゲートバイポーラトランジスタの接続
点並びに第３及び第４の絶縁ゲートバイポーラトランジ
スタの接続点と第３の直流端子との間に接続された第５
及び第６のダイオードとからなり、かつ第１及び第２の
絶縁ゲートバイポーラトランジスタと第１及び第２のダ
イオード、及び第３及び第４の絶縁ゲートバイポーラト
ランジスタと第３及び第４のダイオードがそれぞれ単一
の第１及び第２のモジュールで構成されていることを特
徴とする３レベルインバータ装置。10. A first DC terminal connected to a high potential point of the DC power supply circuit, a second DC terminal connected to a low potential point of the DC power supply circuit, and a high potential point and a low potential point of the DC power supply circuit. A third DC terminal connected to a potential point intermediate the potential point, an AC terminal having the same number as the number of phases of the AC output, and the same number as the number of phases between the first DC terminal and the second DC terminal. A plurality of unit inverters that are connected in parallel and are connected to alternating current terminals whose respective midpoints are different, and each unit inverter is connected in series with first, second, third, and fourth insulated gate bipolar transistors; , First, second, third and fourth diodes respectively connected in anti-parallel to each insulated gate bipolar transistor, and connection points of the first and second insulated gate bipolar transistors and third and fourth Insulated gate bipolar tiger The 5 connected between the connection point of the register and the third DC terminal
And a sixth diode, and the first and second insulated gate bipolar transistors and the first and second diodes, and the third and fourth insulated gate bipolar transistors and the third and fourth diodes, respectively. A three-level inverter device comprising a single first and second module.
板上に載置された複数個の絶縁板と、各絶縁板上に載置
された複数個の電極板と、各絶縁板上の少なくとも１個
の電極板上に載置された第１，第２，第３及び第４の絶
縁ゲートバイポーラトランジスタチップ並びに第１，第
２，第３及び第４のダイオードチップと、各電極板上に
載置された端子とから構成されていることを特徴とする
請求項１０記載の３レベルインバータ装置。11. A module comprising one metal substrate, a plurality of insulating plates mounted on the metal substrate, a plurality of electrode plates mounted on each insulating plate, and a plurality of insulating plates on each insulating plate. First, second, third and fourth insulated gate bipolar transistor chips and first, second, third and fourth diode chips mounted on at least one electrode plate, and on each electrode plate 11. The three-level inverter device according to claim 10, wherein the three-level inverter device comprises a terminal mounted on the.
１及び第２のモジュール内に内蔵されていることを特徴
とする請求項１０記載の３レベルインバータ装置。12. The three-level inverter device according to claim 10, wherein the fifth and sixth diodes are incorporated in the first and second modules, respectively.
ランジスタのライフタイムが第２及び第３の絶縁ゲート
バイポーラトランジスタのライフタイムより短いことを
特徴とする請求項１０記載の３レベルインバータ装置。13. The three-level inverter device according to claim 10, wherein the lifetimes of the first and fourth insulated gate bipolar transistors are shorter than the lifetimes of the second and third insulated gate bipolar transistors.
バイポーラトランジスタのライフタイムが略等しいこと
を特徴とする請求項１０記載の３レベルインバータ装
置。14. A three-level inverter device according to claim 10, wherein the lifetimes of the first, second, third and fourth insulated gate bipolar transistors are substantially the same.
ムが第２及び第３のダイオードのライフタイムより短い
ことを特徴とする請求項１０記載の３レベルインバータ
装置。15. The three-level inverter device according to claim 10, wherein the lifetimes of the first and fourth diodes are shorter than the lifetimes of the second and third diodes.
ムが第１及び第４のダイオードのライフタイムと第２及
び第３のダイオードのライフタイムとの間にあることを
特徴とする請求項１５記載の３レベルインバータ装置。16. The lifetime of the fifth and sixth diodes is between the lifetimes of the first and fourth diodes and the lifetimes of the second and third diodes. The described three-level inverter device.
１の直流端子と、 直流電源回路の低電位点に接続される第２の直流端子
と、 直流電源回路の高電位点と低電位点との中間の電位点に
接続される第３の直流端子と、 交流出力の相数と同数の交流端子と、 第１の直流端子と第２の直流端子との間に相数と同数並
列接続され、それぞれの中点が異なる交流端子に接続さ
れた複数個の単位インバータとを備え、 各単位インバータが直列接続された第１，第２，第３及
び第４の絶縁ゲートバイポーラトランジスタと、各絶縁
ゲートバイポーラトランジスタのそれぞれに逆並列に接
続された第１，第２，第３及び第４のダイオードと、第
１及び第２の絶縁ゲートバイポーラトランジスタの接続
点並びに第３及び第４の絶縁ゲートバイポーラトランジ
スタの接続点と第３の直流端子との間に接続された第５
及び第６のダイオードと、第１の直流端子及び第２の直
流端子と第３の直流端子との間にそれぞれ接続したコン
デンサとダイオードからなる第１及び第２のスナバ回路
とからなり、かつ第１及び第２の絶縁ゲートバイポーラ
トランジスタと第１及び第２のダイオード，第３及び第
４の絶縁ゲートバイポーラトランジスタと第３及び第４
のダイオードがそれぞれ単一の第１及び第２のモジュー
ルで構成されていることを特徴とする３レベルインバー
タ装置。17. A first DC terminal connected to a high potential point of the DC power supply circuit, a second DC terminal connected to a low potential point of the DC power supply circuit, and a high potential point and a low potential point of the DC power supply circuit. A third DC terminal connected to a potential point intermediate the potential point, an AC terminal having the same number as the number of phases of the AC output, and the same number as the number of phases between the first DC terminal and the second DC terminal. A plurality of unit inverters that are connected in parallel and are connected to alternating current terminals whose respective midpoints are different, and each unit inverter is connected in series with first, second, third, and fourth insulated gate bipolar transistors; , First, second, third and fourth diodes respectively connected in anti-parallel to each insulated gate bipolar transistor, and connection points of the first and second insulated gate bipolar transistors and third and fourth Insulated gate bipolar tiger The 5 connected between the connection point of the register and the third DC terminal
And a sixth diode, first and second snubber circuits each of which is composed of a capacitor and a diode connected between the first DC terminal and the second DC terminal and the third DC terminal, respectively, and 1st and 2nd insulated gate bipolar transistors and 1st and 2nd diodes, 3rd and 4th insulated gate bipolar transistors and 3rd and 4th
A three-level inverter device in which each of the diodes is composed of a single first and second module.
板上に載置された複数個の絶縁板と、各絶縁板上に載置
された複数個の電極板と、各絶縁板上の少なくとも１個
の電極板上に載置された第１，第２，第３及び第４の絶
縁ゲートバイポーラトランジスタチップ並びに第１，第
２，第３及び第４のダイオードチップと、各電極板上に
載置された端子とから構成されていることを特徴とする
請求項１７記載の３レベルインバータ装置。18. A module having one metal substrate, a plurality of insulating plates mounted on the metal substrate, a plurality of electrode plates mounted on each insulating plate, and a plurality of insulating plates on each insulating plate. First, second, third and fourth insulated gate bipolar transistor chips and first, second, third and fourth diode chips mounted on at least one electrode plate, and on each electrode plate 18. The three-level inverter device according to claim 17, comprising a terminal mounted on the.
び第２のスナバ回路のダイオードがそれぞれ第１及び第
２のモジュール内に内蔵されていることを特徴とする請
求項１７記載の３レベルインバータ装置。19. The three-level according to claim 17, wherein the fifth and sixth diodes and the diodes of the first and second snubber circuits are incorporated in the first and second modules, respectively. Inverter device.
ダイオード及び第６のダイオードと第２のスナバ回路の
ダイオードがそれぞれ第３及び第４のモジュールを構成
していることを特徴とする請求項１７記載の３レベルイ
ンバータ装置。20. The fifth diode and the diode of the first snubber circuit, and the sixth diode and the diode of the second snubber circuit form third and fourth modules, respectively. Item 3. A three-level inverter device according to item 17.
ランジスタのライフタイムが第２及び第３の絶縁ゲート
バイポーラトランジスタのライフタイムより短いことを
特徴とする請求項１７記載の３レベルインバータ装置。21. The three-level inverter device according to claim 17, wherein the lifetimes of the first and fourth insulated gate bipolar transistors are shorter than the lifetimes of the second and third insulated gate bipolar transistors.
バイポーラトランジスタのライフタイムが略等しいこと
を特徴とする請求項１７記載の３レベルインバータ装
置。22. The three-level inverter device according to claim 17, wherein the lifetimes of the first, second, third and fourth insulated gate bipolar transistors are substantially the same.
ムが第２及び第３のダイオードのライフタイムより短い
ことを特徴とする請求項１７記載の３レベルインバータ
装置。23. The three-level inverter device according to claim 17, wherein the lifetimes of the first and fourth diodes are shorter than the lifetimes of the second and third diodes.
ムが第１及び第４のダイオードのライフタイムと第２及
び第３のダイオードのライフタイムとの間にあることを
特徴とする請求項２３記載の３レベルインバータ装置。24. The lifetime of the fifth and sixth diodes is between the lifetimes of the first and fourth diodes and the lifetimes of the second and third diodes. The described three-level inverter device.
Priority Applications (14)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3241681A JP2707883B2 (en) | 1991-09-20 | 1991-09-20 | Inverter device |
| DE69233450T DE69233450T2 (en) | 1991-09-20 | 1992-09-17 | Semiconductor module |
| EP92115929A EP0533158B1 (en) | 1991-09-20 | 1992-09-17 | Three-phase three-level inverter device |
| EP04021377A EP1492220A3 (en) | 1991-09-20 | 1992-09-17 | IGBT-module |
| EP97122703A EP0838855B1 (en) | 1991-09-20 | 1992-09-17 | Semiconductor module |
| DE69226141T DE69226141T2 (en) | 1991-09-20 | 1992-09-17 | Three-phase three-stage inverter |
| EP07007832A EP1808954A3 (en) | 1991-09-20 | 1992-09-17 | IGBT-module |
| ZA927163A ZA927163B (en) | 1991-09-20 | 1992-09-18 | Power conversion device and semiconductor module suitable for use in the device. |
| KR1019920017130A KR100323996B1 (en) | 1991-09-20 | 1992-09-19 | Inverter |
| US07/947,544 US5459655A (en) | 1991-09-20 | 1992-09-21 | Neutral-point clamped inverter device using semiconductor modules |
| US08/473,937 US5731970A (en) | 1989-12-22 | 1995-06-07 | Power conversion device and semiconductor module suitable for use in the device |
| US08/480,399 US5801936A (en) | 1990-12-20 | 1995-06-07 | Semiconductor module for a power conversion device |
| US08/979,778 US5929519A (en) | 1989-12-22 | 1997-11-26 | Semiconductor module including switching device chips and diode chips |
| KR1020000022459A KR100311538B1 (en) | 1991-09-20 | 2000-04-27 | A Power Conversion Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3241681A JP2707883B2 (en) | 1991-09-20 | 1991-09-20 | Inverter device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21290597A Division JP3262032B2 (en) | 1997-08-07 | 1997-08-07 | Inverter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0583947A true JPH0583947A (en) | 1993-04-02 |
| JP2707883B2 JP2707883B2 (en) | 1998-02-04 |
Family
ID=17077940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3241681A Expired - Fee Related JP2707883B2 (en) | 1989-12-22 | 1991-09-20 | Inverter device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2707883B2 (en) |
| ZA (1) | ZA927163B (en) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11510000A (en) * | 1995-06-21 | 1999-08-31 | エービービー リサーチ リミテッド | Transducer circuit, circuit coupling arrangement having at least one switching device, and circuit module |
| JP2002526023A (en) * | 1998-09-18 | 2002-08-13 | エービービー アクチボラゲット | VSC converter |
| JP2002300776A (en) * | 2001-03-30 | 2002-10-11 | Mitsubishi Electric Corp | Double chopper power substrate |
| JP2006246576A (en) * | 2005-03-01 | 2006-09-14 | Fuji Electric Holdings Co Ltd | Multi-level inverter |
| WO2008075418A1 (en) * | 2006-12-20 | 2008-06-26 | Mitsubishi Electric Corporation | Three level power converter |
| WO2010146637A1 (en) * | 2009-06-19 | 2010-12-23 | 三菱電機株式会社 | Power conversion equipment |
| WO2012046521A1 (en) * | 2010-10-05 | 2012-04-12 | 三菱電機株式会社 | Power conversion device |
| JP2013045882A (en) * | 2011-08-24 | 2013-03-04 | Mitsubishi Electric Corp | Semiconductor device |
| WO2013030956A1 (en) * | 2011-08-30 | 2013-03-07 | 三菱電機株式会社 | Semiconductor device |
| WO2013161045A1 (en) * | 2012-04-26 | 2013-10-31 | 三菱電機株式会社 | Power module and 3-level power conversion device using same |
| JP2016122869A (en) * | 2009-05-14 | 2016-07-07 | ローム株式会社 | Semiconductor device |
| JP6079861B1 (en) * | 2015-12-16 | 2017-02-15 | 株式会社明電舎 | Resonant load power converter and time-sharing operation method for resonant load power converter |
| JP2017189026A (en) * | 2016-04-06 | 2017-10-12 | 富士電機株式会社 | Three-level power converter circuit |
| JPWO2018139172A1 (en) * | 2017-01-25 | 2019-11-07 | 株式会社日立製作所 | Power conversion device and power conversion method |
| EP3771087A1 (en) | 2019-07-25 | 2021-01-27 | Fuji Electric Co., Ltd. | Power conversion device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5966390U (en) * | 1982-10-22 | 1984-05-04 | 三菱電機株式会社 | Inverter device |
| JPS6344696U (en) * | 1986-09-02 | 1988-03-25 | ||
| JPH03159570A (en) * | 1989-11-17 | 1991-07-09 | Hitachi Ltd | Inverter device |
| JPH03195376A (en) * | 1989-12-22 | 1991-08-26 | Hitachi Ltd | Parallel circuit of diode and igbt, module of the circuit and inverter employing the module |
-
1991
- 1991-09-20 JP JP3241681A patent/JP2707883B2/en not_active Expired - Fee Related
-
1992
- 1992-09-18 ZA ZA927163A patent/ZA927163B/en unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5966390U (en) * | 1982-10-22 | 1984-05-04 | 三菱電機株式会社 | Inverter device |
| JPS6344696U (en) * | 1986-09-02 | 1988-03-25 | ||
| JPH03159570A (en) * | 1989-11-17 | 1991-07-09 | Hitachi Ltd | Inverter device |
| JPH03195376A (en) * | 1989-12-22 | 1991-08-26 | Hitachi Ltd | Parallel circuit of diode and igbt, module of the circuit and inverter employing the module |
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006149195A (en) * | 1995-06-21 | 2006-06-08 | Cree Inc | Converter circuit, and circuit having at least one switching device, and circuit module |
| JPH11510000A (en) * | 1995-06-21 | 1999-08-31 | エービービー リサーチ リミテッド | Transducer circuit, circuit coupling arrangement having at least one switching device, and circuit module |
| JP2002526023A (en) * | 1998-09-18 | 2002-08-13 | エービービー アクチボラゲット | VSC converter |
| JP4691813B2 (en) * | 2001-03-30 | 2011-06-01 | 三菱電機株式会社 | Power board for double chopper |
| JP2002300776A (en) * | 2001-03-30 | 2002-10-11 | Mitsubishi Electric Corp | Double chopper power substrate |
| JP2006246576A (en) * | 2005-03-01 | 2006-09-14 | Fuji Electric Holdings Co Ltd | Multi-level inverter |
| KR101038175B1 (en) * | 2006-12-20 | 2011-05-31 | 미쓰비시덴키 가부시키가이샤 | Three level power converter |
| JPWO2008075418A1 (en) * | 2006-12-20 | 2010-04-02 | 三菱電機株式会社 | 3-level power converter |
| US8111530B2 (en) | 2006-12-20 | 2012-02-07 | Mitsubishi Electric Corporation | 3-level power converter |
| WO2008075418A1 (en) * | 2006-12-20 | 2008-06-26 | Mitsubishi Electric Corporation | Three level power converter |
| JP2016122869A (en) * | 2009-05-14 | 2016-07-07 | ローム株式会社 | Semiconductor device |
| WO2010146637A1 (en) * | 2009-06-19 | 2010-12-23 | 三菱電機株式会社 | Power conversion equipment |
| CN102460932B (en) * | 2009-06-19 | 2014-12-10 | 三菱电机株式会社 | Power conversion apparatus |
| CN102460932A (en) * | 2009-06-19 | 2012-05-16 | 三菱电机株式会社 | Power conversion apparatus |
| US8611120B2 (en) | 2009-06-19 | 2013-12-17 | Mitsubishi Electric Corporation | Power conversion apparatus |
| JP5457449B2 (en) * | 2009-06-19 | 2014-04-02 | 三菱電機株式会社 | Power converter |
| WO2012046521A1 (en) * | 2010-10-05 | 2012-04-12 | 三菱電機株式会社 | Power conversion device |
| JP2013045882A (en) * | 2011-08-24 | 2013-03-04 | Mitsubishi Electric Corp | Semiconductor device |
| WO2013030956A1 (en) * | 2011-08-30 | 2013-03-07 | 三菱電機株式会社 | Semiconductor device |
| JP5665997B2 (en) * | 2011-08-30 | 2015-02-04 | 三菱電機株式会社 | Semiconductor device |
| KR101521397B1 (en) * | 2011-08-30 | 2015-05-18 | 미쓰비시덴키 가부시키가이샤 | Semiconductor device |
| US9076836B2 (en) | 2011-08-30 | 2015-07-07 | Mitsubishi Electric Corporation | Semiconductor device |
| US9281760B2 (en) | 2012-04-26 | 2016-03-08 | Mitsubishi Electric Corporation | Power module and three-level power converter using the same |
| WO2013161045A1 (en) * | 2012-04-26 | 2013-10-31 | 三菱電機株式会社 | Power module and 3-level power conversion device using same |
| JP6079861B1 (en) * | 2015-12-16 | 2017-02-15 | 株式会社明電舎 | Resonant load power converter and time-sharing operation method for resonant load power converter |
| WO2017104337A1 (en) * | 2015-12-16 | 2017-06-22 | 株式会社明電舎 | Resonant load power conversion device and time division operation method for resonant load power conversion device |
| US10333428B2 (en) | 2015-12-16 | 2019-06-25 | Meidensha Corporation | Resonant load power conversion device and time division operation method for resonant load power conversion device |
| JP2017189026A (en) * | 2016-04-06 | 2017-10-12 | 富士電機株式会社 | Three-level power converter circuit |
| JPWO2018139172A1 (en) * | 2017-01-25 | 2019-11-07 | 株式会社日立製作所 | Power conversion device and power conversion method |
| EP3771087A1 (en) | 2019-07-25 | 2021-01-27 | Fuji Electric Co., Ltd. | Power conversion device |
| US11394310B2 (en) | 2019-07-25 | 2022-07-19 | Fuji Electric Co., Ltd. | Power conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2707883B2 (en) | 1998-02-04 |
| ZA927163B (en) | 1993-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100323996B1 (en) | Inverter | |
| US5731970A (en) | Power conversion device and semiconductor module suitable for use in the device | |
| JP4277169B2 (en) | Power semiconductor module | |
| JP2707883B2 (en) | Inverter device | |
| JP4902029B1 (en) | Power semiconductor module | |
| JP3621659B2 (en) | Power conversion system | |
| JP2751707B2 (en) | Semiconductor module and power conversion device using the same | |
| EP3340446B1 (en) | Semiconductor apparatus and inverter system | |
| CN108337917B (en) | Power conversion device | |
| JP2012019568A (en) | Power converter and motor drive device using the same | |
| JP2009032769A (en) | Semiconductor device | |
| JP6597917B2 (en) | 3-level inverter | |
| WO2015128975A1 (en) | Power module and power conversion device | |
| JP2012039866A (en) | Power semiconductor module, power conversion device, and rolling stock | |
| US20190058468A1 (en) | Semiconductor module | |
| JP3896940B2 (en) | Semiconductor device | |
| JP3262032B2 (en) | Inverter device | |
| JP6641782B2 (en) | Power converter | |
| JPH1093085A (en) | Package of semiconductor device and power converter using it | |
| JP2001238458A (en) | Power converter | |
| JPH0638507A (en) | Power converter | |
| JPH08306859A (en) | Parallel circuit with diode and igbt, module therefor, and power converter using the same | |
| JPH05199769A (en) | High frequency inverter | |
| JP3379429B2 (en) | Bridge circuit module structure | |
| JP3517165B2 (en) | Voltage-driven power semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071017 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |