JPH0580297A - 平面型表示デバイスのマトリツクス駆動方法 - Google Patents
平面型表示デバイスのマトリツクス駆動方法Info
- Publication number
- JPH0580297A JPH0580297A JP26688391A JP26688391A JPH0580297A JP H0580297 A JPH0580297 A JP H0580297A JP 26688391 A JP26688391 A JP 26688391A JP 26688391 A JP26688391 A JP 26688391A JP H0580297 A JPH0580297 A JP H0580297A
- Authority
- JP
- Japan
- Prior art keywords
- blocks
- display device
- scanning
- gradations
- driving method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 双安定性を有する画素を明または暗に設定す
るものであって、選択時間２τを長くすることができ、
またフリッカを防止して画質を向上させることができる
平面型表示デバイスのマトリックス駆動方法を提供す
る。 【構成】 ２N を階調数として、フレーム周期Ｔf を
（２N ＋ｘ）個（ｘは０または正の整数）の等間隔なブ
ロックに分割し、それぞれ２n （ｎは０、１、…、Ｎ−
１）個のブロックからなるＮ個のフィールドの先頭にそ
れぞれ書き込みブロックを設け、（ｘ＋１）個のブロッ
クをリセットブロックとする一方、前記書き込みブロッ
クが複数同時に発生しない組合せからなる群に前記走査
電極を分割して、前記書き込みブロック毎に所定の１つ
の群を選択してこの１群内の走査電極上の各画素を明ま
たは暗に記憶させる。
るものであって、選択時間２τを長くすることができ、
またフリッカを防止して画質を向上させることができる
平面型表示デバイスのマトリックス駆動方法を提供す
る。 【構成】 ２N を階調数として、フレーム周期Ｔf を
（２N ＋ｘ）個（ｘは０または正の整数）の等間隔なブ
ロックに分割し、それぞれ２n （ｎは０、１、…、Ｎ−
１）個のブロックからなるＮ個のフィールドの先頭にそ
れぞれ書き込みブロックを設け、（ｘ＋１）個のブロッ
クをリセットブロックとする一方、前記書き込みブロッ
クが複数同時に発生しない組合せからなる群に前記走査
電極を分割して、前記書き込みブロック毎に所定の１つ
の群を選択してこの１群内の走査電極上の各画素を明ま
たは暗に記憶させる。
Description
【０００１】
【産業上の利用分野】本発明は、強誘電性液晶などの双
安定性を有する平面型表示デバイスを用いて多階調の表
示を行うためのマトリックス駆動方法に関するものであ
る。
安定性を有する平面型表示デバイスを用いて多階調の表
示を行うためのマトリックス駆動方法に関するものであ
る。
【０００２】
【従来の技術および発明の背景】高速スイッチング特性
と双安定性（メモリー性）を有する強誘電体液晶などを
用いた平面型表示デバイスが公知である。その双安定性
という特性を利用した種々の駆動方法も提案されてい
る。
と双安定性（メモリー性）を有する強誘電体液晶などを
用いた平面型表示デバイスが公知である。その双安定性
という特性を利用した種々の駆動方法も提案されてい
る。
【０００３】例えば２フィールド法は、１フレームを２
つの連続するフィールド、すなわち黒を描きかつ白い画
素を保持する第１フィールドと、白い画素を描きかつ黒
い画素を保持する第２フィールドとで構成するものであ
る。この方法は、黒および白を書き込むのに２つの別々
のフィールドを必要とするため、一つのフレームを書く
のに必要な時間（フレーム周期）Ｔf が長くなる。すな
わち白または黒の書き込みに要するパルス幅（選択時
間）を２τとすればこの方法では４τの書き込み時間を
必要とする。このため必然的に選択時間２τあるいはパ
ルス幅τを極めて短くできる液晶が必要になる。しかし
このような高速な応答性を有するものを得ることが非常
に困難である。またパルス幅τを短かくできないので、
フレーム周期Ｔf が長くなり、フリッカも発生し易い。
つの連続するフィールド、すなわち黒を描きかつ白い画
素を保持する第１フィールドと、白い画素を描きかつ黒
い画素を保持する第２フィールドとで構成するものであ
る。この方法は、黒および白を書き込むのに２つの別々
のフィールドを必要とするため、一つのフレームを書く
のに必要な時間（フレーム周期）Ｔf が長くなる。すな
わち白または黒の書き込みに要するパルス幅（選択時
間）を２τとすればこの方法では４τの書き込み時間を
必要とする。このため必然的に選択時間２τあるいはパ
ルス幅τを極めて短くできる液晶が必要になる。しかし
このような高速な応答性を有するものを得ることが非常
に困難である。またパルス幅τを短かくできないので、
フレーム周期Ｔf が長くなり、フリッカも発生し易い。
【０００４】また等分割走査法も公知である。この方法
は図１３の説明図に示すように、１フレーム周期Ｔf を
ｎ＋１階調とした時（図ではｎ＝１５）にはｎに等分割
し、分割した各ブロック内で全走査線（その数Ｙを例え
ば４８０本とする）を走査し、走査線毎に書き込みタイ
ミングをづらしつつ書き込むものである。図中ＲＳは各
走査線に対応する書き込み走査のタイミングを簡略化し
て示すものである。この方法においては描く階調に応じ
て黒または白に書き込むブロック数を０から１５まで変
化させる。すなわち例えば階調１ではブロック１の時間
だけ黒または白に書き込み、階調１０ではブロック１〜
１０の時間書き込むものである。
は図１３の説明図に示すように、１フレーム周期Ｔf を
ｎ＋１階調とした時（図ではｎ＝１５）にはｎに等分割
し、分割した各ブロック内で全走査線（その数Ｙを例え
ば４８０本とする）を走査し、走査線毎に書き込みタイ
ミングをづらしつつ書き込むものである。図中ＲＳは各
走査線に対応する書き込み走査のタイミングを簡略化し
て示すものである。この方法においては描く階調に応じ
て黒または白に書き込むブロック数を０から１５まで変
化させる。すなわち例えば階調１ではブロック１の時間
だけ黒または白に書き込み、階調１０ではブロック１〜
１０の時間書き込むものである。
【０００５】しかしこの方法には白または黒への書き込
みパルス幅τが非常に短くなるという問題がある。すな
わち τ＝Ｔf ／（Ｙ×ｎ×２）＝Ｔf ／４８０×１５×２＝
Ｔf ／１４４００ となり、やはり応答性が著しく高い液晶が必要となる。
みパルス幅τが非常に短くなるという問題がある。すな
わち τ＝Ｔf ／（Ｙ×ｎ×２）＝Ｔf ／４８０×１５×２＝
Ｔf ／１４４００ となり、やはり応答性が著しく高い液晶が必要となる。
【０００６】等分割フレーム周期短縮走査法も公知であ
る（例えば特開昭６２−５６９３６号）。この方法は図
１４に１６（＝２4 ）階調の例で示すように、１６階調
とした時にフレーム周期Ｔf を４等分した各ブロック１
〜４をそれぞれ８、４、２、１の階調に対応させ、適宜
必要なブロック１〜４を用いて希望の階調を描くもので
ある。ここに各ブロック１〜４においては、図にＲＳで
示すタイミングで書き込み走査を行う一方、ブロック
２、３、４においてはそれぞれこのＲＳの書き込みから
４、２、１階調に対応する時間後にＲで示すリセット走
査を行い、走査線上の全ての画素を強制的にリセットす
る。これにより、それぞれのブロック２、３、４を４、
２、１の階調に対応させている。
る（例えば特開昭６２−５６９３６号）。この方法は図
１４に１６（＝２4 ）階調の例で示すように、１６階調
とした時にフレーム周期Ｔf を４等分した各ブロック１
〜４をそれぞれ８、４、２、１の階調に対応させ、適宜
必要なブロック１〜４を用いて希望の階調を描くもので
ある。ここに各ブロック１〜４においては、図にＲＳで
示すタイミングで書き込み走査を行う一方、ブロック
２、３、４においてはそれぞれこのＲＳの書き込みから
４、２、１階調に対応する時間後にＲで示すリセット走
査を行い、走査線上の全ての画素を強制的にリセットす
る。これにより、それぞれのブロック２、３、４を４、
２、１の階調に対応させている。
【０００７】この方法によればパルス幅τは、 τ＝Ｔf ／（４８０・４・２）＝Ｔf ／３８４０ となり大幅に改善される。しかしこの方法によれば透過
率が著しく低下するという問題が生じる。例えば最も明
るい階調１５においては（１５／３２）×１００＝４６
％の時間しか明となっていない。またこのためにコント
ラストも低下するという問題が生じる。
率が著しく低下するという問題が生じる。例えば最も明
るい階調１５においては（１５／３２）×１００＝４６
％の時間しか明となっていない。またこのためにコント
ラストも低下するという問題が生じる。
【０００８】そこで各ブロック１〜４の時間幅を分担す
る階調に応じて狭くすることが考えられている（フレー
ム周期短縮走査法）。図１５はその１６階調の時の説明
図であり、フレーム周期Ｔf を階調１５（＝２4 −１）
のブロックに分け、１、２、４、８個のブロックからな
る４つのフィールドＦ1 、Ｆ2 、Ｆ3 、Ｆ4 の先頭ブロ
ックをＲＳで示す書き込み走査を行うための書き込み用
のブロックとしたものである。従ってこの場合最も明る
い階調１５ではフレーム周期Ｔf の全期間白となり透過
率を１００％とすることが可能になる。
る階調に応じて狭くすることが考えられている（フレー
ム周期短縮走査法）。図１５はその１６階調の時の説明
図であり、フレーム周期Ｔf を階調１５（＝２4 −１）
のブロックに分け、１、２、４、８個のブロックからな
る４つのフィールドＦ1 、Ｆ2 、Ｆ3 、Ｆ4 の先頭ブロ
ックをＲＳで示す書き込み走査を行うための書き込み用
のブロックとしたものである。従ってこの場合最も明る
い階調１５ではフレーム周期Ｔf の全期間白となり透過
率を１００％とすることが可能になる。
【０００９】しかしこの場合には書き込みに必要なパル
ス幅τは、 τ＝Ｔf ／（４８０×１５×２）＝Ｔf ／１４４００ となり、τを極めて短くする必要が生じる。しかし前記
のようにこのような高応答性の液晶を得ることは非常に
困難である。
ス幅τは、 τ＝Ｔf ／（４８０×１５×２）＝Ｔf ／１４４００ となり、τを極めて短くする必要が生じる。しかし前記
のようにこのような高応答性の液晶を得ることは非常に
困難である。
【００１０】そこでＹ本の走査線を複数の群に分け、各
群を並行して別々に走査する方法が提案された（特開昭
６４−６１１８０号）。この方法は、図１６に示すよう
に、各フィールドＦ1 、Ｆ2 、Ｆ3 、Ｆ4 の先頭の書き
込みブロックが互いに重なることなく各フィールドＦ1
〜Ｆ4 の可能な組合せの数Ｍに走査線Ｙを分ける。例え
ば１６（＝２4 ）階調の時にはこの図に示すように３種
類の組合せが可能であるから、Ｙ＝４８０を１６０本づ
つの３群Ｙ1 、Ｙ2 、Ｙ3 に分け、各群Ｙ1 〜Ｆ3 を同
時に別々に走査するものである。
群を並行して別々に走査する方法が提案された（特開昭
６４−６１１８０号）。この方法は、図１６に示すよう
に、各フィールドＦ1 、Ｆ2 、Ｆ3 、Ｆ4 の先頭の書き
込みブロックが互いに重なることなく各フィールドＦ1
〜Ｆ4 の可能な組合せの数Ｍに走査線Ｙを分ける。例え
ば１６（＝２4 ）階調の時にはこの図に示すように３種
類の組合せが可能であるから、Ｙ＝４８０を１６０本づ
つの３群Ｙ1 、Ｙ2 、Ｙ3 に分け、各群Ｙ1 〜Ｆ3 を同
時に別々に走査するものである。
【００１１】この方法によれば τ＝Ｔf ／（１６０×１５×２）＝Ｔf ／４８００ となり、前記図１５の場合に比べてパルス幅τを３倍に
することができる。同様に８（＝２3 ）階調の場合には
図１７のように２つの組合せが可能であり、τは２倍に
でき、３２（＝２5 ）階調の場合には図１８のように４
つの組合せが可能であるからτは４倍にすることができ
る。
することができる。同様に８（＝２3 ）階調の場合には
図１７のように２つの組合せが可能であり、τは２倍に
でき、３２（＝２5 ）階調の場合には図１８のように４
つの組合せが可能であるからτは４倍にすることができ
る。
【００１２】一方表示画質を向上するためには、書き込
み走査（ＲＳ）を含むブロック（書き込みブロックＢ
（ＲＳ））が互いに重ならないようなフィールドＦ1 〜
Ｆn の組合せ数をできるだけ増やすこと、すなわち図１
６〜１８における走査線Ｙの群Ｙ1 、Ｙ2 、Ｙ3…の数
Ｍを増やすことが望ましい。しかし図１６〜１８に示し
た従来のフレーム周期短縮法では可能な組合せ数Ｍを増
やすことはできず、パルス幅τ、選択時間２τも増やす
ことができないという問題があった。
み走査（ＲＳ）を含むブロック（書き込みブロックＢ
（ＲＳ））が互いに重ならないようなフィールドＦ1 〜
Ｆn の組合せ数をできるだけ増やすこと、すなわち図１
６〜１８における走査線Ｙの群Ｙ1 、Ｙ2 、Ｙ3…の数
Ｍを増やすことが望ましい。しかし図１６〜１８に示し
た従来のフレーム周期短縮法では可能な組合せ数Ｍを増
やすことはできず、パルス幅τ、選択時間２τも増やす
ことができないという問題があった。
【００１３】また画質を向上させるために画面のチラツ
キ、すなわちフリッカを防止することも必要である。こ
のフリッカは、隣り合う画素の点滅が１フレーム周期Ｔ
f 内で同期する時あるいは時間的に接近する時に発生す
るものであるから、隣接する画素の点滅周期ができるだ
け離れることが望ましい。
キ、すなわちフリッカを防止することも必要である。こ
のフリッカは、隣り合う画素の点滅が１フレーム周期Ｔ
f 内で同期する時あるいは時間的に接近する時に発生す
るものであるから、隣接する画素の点滅周期ができるだ
け離れることが望ましい。
【００１４】
【発明の目的】本発明はこのような事情に鑑みなされた
ものであり、図１６〜１８に示した走査線群を複数に分
割する従来のフレーム周期短縮走査法において、フィー
ルドＦ1 、Ｆ2 、Ｆ3 …の組合せ可能な数Ｍを増大さ
せ、選択時間２τを長くすることができるようにした平
面型表示デバイスのマトリックス駆動方法を提供するこ
とを第１の目的とする。またフリッカを防止して画質を
向上させることができる平面型表示デバイスのマトリッ
クス駆動方法を提供することを第２の目的とする。
ものであり、図１６〜１８に示した走査線群を複数に分
割する従来のフレーム周期短縮走査法において、フィー
ルドＦ1 、Ｆ2 、Ｆ3 …の組合せ可能な数Ｍを増大さ
せ、選択時間２τを長くすることができるようにした平
面型表示デバイスのマトリックス駆動方法を提供するこ
とを第１の目的とする。またフリッカを防止して画質を
向上させることができる平面型表示デバイスのマトリッ
クス駆動方法を提供することを第２の目的とする。
【００１５】
【発明の構成】本発明によればこれらの目的は、走査電
極および表示電極の交差領域に双安定性を有する画素を
形成し、各画素を明または暗に設定する平面型表示デバ
イスのマトリックス駆動方法において、２N を階調数と
して、フレーム周期Ｔf を（２N ＋ｘ）個（ｘは０また
は正の整数）の等間隔なブロックに分割し、それぞれ２
n （ｎは０、１、…、Ｎ−１）個のブロックからなるＮ
個のフィールドの先頭にそれぞれ書き込みブロックを設
け、（ｘ＋１）個のブロックをリセットブロックとする
一方、前記書き込みブロックが複数同時に発生しない組
合せからなる群に前記走査電極を分割して、前記書き込
みブロック毎に所定の１つの群を選択してこの１群内の
走査電極上の各画素を明または暗に記憶させることを特
徴とする平面型表示デバイスのマトリックス駆動方法、
により達成される。
極および表示電極の交差領域に双安定性を有する画素を
形成し、各画素を明または暗に設定する平面型表示デバ
イスのマトリックス駆動方法において、２N を階調数と
して、フレーム周期Ｔf を（２N ＋ｘ）個（ｘは０また
は正の整数）の等間隔なブロックに分割し、それぞれ２
n （ｎは０、１、…、Ｎ−１）個のブロックからなるＮ
個のフィールドの先頭にそれぞれ書き込みブロックを設
け、（ｘ＋１）個のブロックをリセットブロックとする
一方、前記書き込みブロックが複数同時に発生しない組
合せからなる群に前記走査電極を分割して、前記書き込
みブロック毎に所定の１つの群を選択してこの１群内の
走査電極上の各画素を明または暗に記憶させることを特
徴とする平面型表示デバイスのマトリックス駆動方法、
により達成される。
【００１６】ここに前記第１の目的は、ｘを０とする場
合、すなわち１個のリセットブロックを追加する場合に
は、Ｎは２（４階調）、４（１６階調）、５（３２階
調）、６（６４階調）、８（２５６階調）の場合に分割
可能な群を増やすことにより達成可能である。またｘを
１とする追加リセットブロック数を２とする場合には、
Ｎが３の８階調の場合にも群の分割数を増やすことが可
能になる。
合、すなわち１個のリセットブロックを追加する場合に
は、Ｎは２（４階調）、４（１６階調）、５（３２階
調）、６（６４階調）、８（２５６階調）の場合に分割
可能な群を増やすことにより達成可能である。またｘを
１とする追加リセットブロック数を２とする場合には、
Ｎが３の８階調の場合にも群の分割数を増やすことが可
能になる。
【００１７】また前記第２の目的を達成するためには、
同一ブロック数のフィールド同志が主走査方向に連続し
ないように各群を配列し、各群の走査線をインターレー
ス走査する。この場合ｘを０とし、Ｎを３（８階調）と
することにより２つの群の位相を１８０°ずらすことが
でき、これらの各群の走査線を交互に配置してインタレ
ース走査化することによりフリッカを一層良好に消すこ
とが可能になる。
同一ブロック数のフィールド同志が主走査方向に連続し
ないように各群を配列し、各群の走査線をインターレー
ス走査する。この場合ｘを０とし、Ｎを３（８階調）と
することにより２つの群の位相を１８０°ずらすことが
でき、これらの各群の走査線を交互に配置してインタレ
ース走査化することによりフリッカを一層良好に消すこ
とが可能になる。
【００１８】
【実施例】図１は液晶表示板の電極配置を示す概念図、
図２はそのII−II線断面図である。これらの図で符号１
０は透明ガラス板からなる上基板、１２は同じく下基板
である。１４、１６はこれら上・下基板１０、１２の対
向する面に形成された透明な帯状のデータ電極と走査電
極である。これらの電極１４、１６は互いに直交してい
る。
図２はそのII−II線断面図である。これらの図で符号１
０は透明ガラス板からなる上基板、１２は同じく下基板
である。１４、１６はこれら上・下基板１０、１２の対
向する面に形成された透明な帯状のデータ電極と走査電
極である。これらの電極１４、１６は互いに直交してい
る。
【００１９】これらの電極１４、１６はそれぞれ配向膜
１８、２０で覆われた後、互いに対向するように配置さ
れ、その間隙に液晶２２が挾まれる。２４はこの液晶２
２の間隙を一定に保つためのスペーサである。この結果
両電極１４、１６の間に挾まれた領域（例えば図１に示
す領域Ａ）は、この電極１４、１６間の電圧により透過
光量が変化する画素領域となる。
１８、２０で覆われた後、互いに対向するように配置さ
れ、その間隙に液晶２２が挾まれる。２４はこの液晶２
２の間隙を一定に保つためのスペーサである。この結果
両電極１４、１６の間に挾まれた領域（例えば図１に示
す領域Ａ）は、この電極１４、１６間の電圧により透過
光量が変化する画素領域となる。
【００２０】液晶２２としては例えば強誘電性液晶が適
する。この強誘電性液晶２２は、カイラルスメクティッ
クＣ相の液晶で代表される自発分極を示す一群のスメク
ティック液晶材料であり、高速スイッチング現象と双安
定性と呼ばれるメモリー現象を示す。すなわち電場の印
加により形成された自発分極の配向方位が一様に揃った
分子配列状態が、電場を切ってもそのままメモリーされ
る性質を持つ。このように作られた液晶板は、２板の偏
光板（図示せず）間に置かれ、背後に置かれた照明装置
からの透過光量を制御する。
する。この強誘電性液晶２２は、カイラルスメクティッ
クＣ相の液晶で代表される自発分極を示す一群のスメク
ティック液晶材料であり、高速スイッチング現象と双安
定性と呼ばれるメモリー現象を示す。すなわち電場の印
加により形成された自発分極の配向方位が一様に揃った
分子配列状態が、電場を切ってもそのままメモリーされ
る性質を持つ。このように作られた液晶板は、２板の偏
光板（図示せず）間に置かれ、背後に置かれた照明装置
からの透過光量を制御する。
【００２１】
【走査チャート】ここで以下の説明に用いる走査チャー
トを説明する。走査電極１６（図１、２参照）とデータ
電極１４にそれぞれ供給される信号、すなわち走査信号
ｖc とデータ信号ｖI は図３に示すような波形のパルス
からなる。
トを説明する。走査電極１６（図１、２参照）とデータ
電極１４にそれぞれ供給される信号、すなわち走査信号
ｖc とデータ信号ｖI は図３に示すような波形のパルス
からなる。
【００２２】走査信号ｖc はリセット、選択、非選択の
３種の信号を組合せて作られる。選択信号Ｓは、それぞ
れτの時間幅を持つ電位が０の状態と電位がＶs の状態
とを持つ階級状の波形を持つ。その時間２τは走査電極
１６上の画素の“明”または“暗”に配向させる期間で
あり、選択期間と呼ぶ。非選択信号Ｎは、それぞれτの
時間幅を有する電位が３Ｖs ／４とＶs ／４との波形か
らなり、その時間幅２τは、他の走査電極１６を走査す
るための期間となる。
３種の信号を組合せて作られる。選択信号Ｓは、それぞ
れτの時間幅を持つ電位が０の状態と電位がＶs の状態
とを持つ階級状の波形を持つ。その時間２τは走査電極
１６上の画素の“明”または“暗”に配向させる期間で
あり、選択期間と呼ぶ。非選択信号Ｎは、それぞれτの
時間幅を有する電位が３Ｖs ／４とＶs ／４との波形か
らなり、その時間幅２τは、他の走査電極１６を走査す
るための期間となる。
【００２３】リセット信号Ｒは、２τの間電位がＶs と
なるＲ1 と、２τの間電位が０になるＲ2 の２つの波形
を持つ。これら３種の信号Ｓ、Ｎ、Ｒは後記するように
組合されて各走査電極１６に供給される。データ電極１
４に供給されるデータ信号ｖI は、図３に示すように２
τの時間幅を有するオンおよびオフの２種の信号を持
つ。
なるＲ1 と、２τの間電位が０になるＲ2 の２つの波形
を持つ。これら３種の信号Ｓ、Ｎ、Ｒは後記するように
組合されて各走査電極１６に供給される。データ電極１
４に供給されるデータ信号ｖI は、図３に示すように２
τの時間幅を有するオンおよびオフの２種の信号を持
つ。
【００２４】走査電極１６上の走査信号ｖc とデータ電
極１４上のデータ信号ｖI とが交差する画素領域では、
図４に示すように両信号ｖc 、ｖI が組合されて画素電
圧（ｖc −ｖI ）が加わることになる。すなわち走査信
号ｖc がリセット信号Ｒである時には、Ｒ1 およびＲ2
の各時間２τに対するデータ信号ｖI のオン・オフ状態
に対応して４種類の異なる画素電圧［ｖc −ｖI ］R が
得られる。ここで画素の明暗の変化に寄与するのは最後
の電圧の部分すなわち斜線部分であり、この斜線部分の
面積τ×ＶS が常に一定以上になることにより画素を強
制的に“暗”にする。すなわちデータ信号ｖI のオン・
オフに関係なく常に“暗”に“リセット”するものであ
る。
極１４上のデータ信号ｖI とが交差する画素領域では、
図４に示すように両信号ｖc 、ｖI が組合されて画素電
圧（ｖc −ｖI ）が加わることになる。すなわち走査信
号ｖc がリセット信号Ｒである時には、Ｒ1 およびＲ2
の各時間２τに対するデータ信号ｖI のオン・オフ状態
に対応して４種類の異なる画素電圧［ｖc −ｖI ］R が
得られる。ここで画素の明暗の変化に寄与するのは最後
の電圧の部分すなわち斜線部分であり、この斜線部分の
面積τ×ＶS が常に一定以上になることにより画素を強
制的に“暗”にする。すなわちデータ信号ｖI のオン・
オフに関係なく常に“暗”に“リセット”するものであ
る。
【００２５】走査信号ｖc が選択信号Ｓである時には、
データ信号ｖI のオン・オフに対応して図４に示す２種
の画素電圧［ｖc −ｖI ］S が得られる。データ信号ｖ
I がオンの時には画素電圧はＶS となり、画素を“明”
にする。データ信号ｖI がオフの時には画素電圧はＶs
／２となり画素の明暗を変化させることがない。走査信
号ｖc が非選択信号Ｎである時には、データ信号ｖI が
オンであってもオフであっても画素の明暗を変えるだけ
の画素電圧［ｖc −ｖI ］N が得られず、明暗は変化し
ない。
データ信号ｖI のオン・オフに対応して図４に示す２種
の画素電圧［ｖc −ｖI ］S が得られる。データ信号ｖ
I がオンの時には画素電圧はＶS となり、画素を“明”
にする。データ信号ｖI がオフの時には画素電圧はＶs
／２となり画素の明暗を変化させることがない。走査信
号ｖc が非選択信号Ｎである時には、データ信号ｖI が
オンであってもオフであっても画素の明暗を変えるだけ
の画素電圧［ｖc −ｖI ］N が得られず、明暗は変化し
ない。
【００２６】走査信号ｖc は、選択信号Ｓ、非選択信号
Ｎ、リセット信号Ｒが図５の（Ａ）に示すように組合さ
れて異なる走査電極１６に順に供給される。ここに走査
信号ｖc1、ｖc2、ｖc3…はそれぞれ隣接する走査電極１
６に印加される。また選択信号Ｓの直前にはリセット信
号Ｒが加えられ、これらの信号（Ｒ1 Ｒ2 Ｓ）を一組と
して書き込みが行われる。この書き込み信号をＲＳで示
す。
Ｎ、リセット信号Ｒが図５の（Ａ）に示すように組合さ
れて異なる走査電極１６に順に供給される。ここに走査
信号ｖc1、ｖc2、ｖc3…はそれぞれ隣接する走査電極１
６に印加される。また選択信号Ｓの直前にはリセット信
号Ｒが加えられ、これらの信号（Ｒ1 Ｒ2 Ｓ）を一組と
して書き込みが行われる。この書き込み信号をＲＳで示
す。
【００２７】このように走査信号ｖc は、書き込み信号
ＲＳと非選択信号Ｎとリセット信号Ｒとで構成されるか
ら、図５の（Ａ）を簡略化して同図の（Ｂ）のように示
すことができ、さらに簡略化して同図の（Ｃ）のように
書き込み走査を示すタイミングを直線ＲＳで、リセット
のタイミングを破線Ｒで示す。
ＲＳと非選択信号Ｎとリセット信号Ｒとで構成されるか
ら、図５の（Ａ）を簡略化して同図の（Ｂ）のように示
すことができ、さらに簡略化して同図の（Ｃ）のように
書き込み走査を示すタイミングを直線ＲＳで、リセット
のタイミングを破線Ｒで示す。
【００２８】
【４階調の実施例】図６は４（＝２2 ）階調の場合に適
用した実施例の走査チャート図である。この実施例では
フレーム周期Ｔf を４（＝２2 ）個の等間隔のブロック
に分割し、１個および２個のブロックからなる２つのフ
ィールドＦ1 、Ｆ2 の先頭ブロックを書き込み信号ＲＳ
を持つ書き込みブロックとし、残り１つのブロックをリ
セット信号Ｒを持つリセットブロックＢ（Ｒ）とした。
用した実施例の走査チャート図である。この実施例では
フレーム周期Ｔf を４（＝２2 ）個の等間隔のブロック
に分割し、１個および２個のブロックからなる２つのフ
ィールドＦ1 、Ｆ2 の先頭ブロックを書き込み信号ＲＳ
を持つ書き込みブロックとし、残り１つのブロックをリ
セット信号Ｒを持つリセットブロックＢ（Ｒ）とした。
【００２９】この場合には、図６の（Ａ）と（Ｂ）の上
段に示すように２つの組合せが可能であり、これら
（Ａ）、（Ｂ）に対して、書込みブロックが複数同時に
発生しないフィールドＦ1 、Ｆ2 の組合せとしては、そ
れぞれ図６の（Ａ）、（Ｂ）の下段に示すものが可能で
ある。すなわち（Ａ）、（Ｂ）の各場合に２つの組合せ
が可能である。そこで走査電極１６の総数すなわち１つ
の画面の全走査線数Ｙ（例えば４８０本）を２つの群Ｙ
1 、Ｙ2 に分割し、それぞれＹ／２（＝２４０本）づつ
とする。
段に示すように２つの組合せが可能であり、これら
（Ａ）、（Ｂ）に対して、書込みブロックが複数同時に
発生しないフィールドＦ1 、Ｆ2 の組合せとしては、そ
れぞれ図６の（Ａ）、（Ｂ）の下段に示すものが可能で
ある。すなわち（Ａ）、（Ｂ）の各場合に２つの組合せ
が可能である。そこで走査電極１６の総数すなわち１つ
の画面の全走査線数Ｙ（例えば４８０本）を２つの群Ｙ
1 、Ｙ2 に分割し、それぞれＹ／２（＝２４０本）づつ
とする。
【００３０】走査する時には２つの群Ｙ1 、Ｙ2 を同時
に並行して図６の（Ａ）または（Ｂ）の走査チャートに
従って走査する。この結果全ての時刻において異なる群
Ｙ1、Ｙ2 の書き込みブロックが重なることがなくな
る。換言すれば或る時刻に対応する書き込みブロック毎
に１つの群Ｙ1 またはＹ2 を選択してこの１群内の走査
電極１６上の各画素を明または暗に記憶させる。またリ
セットブロックＢ（Ｒ）ではこれを含む群Ｙ1 またはＹ
2 の走査電極１６上の各画素をリセットする。
に並行して図６の（Ａ）または（Ｂ）の走査チャートに
従って走査する。この結果全ての時刻において異なる群
Ｙ1、Ｙ2 の書き込みブロックが重なることがなくな
る。換言すれば或る時刻に対応する書き込みブロック毎
に１つの群Ｙ1 またはＹ2 を選択してこの１群内の走査
電極１６上の各画素を明または暗に記憶させる。またリ
セットブロックＢ（Ｒ）ではこれを含む群Ｙ1 またはＹ
2 の走査電極１６上の各画素をリセットする。
【００３１】この実施例によれば、１つのリセットブロ
ックＢ（Ｒ）を追加することにより透過率は１００％か
ら７５％（＝３／４）に低下するが、書き込みに必要な
パルス幅τは、 τ＝Ｔf ／（２４０×４×２） ＝Ｔf ／１９２０ となる。リセットブロックＢ（Ｒ）を追加しない場合す
なわち走査電極１６を２つの群Ｙ1 、Ｙ2 に分割しない
場合には τ＝Ｔf ／（４８０×３×２） ＝Ｔf ／２８８０ であるから、本発明によればτを１．５倍長くできるこ
とが解る。
ックＢ（Ｒ）を追加することにより透過率は１００％か
ら７５％（＝３／４）に低下するが、書き込みに必要な
パルス幅τは、 τ＝Ｔf ／（２４０×４×２） ＝Ｔf ／１９２０ となる。リセットブロックＢ（Ｒ）を追加しない場合す
なわち走査電極１６を２つの群Ｙ1 、Ｙ2 に分割しない
場合には τ＝Ｔf ／（４８０×３×２） ＝Ｔf ／２８８０ であるから、本発明によればτを１．５倍長くできるこ
とが解る。
【００３２】
【８階調の実施例】図７は８（＝２3 ）階調の実施例の
走査チャート図である。この実施例では２つのリセット
ブロックＢ（Ｒ）を追加することにより、走査電極１６
を３つの群Ｙ1 、Ｙ2 、Ｙ3 に分割可能となった。すな
わち図１７に示した従来の方法に比べて透過率は１００
％から（７／９）×１００＝７７％に低下するが、τ
は、 τ＝Ｔf ／（１６０×９×２） ＝Ｔf ／２８８０ となり、図１７の場合の τ＝Ｔf ／（２４０×７×２） ＝Ｔf ／３３６０ に比べて１．１６倍になる。
走査チャート図である。この実施例では２つのリセット
ブロックＢ（Ｒ）を追加することにより、走査電極１６
を３つの群Ｙ1 、Ｙ2 、Ｙ3 に分割可能となった。すな
わち図１７に示した従来の方法に比べて透過率は１００
％から（７／９）×１００＝７７％に低下するが、τ
は、 τ＝Ｔf ／（１６０×９×２） ＝Ｔf ／２８８０ となり、図１７の場合の τ＝Ｔf ／（２４０×７×２） ＝Ｔf ／３３６０ に比べて１．１６倍になる。
【００３３】
【１６階調の実施例】図８は１６（＝２4 ）階調の実施
例の走査チャート図である。この実施例では１つのリセ
ットブロックＢ（Ｒ）を追加することにより、走査電極
１６を４つの群Ｙ1 、Ｙ2 、Ｙ3 、Ｙ4 に分割可能とな
った。すなわち図１６に示した従来の方法に比べて透過
率は１００％から（１５／１６）×１００＝９３％に低
下するが、τは τ＝Ｔf ／（１２０×１６×２） ＝Ｔf ／３８４０ となり、図１６の場合の τ＝Ｔf ／（１６０×１５×２） ＝Ｔf ／４８００ に比べて１．２５倍になる。
例の走査チャート図である。この実施例では１つのリセ
ットブロックＢ（Ｒ）を追加することにより、走査電極
１６を４つの群Ｙ1 、Ｙ2 、Ｙ3 、Ｙ4 に分割可能とな
った。すなわち図１６に示した従来の方法に比べて透過
率は１００％から（１５／１６）×１００＝９３％に低
下するが、τは τ＝Ｔf ／（１２０×１６×２） ＝Ｔf ／３８４０ となり、図１６の場合の τ＝Ｔf ／（１６０×１５×２） ＝Ｔf ／４８００ に比べて１．２５倍になる。
【００３４】
【３２階調の実施例】図９は３２（＝２5 ）階調の実施
例の走査チャート図である。この実施例では１つのリセ
ットブロックＢ（Ｒ）を追加することにより、走査電極
１６を６つの群Ｙ1 〜Ｙ6 に分割可能となった。すなわ
ち図１８に示した従来の方法に比べて透過率は１００％
から９６％（（３１／３２）×１００）に低下するが、
τは τ＝Ｔf ／（８０×３２×２） ＝Ｔf ／５１２０ となり、図１８の場合の τ＝Ｔf ／（１２０×３１×２） ＝Ｔf ／７４４０ に比べて１．４５倍になる。
例の走査チャート図である。この実施例では１つのリセ
ットブロックＢ（Ｒ）を追加することにより、走査電極
１６を６つの群Ｙ1 〜Ｙ6 に分割可能となった。すなわ
ち図１８に示した従来の方法に比べて透過率は１００％
から９６％（（３１／３２）×１００）に低下するが、
τは τ＝Ｔf ／（８０×３２×２） ＝Ｔf ／５１２０ となり、図１８の場合の τ＝Ｔf ／（１２０×３１×２） ＝Ｔf ／７４４０ に比べて１．４５倍になる。
【００３５】以上のように本発明によれば表示階調数が
６４、２５６と増えるにつれて透過率の低下は僅かなも
のとなり、τの増加は大きくなる。以上の実施例はリセ
ットブロックＢ（Ｒ）の追加により走査線Ｙをできるだ
け多くの群Ｙ1 、Ｙ2 …に分割可能にすることにより選
択時間τを長くしたものである。
６４、２５６と増えるにつれて透過率の低下は僅かなも
のとなり、τの増加は大きくなる。以上の実施例はリセ
ットブロックＢ（Ｒ）の追加により走査線Ｙをできるだ
け多くの群Ｙ1 、Ｙ2 …に分割可能にすることにより選
択時間τを長くしたものである。
【００３６】
【フリッカ防止の実施例】次に本発明が一定の条件の下
ではフリッカを防止しつつ選択時間τを長くするのに有
効であることを説明する。図１０は８階調の実施例の走
査チャート図である。この実施例では１つのリセットブ
ロックＢ（Ｒ）を追加することにより、２つの群Ｙ1 、
Ｙ2 の位相を１８０°ずらし、逆相にする。この結果隣
接する２つの群Ｙ1 、Ｙ2間の点滅タイミングを１８０
°ずらすことができるから、これら各群Ｙ1 、Ｙ2 の走
査線を交互にあるいは２本おきなど所定数おきに並べて
インターレース（順次）走査することによりフリッカを
抑制することが可能になる。
ではフリッカを防止しつつ選択時間τを長くするのに有
効であることを説明する。図１０は８階調の実施例の走
査チャート図である。この実施例では１つのリセットブ
ロックＢ（Ｒ）を追加することにより、２つの群Ｙ1 、
Ｙ2 の位相を１８０°ずらし、逆相にする。この結果隣
接する２つの群Ｙ1 、Ｙ2間の点滅タイミングを１８０
°ずらすことができるから、これら各群Ｙ1 、Ｙ2 の走
査線を交互にあるいは２本おきなど所定数おきに並べて
インターレース（順次）走査することによりフリッカを
抑制することが可能になる。
【００３７】ここにインターレース走査は、一方の群Ｙ
1 によるフィールドを表示した後他方の群Ｙ2 によるフ
ィールドを表示するようにして両フィ−ルドを交互に走
査して１画面を形成するものであってもよく、また１画
面を走査線の配列順に従って全て走査する方式のもので
あってもよい。図１１はこの８階調でインターレース化
した場合において、濃度レベルを“６”とした時の走査
チャート図、図１２はその場合の隣接する２本の走査線
により表わされる明度の変化を示す図である。
1 によるフィールドを表示した後他方の群Ｙ2 によるフ
ィールドを表示するようにして両フィ−ルドを交互に走
査して１画面を形成するものであってもよく、また１画
面を走査線の配列順に従って全て走査する方式のもので
あってもよい。図１１はこの８階調でインターレース化
した場合において、濃度レベルを“６”とした時の走査
チャート図、図１２はその場合の隣接する２本の走査線
により表わされる明度の変化を示す図である。
【００３８】図１１から隣接する走査線例えば群Ｙ1 の
１番目の走査線（Ｙ1 −１）と、群Ｙ2 の１番目の走査
線（Ｙ2−１）とでは、点滅タイミングが逆となること
が解る。各群Ｙ1 、Ｙ2 のｎ番目の走査線（Ｙ1 −
ｎ）、（Ｙ2 −ｎ）による明暗は図１２にＩで示すよう
になる。この図１２から明暗の変化周期はＴF ／２とな
り、フレーム周期ＴF の半分になることが解る（空間的
積分効果）。この結果点滅周期が１／２（点滅周波数が
２倍）になり、フレーム周期ＴF およびパルス幅τを２
倍にできる効果が得られる。
１番目の走査線（Ｙ1 −１）と、群Ｙ2 の１番目の走査
線（Ｙ2−１）とでは、点滅タイミングが逆となること
が解る。各群Ｙ1 、Ｙ2 のｎ番目の走査線（Ｙ1 −
ｎ）、（Ｙ2 −ｎ）による明暗は図１２にＩで示すよう
になる。この図１２から明暗の変化周期はＴF ／２とな
り、フレーム周期ＴF の半分になることが解る（空間的
積分効果）。この結果点滅周期が１／２（点滅周波数が
２倍）になり、フレーム周期ＴF およびパルス幅τを２
倍にできる効果が得られる。
【００３９】以上の実施例は強誘電体液晶を用いている
が、本発明は明または暗に書き込まれた状態を書き換え
信号ＲＳやリセット信号Ｒが入力されるまで維持する双
安定性（メモリ性）を有する平面型表示デバイスであれ
ば適用でき、液晶に限らずプラズマ表示パネルなど他の
表示デバイスにも適用でき、本発明はこれらを包含す
る。
が、本発明は明または暗に書き込まれた状態を書き換え
信号ＲＳやリセット信号Ｒが入力されるまで維持する双
安定性（メモリ性）を有する平面型表示デバイスであれ
ば適用でき、液晶に限らずプラズマ表示パネルなど他の
表示デバイスにも適用でき、本発明はこれらを包含す
る。
【００４０】
【発明の効果】本発明は以上のように、階調数を２N と
して、フレーム周期Ｔf を（２N ＋ｘ）個（ただしｘは
０または正の整数）の等間隔のブロックに分割し、それ
ぞれ２n （ｎは０、１、…Ｎ）個のブロックからなるＮ
個のフィールドに分け、各フィ−ルドの先頭にそれぞれ
書込みブロックＢ（ＲＳ）を設け、（ｘ＋１）個のブロ
ックをリセットブロックＢ（Ｒ）とする一方、書込みブ
ロックが複数同時に発生しない組合せとなるように前記
走査電極を複数の群に分割し、全ての時点で複数の書込
みブロックが重複しないようにしたものである。このた
め、適当な数のリセットブロックを追加することによ
り、走査電極の分割可能な群の数を増やすことができ
る。このため書込みに必要なパルス幅τを長くすること
ができ、液晶などの表示デバイスに要求される応答性を
低く抑えることができる（請求項１）。
して、フレーム周期Ｔf を（２N ＋ｘ）個（ただしｘは
０または正の整数）の等間隔のブロックに分割し、それ
ぞれ２n （ｎは０、１、…Ｎ）個のブロックからなるＮ
個のフィールドに分け、各フィ−ルドの先頭にそれぞれ
書込みブロックＢ（ＲＳ）を設け、（ｘ＋１）個のブロ
ックをリセットブロックＢ（Ｒ）とする一方、書込みブ
ロックが複数同時に発生しない組合せとなるように前記
走査電極を複数の群に分割し、全ての時点で複数の書込
みブロックが重複しないようにしたものである。このた
め、適当な数のリセットブロックを追加することによ
り、走査電極の分割可能な群の数を増やすことができ
る。このため書込みに必要なパルス幅τを長くすること
ができ、液晶などの表示デバイスに要求される応答性を
低く抑えることができる（請求項１）。
【００４１】例えばｘを０（すなわち追加するリセット
ブロックＢ（Ｒ）が１個の場合）とすることにより、従
来のフレーム周期短縮法で不可能であったＮ＝２の４階
調での走査電極の分割が可能になり、Ｎ＝４、５、等と
することにより、従来のフレーム周期短縮法に比べて可
能な分割数を増やすことができる（請求項２）。またｘ
を１とする（すなわち追加するリセットブロックＢ
（Ｒ）が２個の場合）ことにより、Ｎ＝３の８階調の場
合にも従来のフレーム周期短縮法より分割可能な群の数
を増やすことが可能になる（請求項３）。
ブロックＢ（Ｒ）が１個の場合）とすることにより、従
来のフレーム周期短縮法で不可能であったＮ＝２の４階
調での走査電極の分割が可能になり、Ｎ＝４、５、等と
することにより、従来のフレーム周期短縮法に比べて可
能な分割数を増やすことができる（請求項２）。またｘ
を１とする（すなわち追加するリセットブロックＢ
（Ｒ）が２個の場合）ことにより、Ｎ＝３の８階調の場
合にも従来のフレーム周期短縮法より分割可能な群の数
を増やすことが可能になる（請求項３）。
【００４２】同一ブロック数のフィールド同志が主走査
方向に連続しないように各群を配列し、各群の走査線を
インターレース走査した場合には、フリッカの発生を抑
制できる（請求項４）。例えばｘ＝０としＮ＝３（８階
調）とした時には、２つの群に１８０°の位相差を持た
せることができ（請求項５、６）、この場合にはフリッ
カの防止効果は一層増大し、パルス幅も長くすることが
可能になる。なお表示デバイスとしては強誘電体液晶を
用いた表示パネルが好適である（請求項７）。
方向に連続しないように各群を配列し、各群の走査線を
インターレース走査した場合には、フリッカの発生を抑
制できる（請求項４）。例えばｘ＝０としＮ＝３（８階
調）とした時には、２つの群に１８０°の位相差を持た
せることができ（請求項５、６）、この場合にはフリッ
カの防止効果は一層増大し、パルス幅も長くすることが
可能になる。なお表示デバイスとしては強誘電体液晶を
用いた表示パネルが好適である（請求項７）。
【図１】液晶表示板の電極配置を示す概念図
【図２】そのII−II線断面図
【図３】走査信号とデータ信号のパルスの波形図
【図４】画素電圧の波形図
【図５】走査チャートの説明図
【図６】４階調の実施例の走査チャート図
【図７】８階調の実施例の走査チャート図
【図８】１６階調の実施例の走査チャート図
【図９】３２階調の実施例の走査チャート図
【図１０】フリッカを防止するための実施例の走査チャ
ート図
ート図
【図１１】そのインターレース化した場合の走査チャー
ト図
ト図
【図１２】その隣接する走査線による明度変化を示す図
【図１３】従来の等分割走査法の説明図
【図１４】従来の等分割フレーム周期短縮走査法の説明
図
図
【図１５】従来のフレーム周期短縮走査法の説明図
【図１６】１６階調に対する従来の改良したフレーム周
期短縮走査法の説明図
期短縮走査法の説明図
【図１７】８階調に対する従来の改良したフレーム周期
短縮走査法の説明図
短縮走査法の説明図
【図１８】３２階調に対する従来の改良したフレーム周
期短縮走査法の説明図
期短縮走査法の説明図
１０ 上基板 １２ 下基板 １４ データ電極 １６ 走査電極 ２２ 液晶 Ｔf フレーム周期 Ｆ1 、Ｆ2 … フィールド Ｙ1 、Ｙ2 … 群 ＲＳ 書込み信号 Ｒ リセット信号
Claims (7)
- 【請求項１】 走査電極および表示電極の交差領域に双
安定性を有する画素を形成し、各画素を明または暗に設
定する平面型表示デバイスのマトリックス駆動方法にお
いて、２N を階調数として、フレーム周期Ｔf を（２N
＋ｘ）個（ｘは０または正の整数）の等間隔なブロック
に分割し、それぞれ２n （ｎは０、１、…、Ｎ−１）個
のブロックからなるＮ個のフィールドの先頭にそれぞれ
書き込みブロックを設け、（ｘ＋１）個のブロックをリ
セットブロックとする一方、前記書き込みブロックが複
数同時に発生しない組合せからなる群に前記走査電極を
分割して、前記書き込みブロック毎に所定の１つの群を
選択してこの１群内の走査電極上の各画素を明または暗
に記憶させることを特徴とする平面型表示デバイスのマ
トリックス駆動方法。 - 【請求項２】 ｘが０であり、Ｎは２、４、５、６、７
のいずれかである請求項１の平面型表示デバイスのマト
リックス駆動方法。 - 【請求項３】 ｘは１であり、Ｎは３である請求項１の
平面型表示デバイスのマトリックス駆動方法。 - 【請求項４】 請求項１において、同一ブロック数のフ
ィールド同志が主走査方向に連続しないように各群を配
列し、各群の走査線をインターレース走査することを特
徴とする平面型表示デバイスのマトリックス駆動方法。 - 【請求項５】 ｘが０であり、Ｎが３である請求項４の
平面型表示デバイスのマトリックス駆動方法。 - 【請求項６】 隣接する走査線の位相がほぼ１８０°ず
れている請求項５の平面型表示デバイスのマトリックス
駆動方法。 - 【請求項７】 平面型表示デバイスは、強誘電体液晶を
用いた表示パネルである請求項１〜６のいずれかの平面
型表示デバイスのマトリックス駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26688391A JPH0580297A (ja) | 1991-09-19 | 1991-09-19 | 平面型表示デバイスのマトリツクス駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26688391A JPH0580297A (ja) | 1991-09-19 | 1991-09-19 | 平面型表示デバイスのマトリツクス駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0580297A true JPH0580297A (ja) | 1993-04-02 |
Family
ID=17436988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26688391A Pending JPH0580297A (ja) | 1991-09-19 | 1991-09-19 | 平面型表示デバイスのマトリツクス駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0580297A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2313224A (en) * | 1996-05-17 | 1997-11-19 | Sharp Kk | Ferroelectric liquid crystal device |
| KR100972460B1 (ko) * | 2008-06-25 | 2010-07-27 | 이미지랩(주) | 강유전성 액정 표시 소자 구동 방법 |
| JP2012145783A (ja) * | 2011-01-12 | 2012-08-02 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法および電子機器 |
-
1991
- 1991-09-19 JP JP26688391A patent/JPH0580297A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2313224A (en) * | 1996-05-17 | 1997-11-19 | Sharp Kk | Ferroelectric liquid crystal device |
| US6215533B1 (en) | 1996-05-17 | 2001-04-10 | Sharp Kabushiki Kaisha | Ferroelectric liquid crystal driving using square wave and non-square wave signals |
| KR100972460B1 (ko) * | 2008-06-25 | 2010-07-27 | 이미지랩(주) | 강유전성 액정 표시 소자 구동 방법 |
| JP2012145783A (ja) * | 2011-01-12 | 2012-08-02 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3230755B2 (ja) | 平面型表示デバイスのマトリックス駆動方法 | |
| US4901066A (en) | Method of driving an optical modulation device | |
| US5818408A (en) | Liquid crystal apparatus | |
| KR0154356B1 (ko) | 디스플레이 장치 | |
| EP0564263B1 (en) | Display apparatus | |
| US6320562B1 (en) | Liquid crystal display device | |
| JPH01134346A (ja) | 強誘電性液晶表示装置及びその駆動方法並びに駆動波形発生方法 | |
| JPH10197894A (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
| US5162932A (en) | Method of driving a liquid crystal display with minimum frequency variation of pixel voltage | |
| US5844537A (en) | Liquid crystal display, data signal generator, and method of addressing a liquid crystal display | |
| US5541619A (en) | Display apparatus and method of driving display panel | |
| US5724060A (en) | Multiplex addressing of ferro-electric liquid crystal displays | |
| EP0685832B1 (en) | A ferroelectric liquid crystal display device and a driving method of effecting gradational display thereof | |
| JPH10325946A (ja) | 光変調装置 | |
| JP3428786B2 (ja) | 表示装置の駆動方法および液晶表示装置 | |
| JPH0580297A (ja) | 平面型表示デバイスのマトリツクス駆動方法 | |
| JPH0588646A (ja) | 平面型表示デバイスのマトリツクス駆動方法 | |
| JP3441096B2 (ja) | 反強誘電性液晶パネル | |
| JP3910706B2 (ja) | マトリクス型強誘電性液晶表示装置の駆動方法 | |
| JP3121885B2 (ja) | 平面型表示デバイス | |
| JPH05303079A (ja) | 液晶表示素子の駆動方法 | |
| JP2000181395A (ja) | マトリックス型表示装置 | |
| JPH02116823A (ja) | 表示装置の駆動法 | |
| JP2575196B2 (ja) | 表示装置の駆動法 | |
| JP2717014B2 (ja) | 表示装置の駆動方法 |