JPH0575714A - Service tone generating circuit - Google Patents

Service tone generating circuit

Info

Publication number
JPH0575714A
JPH0575714A JP23326191A JP23326191A JPH0575714A JP H0575714 A JPH0575714 A JP H0575714A JP 23326191 A JP23326191 A JP 23326191A JP 23326191 A JP23326191 A JP 23326191A JP H0575714 A JPH0575714 A JP H0575714A
Authority
JP
Japan
Prior art keywords
data
service tone
storage device
output
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23326191A
Other languages
Japanese (ja)
Other versions
JP3188287B2 (en
Inventor
Kazumi Kitagawa
和美 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aiphone Co Ltd
Original Assignee
Aiphone Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aiphone Co Ltd filed Critical Aiphone Co Ltd
Priority to JP23326191A priority Critical patent/JP3188287B2/en
Publication of JPH0575714A publication Critical patent/JPH0575714A/en
Application granted granted Critical
Publication of JP3188287B2 publication Critical patent/JP3188287B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Devices For Supply Of Signal Current (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

PURPOSE:To obtain an inexpensive service tone generating circuit whose constitution is simple, and also. CONSTITUTION:From a storage device 103, service tone data and address data are outputted in response of a signal from a timing signal generating circuit 104. Service tone data of a prescribed channel in the service tone data outputted from the storage device 103 is outputted selectively to a signal line from a time switch 102, and also, the address data is outputted to an address terminal of the storage device 103. The storage device 103 outputs successively the service tone data and the address data which are stored, in response to the address data. Hereafter, by repeating it, the service tone data of the prescribed channel is outputted from the time switch 102.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電話機、インターホン
の交換機等において使用されるサービストーン発生回路
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a service tone generation circuit used in telephones, intercom exchanges and the like.

【0002】[0002]

【従来の技術】従来から、電話機、インターホン等の交
換機において、通話中の電話機等に呼出があった場合等
に、呼出をかけた相手に通話中であることを知らせるた
めのサービストーン発生回路が使用されている。図6
は、従来のサービストーン発生回路のブロック図であ
る。
2. Description of the Related Art Conventionally, in an exchange such as a telephone or an intercom, when a telephone or the like in a call is called, a service tone generation circuit is provided to inform the called party that the telephone is in the call. It is used. Figure 6
FIG. 6 is a block diagram of a conventional service tone generation circuit.

【0003】図6において、ST−BUS形式のバスイ
ンターフェースを持つ時間スイッチ601の入力端子S
iはシフトレジスタ602の出力端子QHに接続され、
その制御端子Foi及びC4iはタイミング信号発生回路6
06の第1、第2出力端子に接続されている。シフトレ
ジスタ602の入力端子A乃至Hは、PCM(PulseCod
e Modulation)コード化された複数種類のサービストー
ン用データが記憶された記憶装置603の出力端子D0
乃至D7に接続されている。記憶装置603のアドレス
端子A0乃至A14は2進カウンタ604及び605の各
出力端子に接続されている。記憶装置603のチップセ
レクト端子CS及び出力許可端子OEは接地され、アド
レスデータA0乃至A14が与えられると、つねに指定さ
れたアドレスに記憶されているサービストーン用データ
が、出力端子D0乃至D7に出力されるようになってい
る。カウンタ604のキャリイ信号出力端子Coutは、
カウンタ605のキャリイ信号入力端子Cinに接続され
ており、これによりカウンタ604および605は1個
の2進カウンタを構成している。また、タイミング信号
発生回路606の第3、第4出力端子は、シフトレジス
タ602のロード端子LD及びクロック端子CKに接続
されている。また、タイミング信号発生回路606の第
5、第6出力端子は、カウンタ604及び605のクリ
ア端子CLR及びクロック端子CKに接続されている。
In FIG. 6, an input terminal S of a time switch 601 having an ST-BUS type bus interface.
T i is connected to the output terminal Q H of the shift register 602,
The control terminals F oi and C 4i are the timing signal generating circuit 6
06 is connected to the first and second output terminals. The input terminals A to H of the shift register 602 are connected to PCM (PulseCod
e Modulation) The output terminal D 0 of the storage device 603 storing a plurality of types of coded service tone data.
Through D 7 . The address terminals A 0 to A 14 of the storage device 603 are connected to the output terminals of the binary counters 604 and 605. The chip select terminal CS and the output permission terminal OE of the memory device 603 are grounded, and when the address data A 0 to A 14 are given, the service tone data stored at the designated address is always output to the output terminals D 0 to D 14. It is designed to be output to D 7 . The carry signal output terminal C out of the counter 604 is
It is connected to the carry signal input terminal C in of the counter 605, so that the counters 604 and 605 form one binary counter. The third and fourth output terminals of the timing signal generation circuit 606 are connected to the load terminal LD and the clock terminal CK of the shift register 602. The fifth and sixth output terminals of the timing signal generation circuit 606 are connected to the clear terminals CLR and the clock terminals CK of the counters 604 and 605.

【0004】図7は、図6に示したサービストーン発生
回路のタイミング図及び記憶装置603の記憶内容を示
す図であり、図8は、サービストーン発生回路のタイミ
ング図である。記憶装置603には、図7に示すような
アドレスにチャンネル(CH)0からCH.31までの
32チャンネル分のサービストーン用データが、各々1
024個づつ記憶されている。
FIG. 7 is a timing diagram of the service tone generation circuit shown in FIG. 6 and a diagram showing the contents stored in the storage device 603, and FIG. 8 is a timing diagram of the service tone generation circuit. In the memory device 603, channels (CH) 0 to CH. Data for service tones for 32 channels up to 31 is 1 each
024 are stored in each.

【0005】以上のように構成された従来のサービスト
ーン発生回路の動作を以下説明する。図6乃至図8にお
いて、タイミング発生回路606からカウンタ604お
よび605に出力されるクロック信号CCLKは、時間
スイッチ601の端子F0iに供給される信号Foiおよび
端子C4iに供給される信号C4iと同期のとれた信号パル
スであり、信号C4iの16周期ごとに1回づつ出力され
る。カウンタ604の出力信号A10からA14までは、図
8に示すように記憶装置603のアドレス信号であり、
信号Foiに同期してCH.0の1番目のサービストーン
用データが選択出力される。カウンタ604が信号CC
LKを1個カウントすると、CH.0の1番目のサービ
ストーン用データが記憶装置603の出力端子D0乃至
7から選択出力される。
The operation of the conventional service tone generating circuit configured as described above will be described below. 6 to 8, the clock signal CCLK output from the timing generator circuit 606 to the counter 604 and 605, signal C 4i supplied to the signal F oi and terminal C 4i is supplied to the terminal F 0i of time switches 601 Is a signal pulse synchronized with the above, and is output once every 16 cycles of the signal C 4i . The output signals A 10 to A 14 of the counter 604 are address signals of the storage device 603 as shown in FIG.
CH in synchronization with the signal F oi. The first service tone data of 0 is selectively output. Counter 604 is signal CC
If one LK is counted, CH. The first service tone data of 0 is selectively output from the output terminals D 0 to D 7 of the storage device 603.

【0006】以下、カウンタ604は、信号CCLK信
号毎にインクリメントされ、順にCH.31の1番目の
サービストーン用データが出力される。CH.31にな
ると再び、信号Foiに同期してチャンネル0データが記
憶装置603の出力端子D0乃至D7から選択出力され
る。このとき、カウンタ604の出力信号A0乃至A2
よびカウンタ605の出力信号A3乃至A9は、記憶装置
603の各CH.0乃至CH.31におけるオフセット
アドレスを表しており、カウンタ604がさらにインク
リメントされると、端子A0から「1」を表す信号が出
力されるため、各CHの第2番目のサービストーン用デ
ータが記憶装置603から出力されることになる。この
オフセットアドレスは順にインクリメントされ、102
3になるまで前記動作が行なわれることになる。
Thereafter, the counter 604 is incremented for each signal CCLK signal, and CH. The 31st first service tone data is output. CH. At 31 again, the channel 0 data is selectively output from the output terminals D 0 to D 7 of the storage device 603 in synchronization with the signal F oi . At this time, the output signals A 0 to A 2 of the counter 604 and the output signals A 3 to A 9 of the counter 605 are the CH. 0 to CH. When the counter 604 is further incremented, a signal representing “1” is output from the terminal A 0, so that the second service tone data of each CH is stored in the storage device 603. Will be output. This offset address is sequentially incremented to
The above operation will be performed until the number reaches 3.

【0007】オフセットアドレスが1023になると、
信号Foiに同期してタイミング信号発生回路606か
ら、カウンタ604及び605のクリア信号CCLRが
出力され、これによってカウンタ604及び605の計
数値がゼロにリセットされる。以上の動作が周期的に繰
返され、各CHサービストーン用データが1番目から1
024番目まで順に記憶装置603の出力端子D0乃至
7から出力される。
When the offset address becomes 1023,
The timing signal generation circuit 606 outputs the clear signal CCLR of the counters 604 and 605 in synchronization with the signal F oi , whereby the count values of the counters 604 and 605 are reset to zero. The above operation is repeated periodically, and the data for each CH service tone is transferred from the first to the first.
The 024th output is sequentially output from the output terminals D 0 to D 7 of the storage device 603.

【0008】このサービストーン用データは、タイミン
グ信号発生回路606から出力される信号SLOADに
よってシフトレジスタ602にセットされる。シフトレ
ジスタ602にセットされたサービストーン用データ
は、信号C4i及びFoiに同期したシフトクロック信号S
CLKによって、最上位ビットD7から順に、時間スイ
ッチ601の入力端子STiに出力される。
The service tone data is set in the shift register 602 by the signal SLOAD output from the timing signal generation circuit 606. The service tone data set in the shift register 602 is the shift clock signal S synchronized with the signals C 4i and F oi.
It is output to the input terminal ST i of the time switch 601 in order from the most significant bit D 7 by CLK.

【0009】時間スイッチ601では、制御装置(図示
せず)によって指定されたチャンネルのサービストーン
用データのみを出力端子SToから選択的に出力する。
The time switch 601 selectively outputs only the service tone data of the channel designated by the control device (not shown) from the output terminal ST o .

【0010】[0010]

【発明が解決しようとする課題】前記のように構成サー
ビストーン発生回路により、種々のサービストーンを発
生することが可能である。しかしながら、前記サービス
トーン発生回路では、記憶装置からサービストーン用デ
ータを周期的に取り出すためにアドレス指定用カウンタ
を使用しており、構成が複雑になるという問題があっ
た。
Various service tones can be generated by the service tone generating circuit configured as described above. However, in the service tone generating circuit, the addressing counter is used to periodically retrieve the service tone data from the storage device, which causes a problem that the configuration becomes complicated.

【0011】また、STーBUSを使用する場合にはS
TーBUS形式のシリアルデータに変換するためのシフ
トレジスタ回路が必要であるため、構成部品が多くなり
回路構成が複雑になるという問題があった。本発明は、
前記問題点に鑑み成されたもので、簡単な構成によりサ
ービストーンを発生可能なサービストーン発生回路を提
供することを目的としている。
When ST-BUS is used, S
Since a shift register circuit for converting into T-BUS format serial data is required, there is a problem that the number of constituent parts increases and the circuit structure becomes complicated. The present invention is
The present invention has been made in view of the above problems, and an object thereof is to provide a service tone generation circuit capable of generating a service tone with a simple configuration.

【0012】[0012]

【課題を解決するための手段】本発明のサービストーン
発生回路は、サービストーン用データ及びアドレスデー
タが記憶され、そのアドレス端子に入力された信号に対
応するアドレスの前記サービストーン用データ及びアド
レスデータを出力する記憶手段と、前記記憶手段から前
記サービストーン用データを出力させるためのタイミン
グ信号を発生するタイミング信号発生手段と、前記記憶
手段から出力される前記サービストーン用データの中の
所定の前記サービストーン用データを選択的にラインに
送出すると共に前記アドレスデータを前記記憶手段のア
ドレス端子に出力する時間スイッチ手段とを備えて成る
ことを特徴としている。
In the service tone generating circuit of the present invention, service tone data and address data are stored, and the service tone data and address data of an address corresponding to a signal input to the address terminal are stored. And a timing signal generation means for generating a timing signal for outputting the service tone data from the storage means, and a predetermined one of the service tone data output from the storage means. And a time switch means for selectively outputting the service tone data to the line and outputting the address data to the address terminal of the storage means.

【0013】[0013]

【作用】記憶手段からは、タイミング信号発生手段から
の信号に応答してサービストーン用データ及びアドレス
データが出力される。時間スイッチ手段からラインへ所
定の前記サービストーン用データが出力されると共にア
ドレスデータが記憶手段のアドレス端子に出力される。
記憶手段は、前記アドレスデータに応答して、記憶され
たサービストーン用データ及びアドレスデータを順次出
力する。以後、これを繰返すことにより、所望のサービ
ストーン用データが時間スイッチ手段から出力される。
The storage means outputs service tone data and address data in response to the signal from the timing signal generating means. The predetermined service tone data is output from the time switch means to the line, and the address data is output to the address terminal of the storage means.
The storage means sequentially outputs the stored service tone data and address data in response to the address data. After that, by repeating this, the desired service tone data is output from the time switch means.

【0014】[0014]

【実施例】図1は、本発明の一実施例を示すブロック図
である。図1において、中央処理装置(CPU)101
は、時間スイッチ102の制御端子に接続されており、
外部からのサービストーン選局信号Sに応答して時間ス
イッチ102の第2出力端子STo2から選択的に信号を
出力させるように動作する。時間スイッチ102の入力
端子STi及び第1出力端子STo1は、各々、記憶装置
103の出力端子Do、入力端子Diに接続され、記憶装
置103から時間スイッチ102へは出力信号STi
出力され、時間スイッチ102から記憶装置103へは
出力信号STO1が出力される。尚、本実施例では、時間
スイッチ102としてMITEL社製のMT8980を
使用している。また、時間スイッチ102の制御端子F
oi及びC4iは、各々、タイミング信号発生回路104の
第1、第2出力端子に接続され、タイミング信号Foi
4iが入力される。タイミング信号発生回路104の第
3、第4出力端子は、記憶装置103のチップセレクト
端子CS及びクロック信号入力端子CKに接続され、チ
ップセレクト信号CS及びクロック信号CKが記憶装置
103に出力される。記憶装置103は、マイクロワイ
ヤ形式のシリアルインターフェースを介してアドレスの
指定及び記憶データの呼出が可能なEEPROMであ
り、図2及び図3に示すようなアドレスに、サービスト
ーンデータ等のチャンネル1乃至チャンネル5のデータ
が記憶されている。尚、本実施例では、記憶装置103
はマイクロワイヤ形式のシリアルインターフェースを介
して内部アドレスの指定及びデータの出力が可能なEE
PROMであるナショナルセミコンダクタ社製のNMC
93C56を使用している。また、記憶装置103に
は、予め図2に示すようなアドレス配置で記憶装置10
3のリードコマンド、サービストーン用データ、次周期
のアドレスデータ等が記憶されている。図3は、記憶装
置103に記憶されている各CHのサービストーン用デ
ータ及びアドレスデータの詳細を示す図である。一般
に、交換機では、600Hzあるいは1200Hzの単
音がサービストーンとして使用される。また、電話等の
通話帯域を確保するためには、サンプリング周期を12
5μsecとした場合、前記単音の1周期のサンプルデ
ータ数は、10個乃至20個である。本実施例では、サ
ービストーンを3種類、各サービストーン用データ数を
20個とした場合の例を示している。
FIG. 1 is a block diagram showing an embodiment of the present invention. In FIG. 1, a central processing unit (CPU) 101
Is connected to the control terminal of the time switch 102,
In response to the service tone tuning signal S from the outside, it operates to selectively output a signal from the second output terminal ST o2 of the time switch 102. The input terminal ST i and the first output terminal ST o1 of the time switch 102 are connected to the output terminal D o and the input terminal D i of the storage device 103, respectively, and the output signal ST i is output from the storage device 103 to the time switch 102. An output signal ST O1 is output from the time switch 102 to the storage device 103. In this embodiment, MT8980 manufactured by MITEL is used as the time switch 102. In addition, the control terminal F of the time switch 102
oi and C 4i are respectively connected to the first and second output terminals of the timing signal generation circuit 104, and the timing signal F oi ,
C 4i is input. The third and fourth output terminals of the timing signal generation circuit 104 are connected to the chip select terminal CS and the clock signal input terminal CK of the storage device 103, and the chip select signal CS and the clock signal CK are output to the storage device 103. The storage device 103 is an EEPROM capable of designating an address and calling stored data through a serial interface of a microwire type. The storage device 103 has channels 1 to 1 such as service tone data at addresses as shown in FIGS. The data of 5 are stored. In this embodiment, the storage device 103
Is an EE capable of specifying internal addresses and outputting data via a serial interface of microwire format
National Semiconductor's NMC which is a PROM
I am using 93C56. Further, in the storage device 103, the storage device 10 is arranged in advance with an address arrangement as shown in FIG.
3 read command, service tone data, next cycle address data, and the like are stored. FIG. 3 is a diagram showing details of service tone data and address data of each CH stored in the storage device 103. In the exchange, a single tone of 600 Hz or 1200 Hz is generally used as a service tone. In addition, in order to secure a call band for telephones, etc., the sampling cycle is set to 12
When it is set to 5 μsec, the number of sample data of one cycle of the single tone is 10 to 20. In this embodiment, there are three types of service tones and the number of data for each service tone is 20.

【0015】図4は、図1のサービストーン発生回路の
動作を説明するためのタイミング図であり又、図5は時
間スイッチ102の動作を説明するための説明図であ
る。以下、図1乃至図5を用いて本実施例の動作を説明
する。まず、CPU101から時間スイッチ102のC
H.0出力用記憶領域に、記憶装置103のリードコマ
ンドである06Hを書込む。これにより、時間スイッチ
102の入力信号STiのCH.5と出力信号STo1
CH.1を接続することにより、図4に示すように、S
TーBUSのCH.0のタイミングで記憶装置103の
信号CSを有効にした後、信号STo1に時間スイッチ1
02から、記憶装置103のリードコマンド06H、C
H.1に記憶装置102のアドレスデータA7乃至A0
出力する。前記アドレスデータA7乃至A0に対応する記
憶装置103のアドレスから、信号STiのCH.2乃
至チャンネル4に、3種類のサビストーン用データが最
上位ビットD7から出力される。CH.5には図2に示
すように次周期のアドレスデータが予め記憶装置103
内に記憶されているので、次の周期では、信号STo1
CH.1に前記アドレスデータA7乃至A0が出力され、
信号STiのCH.2乃至からCH.4には、順次、次
のサービストーン用データが記憶された順序で、記憶装
置103の出力端子D0乃至D7から出力される。信号C
Sが有効な期間中は、信号STo1に記憶装置103のリ
ードコマンド06H及び次のアドレスデータがセットさ
れなくても記憶装置103が自動的に次のアドレスデー
タを出力する。図3で示した20個のデータを出力する
と、次に記憶されているアドレスデータはゼロに戻るの
で、初めのアドレスから前記動作を繰返すことになる。
FIG. 4 is a timing diagram for explaining the operation of the service tone generating circuit of FIG. 1, and FIG. 5 is an explanatory diagram for explaining the operation of the time switch 102. The operation of this embodiment will be described below with reference to FIGS. First, from the CPU 101 to C of the time switch 102
H. Write a read command 06 H of the storage device 103 to the 0 output storage area. Thus, CH of the input signal ST i of time switches 102. 5 and CH of output signal ST o1 . By connecting 1 as shown in FIG.
CH of T-BUS. After enabling the signal CS of the storage device 103 at the timing of 0, the time switch 1 is applied to the signal ST o1.
02, read commands 06 H and C of the storage device 103
H. The address data A 7 to A 0 of the storage device 102 are output to the memory 1. The address of the storage device 103 corresponding to the address data A 7 to A 0, CH signal ST i. Three types of rust stone data are output from the most significant bit D 7 to channels 2 to 4. CH. 5, the address data of the next cycle is previously stored in the storage device 103 as shown in FIG.
In the next cycle, the signal ST o1 of CH. The address data A 7 to A 0 are output to 1
CH of signal ST i . 2 to CH. 4, the next service tone data is sequentially output from the output terminals D 0 to D 7 of the storage device 103 to the storage device 4. Signal C
During the period when S is valid, the storage device 103 automatically outputs the next address data even if the read command 06 H of the storage device 103 and the next address data are not set in the signal ST o1 . When the 20 pieces of data shown in FIG. 3 are output, the address data stored next returns to zero, and the above operation is repeated from the first address.

【0016】以上の動作によって、CH.2の1番目の
サービストーン用データ、CH.3の1番目のサービス
トーン用データ、CH.4の1番目のサービストーン用
データ、CH.2の2番目のサービストーン用データ、
CH.3の2番目のサービストーン用データ、・・・、
CH.4の20番目のサービストーン用データの順で直
列信号として、記憶装置103の出力端子D0乃至D7
ら出力される。
By the above operation, CH. 2 for the first service tone, CH. No. 3, first service tone data, CH. No. 4, first service tone data, CH. Data for the second service tone of 2,
CH. Data for the second service tone of 3 ...
CH. The four 20th service tone data are output as serial signals from the output terminals D 0 to D 7 of the storage device 103.

【0017】時間スイッチ102は、CPU101から
の選局信号に応じて、所定CHのサービストーン用デー
タのみを順次、出力端子STo2から出力する。前記実施
例では、サービストーンが3種類の場合を説明したが、
これ以外の数のサービストーンを発生させることも可能
である。また、サービストーン用データの記憶装置とし
て、マイクロワイヤ形式のシリアルインターフェースを
持つEEPROMを使用したが、これ以外のインターフ
ェースを持つ記憶装置を使用することが可能である。
The time switch 102 sequentially outputs only the service tone data of a predetermined CH from the output terminal ST o2 in response to the channel selection signal from the CPU 101. In the above embodiment, the case where there are three types of service tones has been described.
It is also possible to generate other numbers of service tones. Further, although the EEPROM having the microwire type serial interface is used as the storage device for the service tone data, it is possible to use a storage device having an interface other than this.

【0018】本実施例によれば、サービストーン用デー
タのアドレスデータを記憶装置内に記憶し、前記アドレ
スデータを利用して記憶装置内のサービストーンデータ
を呼出すようにしているので、アドレス指定用のカウン
タ等が不要となり、構成が簡単かつ廉価になるという効
果が生じる。また、サービストーン用データはシリアル
データ形式で出力されるため、STーBUSを使用する
場合でもSTーBUS形式のシリアルデータに変換する
ためのシフトレジスタ等が不要となり、構成が簡単かつ
廉価になるという効果が生じる。
According to this embodiment, the address data of the service tone data is stored in the storage device, and the service tone data in the storage device is called by using the address data. The counter and the like are not required, and the structure is simple and inexpensive. Further, since the service tone data is output in the serial data format, a shift register or the like for converting the ST-BUS format into the serial data in the ST-BUS format is unnecessary, and the configuration is simple and inexpensive. The effect will occur.

【0019】[0019]

【発明の効果】本発明によれば、サービストーン用デー
タのアドレスデータを記憶装置内に記憶し、前記アドレ
スデータを利用して記憶装置内のサービストーンデータ
を呼出すようにしているので、構成が簡単かつ廉価にな
るという効果が生じる。
According to the present invention, the address data of the service tone data is stored in the storage device, and the service tone data in the storage device is called by using the address data. The effect is that it is simple and inexpensive.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例を示すブロック図。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】本発明に使用する記憶装置の記憶内容を示す
図。
FIG. 2 is a diagram showing stored contents of a storage device used in the present invention.

【図3】本発明に使用する記憶装置の記憶内容を示す
図。
FIG. 3 is a diagram showing stored contents of a storage device used in the present invention.

【図4】本発明の動作を説明するためのタイミング図。FIG. 4 is a timing chart for explaining the operation of the present invention.

【図5】本発明に使用する時間スイッチの動作説明図。FIG. 5 is an operation explanatory diagram of the time switch used in the present invention.

【図6】従来のサービストーン発生回路のブロック図。FIG. 6 is a block diagram of a conventional service tone generation circuit.

【図7】従来のサービストーン発生回路の動作を説明す
るためのタイミング図。
FIG. 7 is a timing chart for explaining the operation of a conventional service tone generation circuit.

【図8】従来のサービストーン発生回路の動作を説明す
るためのタイミング図。
FIG. 8 is a timing chart for explaining the operation of a conventional service tone generation circuit.

【符号の説明】[Explanation of symbols]

101・・・中央処理装置 102・・・時間スイッチ手段としての時間スイッチ 103・・・記憶手段としての記憶装置 104・・・タイミング信号発生手段としてのタイミン
グ信号発生回路
101 ... Central processing unit 102 ... Time switch as time switch means 103 ... Storage device as storage means 104 ... Timing signal generation circuit as timing signal generation means

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】サービストーン用データ及びアドレスデー
タが記憶され、そのアドレス端子に入力された信号に対
応するアドレスの前記サービストーン用データ及びアド
レスデータを出力する記憶手段と、前記記憶手段から前
記サービストーン用データを出力させるためのタイミン
グ信号を発生するタイミング信号発生手段と、前記記憶
手段から出力される前記サービストーン用データの中の
所定の前記サービストーン用データを選択的にラインに
送出すると共に前記アドレスデータを前記記憶手段のア
ドレス端子に出力する時間スイッチ手段とを備えて成る
ことを特徴とするサービストーン発生回路。
1. Storage means for storing service tone data and address data and outputting the service tone data and address data of an address corresponding to a signal input to the address terminal, and the service from the storage means. Timing signal generating means for generating a timing signal for outputting tone data, and predetermined service tone data among the service tone data output from the storage means are selectively transmitted to a line. A service tone generating circuit comprising: time switch means for outputting the address data to an address terminal of the storage means.
JP23326191A 1991-09-12 1991-09-12 Service tone generation method Expired - Fee Related JP3188287B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23326191A JP3188287B2 (en) 1991-09-12 1991-09-12 Service tone generation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23326191A JP3188287B2 (en) 1991-09-12 1991-09-12 Service tone generation method

Publications (2)

Publication Number Publication Date
JPH0575714A true JPH0575714A (en) 1993-03-26
JP3188287B2 JP3188287B2 (en) 2001-07-16

Family

ID=16952311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23326191A Expired - Fee Related JP3188287B2 (en) 1991-09-12 1991-09-12 Service tone generation method

Country Status (1)

Country Link
JP (1) JP3188287B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200493B1 (en) 1998-05-20 2001-03-13 Tdk Corporation MnMgCuZn ferrite material

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200493B1 (en) 1998-05-20 2001-03-13 Tdk Corporation MnMgCuZn ferrite material

Also Published As

Publication number Publication date
JP3188287B2 (en) 2001-07-16

Similar Documents

Publication Publication Date Title
US4205203A (en) Methods and apparatus for digitally signaling sounds and tones in a PCM multiplex system
US4564926A (en) Information memory device with address multiplexing
KR860000980B1 (en) Digital pbx system
US3899642A (en) Method of distributing tone and alerting signals in a TDM communication system
GB1185731A (en) Improvements in or relating to Signal Transfer Systems
US4152548A (en) Immediate ring-back control system for time-division telephone exchange
US4845726A (en) Maximum length linearly recurring sequence generator control device
US4498171A (en) Tone source for telephone systems
JPH0575714A (en) Service tone generating circuit
RU2174744C2 (en) Apparatus for generating tone signals for automatic electronic telephone station
US3904831A (en) Tone control arrangement for electronic PABX
JPH0767154A (en) Address converting device for time switch
CA1185023A (en) Tone source for telephone systems
JP2618876B2 (en) Service tone generator
KR0168795B1 (en) Tone generator using digital signal processor
KR100678153B1 (en) The tone generation circuit for exchange system
JPH0218632B2 (en)
JPH0686376A (en) Digital tone generating circuit
KR890005371B1 (en) Tone-generator of digital type exchange
JPS5934939Y2 (en) Memory addressing circuit
US4435620A (en) Dial pulse delay circuit
SU1177926A1 (en) Switching device
SU1474649A1 (en) Device for servicing requests
JPH0429272B2 (en)
KR950002862Y1 (en) Dtmf generating device for electronic exchanger

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000411

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010403

LAPS Cancellation because of no payment of annual fees