JPH0575036A - Manufacture of semiconductor device and semiconductor device - Google Patents
Manufacture of semiconductor device and semiconductor deviceInfo
- Publication number
- JPH0575036A JPH0575036A JP3261284A JP26128491A JPH0575036A JP H0575036 A JPH0575036 A JP H0575036A JP 3261284 A JP3261284 A JP 3261284A JP 26128491 A JP26128491 A JP 26128491A JP H0575036 A JPH0575036 A JP H0575036A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- temperature
- counting
- switched capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置の製造方法と
半導体装置の構成に関し、とくに発振回路に適用し、温
度変化に対して精度の高い発振周波数を得る発振回路を
形成した半導体装置の製造方法と半導体装置の構成とに
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device and a structure of the semiconductor device, and more particularly to a method of manufacturing a semiconductor device which is applied to an oscillation circuit to form an oscillation circuit which obtains an oscillation frequency with high accuracy with respect to temperature change. The present invention relates to a method and a structure of a semiconductor device.
【０００２】[0002]
【従来の技術】発振回路を設ける場合その形式には種々
のものがあるが、安定で高い精度が要求される用途で
は、水晶振動子を使った発振回路（以下水晶発振回路と
記す）が広く用いられている。この水晶発振回路は、水
晶振動子の固有振動数により発振周波数が決まるので、
発振回路の種々な因子の影響を受け難くい。このため、
他の発振回路に比較して周波数精度が高く、かつ安定な
発振特性を得ることができる。したがって特に通信装置
等の発振回路には、水晶発振回路が広く用いられてい
る。2. Description of the Related Art There are various types of oscillator circuits when they are provided, but in applications where stable and high accuracy is required, oscillator circuits using crystal oscillators (hereinafter referred to as crystal oscillator circuits) are widely used. It is used. In this crystal oscillation circuit, the oscillation frequency is determined by the natural frequency of the crystal unit,
It is difficult to be affected by various factors of the oscillator circuit. For this reason,
It is possible to obtain stable oscillation characteristics with higher frequency accuracy than other oscillation circuits. Therefore, a crystal oscillator circuit is widely used especially for an oscillator circuit of a communication device or the like.
【０００３】しかしながら水晶振動子の固有振動数は温
度により変化する。このため、発振回路が周囲温度の変
化の影響を受ける場合には５ｐｐｍから５０ｐｐｍ程度
の発振周波数の変動を生じる。However, the natural frequency of the crystal unit changes with temperature. Therefore, when the oscillation circuit is affected by the change in ambient temperature, the oscillation frequency fluctuates by about 5 ppm to 50 ppm.
【０００４】この周囲温度の変化による発振周波数の変
動を除去するためには、温度補償を行なうことが必要に
なる。この温度補償の動作原理と、従来例における温度
補償型発振回路の構成とを、温度補償型の発振回路の回
路図を示す、図１０を用いて説明する。In order to eliminate the fluctuation of the oscillation frequency due to the change of ambient temperature, it is necessary to perform temperature compensation. The operation principle of this temperature compensation and the configuration of the temperature compensation type oscillation circuit in the conventional example will be described with reference to FIG. 10, which is a circuit diagram of the temperature compensation type oscillation circuit.
【０００５】定電流源３０１はサーミスタ３０２に接続
し、この定電流源３０１により、サーミスタ３０２に一
定電流を供給する。サーミスタ３０２は、サーミスタ３
０２の抵抗値の変化をサーミスタ３０２の両端の電圧値
の変化に変換する。The constant current source 301 is connected to the thermistor 302, and the constant current source 301 supplies a constant current to the thermistor 302. The thermistor 302 is the thermistor 3
The change in the resistance value of 02 is converted into the change in the voltage value across the thermistor 302.
【０００６】サーミスタ３０２は一種の抵抗体である
が、温度によりその抵抗値がある一定の規則に従って変
化する。したがって前述の説明のように、定電流源３０
１とサーミスタ３０２との構成によって、温度変化を電
圧変化として取り出すことができる。The thermistor 302 is a kind of resistor, and its resistance value changes according to a certain rule depending on the temperature. Therefore, as described above, the constant current source 30
With the configuration of 1 and the thermistor 302, a temperature change can be extracted as a voltage change.
【０００７】このサーミスタ３０２によって取り出した
電圧変化は、アナログ／デジタルコンバータ（以下Ａ／
Ｄコンバータと記載する）３０３に入力し、Ａ／Ｄコン
バータ３０３によってデジタル出力に変換する。このＡ
／Ｄコンバータ３０３の出力は、不揮発性メモリトラン
ジスタ、あるいはマスクＲＯＭにより構成するメモリ２
０９のアドレスバス２０７に出力する。The voltage change extracted by the thermistor 302 is converted into an analog / digital converter (hereinafter referred to as A /
It will be described as a D converter) 303 and is converted into a digital output by the A / D converter 303. This A
The output of the / D converter 303 is a memory 2 composed of a non-volatile memory transistor or a mask ROM.
09 to the address bus 207.
【０００８】メモリ２０９は、Ａ／Ｄコンバータ３０３
のデジタル出力を受けてアドレッシングし、そのメモリ
２０９のアドレスに格納されているデータを、メモリ２
０９のデータバス２１７に出力する。The memory 209 is an A / D converter 303.
Addressing by receiving the digital output of the memory 209, and the data stored in the address of the memory 209 is stored in the memory 2
09 to the data bus 217.
【０００９】データバス２１７は、デジタル／アナログ
コンバータ（以下Ｄ／Ａコンバータと記す）３０７のデ
ジタル入力に接続する。Ｄ／Ａコンバータ３０７は、デ
ータバス２１７に出力したメモリ２０９のデジタル出力
を受けて、アナログ電圧を出力する。The data bus 217 is connected to a digital input of a digital / analog converter (hereinafter referred to as a D / A converter) 307. The D / A converter 307 receives the digital output of the memory 209 output to the data bus 217 and outputs an analog voltage.
【００１０】このＤ／Ａコンバータ３０７のアナログ出
力端子は、バリキャップダイオード３０９に接続する。
すなわちＤ／Ａコンバータ３０７のアナログ電圧出力
は、バリキャップダイオード３０９に印加して、このバ
リキャップダイオード３０９のコンデンサ容量値を変化
させる。The analog output terminal of the D / A converter 307 is connected to the varicap diode 309.
That is, the analog voltage output of the D / A converter 307 is applied to the varicap diode 309 to change the capacitor capacitance value of the varicap diode 309.
【００１１】一方、水晶発振回路３１４は、水晶振動子
２１３と、インバータ２１２と、帰還抵抗２１１と、コ
ンデンサ３０８と、コンデンサ３１３と、バリキャップ
ダイオード３０９とから構成している。On the other hand, the crystal oscillation circuit 314 comprises a crystal oscillator 213, an inverter 212, a feedback resistor 211, a capacitor 308, a capacitor 313, and a varicap diode 309.
【００１２】さらにコンデンサ３０８とバリキャップダ
イオード３０９とは、互いに直列に接続し、コンデンサ
３１３と共に、それぞれ発振コンデンサを構成してい
る。Further, the capacitor 308 and the varicap diode 309 are connected in series with each other, and together with the capacitor 313, each constitutes an oscillation capacitor.
【００１３】水晶発振回路３１４は発振コンデンサの容
量値の変化によって、その発振周波数が変化する。この
ため、バリキャップダイオード３０９の容量値変化によ
り、水晶発振回路３１４の発振周波数を変化させること
ができる。The oscillation frequency of the crystal oscillator circuit 314 changes according to the change of the capacitance value of the oscillation capacitor. Therefore, the oscillation frequency of the crystal oscillation circuit 314 can be changed by changing the capacitance value of the varicap diode 309.
【００１４】したがって、前述の温度補償型発振回路に
おいては、水晶発振回路３１４の発振周波数の温度によ
る変化分を補正するように、メモリ２０９にデータを書
き込んでおけば、サーミスタ３０２によって検出した温
度情報によって、水晶発振回路３１４の発振周波数の温
度による変化分を打ち消すことが可能となる。このた
め、水晶発振回路３１４の発振周波数は、温度による影
響を受けないで常に一定となる。Therefore, in the above-mentioned temperature compensation type oscillation circuit, if data is written in the memory 209 so as to correct the variation of the oscillation frequency of the crystal oscillation circuit 314 due to the temperature, the temperature information detected by the thermistor 302 will be obtained. Thus, it becomes possible to cancel out the variation of the oscillation frequency of the crystal oscillation circuit 314 due to the temperature. Therefore, the oscillation frequency of the crystal oscillator circuit 314 is always constant without being affected by the temperature.
【００１５】[0015]
【発明が解決しようとする課題】しかしながら、従来の
温度補償型発振回路においては、温度検出装置としての
サーミスタ３０２と、温度情報のデジタル出力を得るた
めの装置としてＡ／Ｄコンバータ３０３と、さらに発振
周波数の温度による変化分を補正するためのメモリ２０
９と、そしてさらにデジタル入力をアナログ電圧に変換
するための装置としてＤ／Ａコンバータ３０７と、さら
にそのうえ水晶発振回路３１４の発振コンデンサの容量
値を調節する装置としてバリキャップダイオード３０９
と、またさらにサーミスタ３０２に定電流を供給するた
めの定電流源３０１など、多数の構成部品を必要とす
る。However, in the conventional temperature compensation type oscillation circuit, the thermistor 302 as the temperature detecting device, the A / D converter 303 as the device for obtaining the digital output of the temperature information, and the oscillation are further provided. Memory 20 for correcting a change in frequency due to temperature
9, and a D / A converter 307 as a device for converting a digital input into an analog voltage, and a varicap diode 309 as a device for adjusting the capacitance value of the oscillation capacitor of the crystal oscillation circuit 314.
Moreover, a large number of components such as a constant current source 301 for supplying a constant current to the thermistor 302 are required.
【００１６】そのうえ、これら上述の部品は、それぞれ
異なる材料から作られていて、必然的に別々の構成部品
となる。このため、従来の温度補償型発振回路は部品点
数が多く、非常に複雑で、占有する面積、体積も大きく
なるという問題がある。Moreover, these above-mentioned parts are made of different materials and are necessarily separate components. Therefore, the conventional temperature-compensated oscillator circuit has a large number of parts, is very complicated, and has a problem that it occupies a large area and volume.
【００１７】本発明の目的は、上記した従来の課題を解
決し、温度検出装置としてのサーミスタと、デジタル出
力を得るためのＡ／Ｄコンバータと、アナログ電圧出力
を得るためのＤ／Ａコンバータと、発振周波数を調整す
るためのバリキャップダイオードとが共に不要で、温度
検出回路と不揮発性メモリとスイッチトキャパシタ回路
とから構成し、かつこれらの構成要素のすべてを一個の
半導体チップ上に形成して、検出した温度情報に基づき
発振回路の発振周波数を調整し、従来よりもはるかに簡
単な構成で、広い温度範囲において高い発振周波数精度
を達成することが可能な半導体装置の製造方法、および
半導体装置を提供することにある。An object of the present invention is to solve the above conventional problems and to provide a thermistor as a temperature detecting device, an A / D converter for obtaining a digital output, and a D / A converter for obtaining an analog voltage output. , A varicap diode for adjusting the oscillation frequency is not required, and it is composed of a temperature detection circuit, a non-volatile memory, and a switched capacitor circuit, and all of these constituent elements are formed on one semiconductor chip. A method for manufacturing a semiconductor device, which adjusts the oscillation frequency of an oscillation circuit based on detected temperature information, and is capable of achieving a high oscillation frequency accuracy in a wide temperature range with a much simpler configuration than before, and a semiconductor device To provide.
【００１８】[0018]
【課題を解決するための手段】上記目的を達成するため
に、本発明においては下記記載の手段を採用する。In order to achieve the above object, the following means are employed in the present invention.
【００１９】本発明の半導体装置の製造方法は、発振回
路とこの発振回路の発振周波数の計数を行う計数回路と
からなる発振計数回路を２組備え、第１の発振回路と第
２の発振回路とは発振周波数の温度特性が相異なるよう
に構成し、第１の発振計数回路の出力により第２の発振
計数回路の計数動作を制御して温度に対応したデジタル
出力を発生する温度検出回路と、この温度検出回路のデ
ジタル出力によるアドレッシングに応じたデータを出力
するメモリと、このメモリの出力データを受けて開閉す
るスイッチ群と容量素子との直列接続を複数個並列に接
続したスイッチトキャパシタ回路を含む水晶発振回路と
で構成し、スイッチ群の開閉の組合わせでスイッチトキ
ャパシタ回路の容量値を制御することにより水晶発振回
路の発振周波数を調整する温度補償型発振回路を備え、
第１の発振計数回路と第２の発振計数回路とメモリとス
イッチトキャパシタ回路とを一個の半導体チップ上に設
けた半導体装置の製造方法は、半導体基板表面にフィー
ルド酸化膜を形成する工程と、このフィールド酸化膜の
非形成領域にシリコン酸化膜を形成する工程と、このシ
リコン酸化膜およびフィールド酸化膜の上に多結晶シリ
コン膜を形成する工程と、この多結晶シリコン膜を選択
的にエッチング除去して、抵抗素子を構成する第１の島
状多結晶シリコン膜を形成すると同時に、半導体基板表
面に形成したシリコン酸化膜の上に容量素子の一方の電
極を構成する第２の島状多結晶シリコン膜を形成する工
程と、抵抗素子を構成する第１の島状多結晶シリコン膜
に選択的に不純物を導入する工程とを有することを特徴
とするものである。The method of manufacturing a semiconductor device of the present invention comprises two sets of oscillation counting circuits each including an oscillation circuit and a counting circuit for counting the oscillation frequency of the oscillation circuit, the first oscillation circuit and the second oscillation circuit. And a temperature detection circuit configured to have different temperature characteristics of the oscillation frequency and controlling the counting operation of the second oscillation counting circuit by the output of the first oscillation counting circuit to generate a digital output corresponding to the temperature. , A memory that outputs data according to addressing by digital output of the temperature detection circuit, and a switched capacitor circuit in which a plurality of series connections of a switch group that opens and closes by receiving the output data of the memory and a capacitive element are connected in parallel. The oscillation frequency of the crystal oscillation circuit is controlled by controlling the capacitance value of the switched capacitor circuit by the combination of opening and closing the switch group. Comprising a temperature-compensated oscillator circuit for integer,
A method of manufacturing a semiconductor device in which a first oscillation counting circuit, a second oscillation counting circuit, a memory, and a switched capacitor circuit are provided on one semiconductor chip includes a step of forming a field oxide film on a surface of a semiconductor substrate, A step of forming a silicon oxide film in a region where the field oxide film is not formed, a step of forming a polycrystalline silicon film on the silicon oxide film and the field oxide film, and selectively removing the polycrystalline silicon film by etching. To form a first island-shaped polycrystalline silicon film forming a resistance element, and at the same time, form a second island-shaped polycrystalline silicon film forming one electrode of the capacitance element on the silicon oxide film formed on the surface of the semiconductor substrate. The method is characterized by including a step of forming a film and a step of selectively introducing impurities into the first island-shaped polycrystalline silicon film forming the resistance element.
【００２０】本発明の半導体装置は、発振回路とこの発
振回路の発振周波数の計数を行う計数回路とからなる発
振計数回路を２組備え、第１の発振回路と第２の発振回
路とは発振周波数の温度特性が相異なるように構成し、
第１の発振計数回路の出力により第２の発振計数回路の
計数動作を制御して温度に対応したデジタル出力を発生
する温度検出回路と、この温度検出回路のデジタル出力
によるアドレッシングに応じたデータを出力するメモリ
と、このメモリの出力データを受けて開閉するスイッチ
群と容量素子との直列接続を複数個並列に接続したスイ
ッチトキャパシタ回路を含む水晶発振回路とで構成し、
スイッチ群の開閉の組合わせでスイッチトキャパシタ回
路の容量値を制御することにより水晶発振回路の発振周
波数を調整する温度補償型発振回路を備え、第１の発振
計数回路と、第２の発振計数回路と、メモリと、スイッ
チトキャパシタ回路とを一個の半導体チップ上に設けた
ことを特徴とするものである。The semiconductor device of the present invention is provided with two sets of oscillation counting circuits each including an oscillation circuit and a counting circuit for counting the oscillation frequency of the oscillation circuit. The first oscillation circuit and the second oscillation circuit oscillate. Configured so that the temperature characteristics of frequency are different,
A temperature detection circuit that controls the counting operation of the second oscillation counter circuit by the output of the first oscillation counter circuit to generate a digital output corresponding to the temperature, and data corresponding to addressing by the digital output of the temperature detection circuit. A memory for outputting, and a crystal oscillation circuit including a switched capacitor circuit in which a plurality of series connections of a switch group that opens and closes in response to the output data of this memory and a capacitive element are connected in parallel,
A temperature compensation type oscillation circuit for adjusting the oscillation frequency of the crystal oscillation circuit by controlling the capacitance value of the switched capacitor circuit by the combination of opening and closing the switch group is provided. The first oscillation counting circuit and the second oscillation counting circuit The memory, and the switched capacitor circuit are provided on one semiconductor chip.
【００２１】[0021]
【実施例】以下図面を用いて本発明の実施例を説明す
る。Embodiments of the present invention will be described below with reference to the drawings.
【００２２】まず本発明の実施例における半導体装置の
構造を、図１を参照して説明する。First, the structure of a semiconductor device according to an embodiment of the present invention will be described with reference to FIG.
【００２３】図１は本発明の半導体装置を示す断面図で
ある。半導体基板１１１上に形成した抵抗素子１４０
と、容量素子１４１と、Ｐ型ＭＯＳトランジスタ１３３
と、Ｎ型ＭＯＳトランジスタ１３５と、不揮発性メモリ
トランジスタ１３７とから構成する。FIG. 1 is a sectional view showing a semiconductor device of the present invention. Resistor element 140 formed on semiconductor substrate 111
, Capacitive element 141, and P-type MOS transistor 133
And an N-type MOS transistor 135 and a non-volatile memory transistor 137.
【００２４】発振回路は、抵抗素子１４０と、容量素子
１４１と、ＭＯＳトランジスタとから構成する。The oscillator circuit comprises a resistance element 140, a capacitance element 141, and a MOS transistor.
【００２５】メモリは、不揮発性メモリトランジスタ１
３７と、ＭＯＳトランジスタとから構成する。The memory is a non-volatile memory transistor 1
37 and a MOS transistor.
【００２６】スイッチトキャパシタ回路は、容量素子１
４１と、ＭＯＳトランジスタとから構成する。The switched capacitor circuit includes the capacitive element 1
41 and a MOS transistor.
【００２７】以上のように、発振回路と、メモリと、ス
イッチトキャパシタ回路とが半導体基板１１１上の一個
の半導体チップに設けられている。したがって、構成が
簡単になり、本発明の半導体装置を使えば、従来よりも
部品点数が大幅に削減でき、遥かに小型で軽量な温度補
償型発振器を得ることができる。As described above, the oscillator circuit, the memory, and the switched capacitor circuit are provided on one semiconductor chip on the semiconductor substrate 111. Therefore, the structure is simplified, and by using the semiconductor device of the present invention, the number of parts can be greatly reduced as compared with the conventional one, and a much smaller and lighter temperature-compensated oscillator can be obtained.
【００２８】次に図１〜図６を用いて本発明の半導体装
置の製造方法を説明する。Next, a method of manufacturing the semiconductor device of the present invention will be described with reference to FIGS.
【００２９】まず図２に示すように、Ｎ型の半導体基板
１１１に熱酸化法により二酸化シリコン酸化膜からなる
不純物阻止膜１１３を、５００ｎｍ〜１０００ｎｍの厚
さに形成する。First, as shown in FIG. 2, an impurity blocking film 113 made of a silicon dioxide oxide film is formed on an N-type semiconductor substrate 111 by a thermal oxidation method to a thickness of 500 nm to 1000 nm.
【００３０】その後、フォトエッチング処理によりＮ型
ＭＯＳ（Ｍｅｔａｌ ＯｘｉｄｅＳｉｌｉｃｏｎ）トラ
ンジスタと、容量素子と、不揮発性メモリトランジスタ
とを形成する領域に、開口部１１５、１１７、１１９
を、不純物阻止膜１１３にそれぞれ形成する。その後、
開口部１１５、１１７、１１９内の露出した半導体基板
１１１の領域に、イオン注入法と熱拡散法とを用いて、
Ｐ型の拡散領域１２１を形成する。After that, openings 115, 117, and 119 are formed in regions where N-type MOS (Metal Oxide Silicon) transistors, capacitors, and nonvolatile memory transistors are formed by photoetching.
Are formed on the impurity blocking film 113, respectively. afterwards,
In the exposed regions of the semiconductor substrate 111 in the openings 115, 117, and 119, an ion implantation method and a thermal diffusion method are used,
A P type diffusion region 121 is formed.
【００３１】次に図３に示すように、イオン注入のマス
クとして用いた不純物阻止膜１１３をエッチングして、
すべて除去する。Next, as shown in FIG. 3, the impurity blocking film 113 used as a mask for ion implantation is etched,
Remove all.
【００３２】その後、窒化膜で覆われた領域は酸化が行
われず、窒化膜を形成していない領域は酸化されるとい
う現象を利用した、いわゆる選択酸化法により、半導体
基板１１１のフィールド領域に、５００ｎｍ〜１０００
ｎｍの厚さのフィールド酸化膜１２３を形成する。After that, by a so-called selective oxidation method utilizing the phenomenon that the region covered with the nitride film is not oxidized and the region without the nitride film is oxidized, the field region of the semiconductor substrate 111 is 500 nm to 1000
A field oxide film 123 having a thickness of nm is formed.
【００３３】その後、フィールド酸化膜１２３が形成さ
れていない領域の選択酸化のマスクとして用いた窒化膜
は、選択酸化処理の後、エッチングにより除去して、半
導体基板１１１の清浄面１２５を露出させる。After that, the nitride film used as a mask for the selective oxidation in the region where the field oxide film 123 is not formed is removed by etching after the selective oxidation treatment to expose the clean surface 125 of the semiconductor substrate 111.
【００３４】その後、清浄面１２５に、熱酸化法と気相
成長法とによりシリコン酸化膜−シリコン窒化膜−シリ
コン酸化膜からなる多層膜を１０ｎｍの厚さに形成す
る。次にこの多層膜をフォトエッチングにより選択的に
エッチング除去して、不揮発性メモリトランジスタの形
成領域にのみ島状に多層膜を形成する。この島状に形成
した多層膜１２７を形成すると同時に、半導体基板１１
１の清浄面１２５を再び露出させる。Then, on the clean surface 125, a multilayer film of silicon oxide film-silicon nitride film-silicon oxide film is formed to a thickness of 10 nm by the thermal oxidation method and the vapor phase growth method. Next, the multilayer film is selectively removed by photoetching to form an island-shaped multilayer film only in the formation region of the nonvolatile memory transistor. At the same time as forming the island-shaped multilayer film 127, the semiconductor substrate 11 is formed.
The clean surface 125 of No. 1 is exposed again.
【００３５】次に図４に示すように、半導体基１１１の
清浄面１２５に熱酸化法により、シリコン酸化膜１２９
を５０ｎｍの厚さに形成する。このとき不揮発性メモリ
トランジスタの形成領域である、島状の多層膜１２７の
領域の半導体基板１１１の多層膜下領域１３０は、多層
膜１２７を構成するシリコン窒化膜の酸化抑制作用によ
って、酸化されないまま保たれる。Next, as shown in FIG. 4, a silicon oxide film 129 is formed on the clean surface 125 of the semiconductor substrate 111 by a thermal oxidation method.
To a thickness of 50 nm. At this time, the under-multilayer film region 130 of the semiconductor substrate 111 in the region of the island-shaped multilayer film 127, which is the formation region of the non-volatile memory transistor, remains unoxidized by the oxidation suppressing action of the silicon nitride film forming the multilayer film 127. To be kept.
【００３６】次に図５に示すように、モノシランを反応
ガスとして用いた気相成長法により多結晶シリコン膜１
３１を半導体基板１１１の全面に形成する。Next, as shown in FIG. 5, a polycrystalline silicon film 1 is formed by a vapor phase growth method using monosilane as a reaction gas.
31 is formed on the entire surface of the semiconductor substrate 111.
【００３７】次に図６に示すように、この多結晶シリコ
ン膜１３１をフォトエッチングにより所定の形状にエッ
チングする。この結果、Ｐ型ＭＯＳトランジスタ１３３
と、Ｎ型ＭＯＳトランジスタ１３５と、不揮発性メモリ
トランジスタ１３７とのゲート電極１５７、１６１、１
６３と、フィールド酸化膜１２３の上に第１の島状多結
晶シリコン膜１３９と、シリコン酸化膜１２９の上に第
２の島状多結晶シリコン膜１５９とをそれぞれ形成す
る。Next, as shown in FIG. 6, this polycrystalline silicon film 131 is etched into a predetermined shape by photoetching. As a result, the P-type MOS transistor 133
, Gate electrodes 157, 161, 1 of the N-type MOS transistor 135 and the non-volatile memory transistor 137.
63, a first island-shaped polycrystalline silicon film 139 is formed on the field oxide film 123, and a second island-shaped polycrystalline silicon film 159 is formed on the silicon oxide film 129.
【００３８】その後、多結晶シリコン膜からなるゲート
電極１５７、１６１、１６３と、第２の島状多結晶シリ
コン膜１５９とをエッチングマスクにして、シリコン酸
化膜１２９をエッチングする。すなわち、ゲート電極１
５７、１６１、１６３と、第２の島状多結晶シリコン膜
１５９との下の領域にのみ、シリコン酸化膜１２９を形
成する。After that, the silicon oxide film 129 is etched by using the gate electrodes 157, 161, 163 made of the polycrystalline silicon film and the second island-shaped polycrystalline silicon film 159 as an etching mask. That is, the gate electrode 1
The silicon oxide film 129 is formed only in the regions below 57, 161, 163 and the second island-shaped polycrystalline silicon film 159.
【００３９】このときゲート電極１５７と、ゲート電極
１６１との下に形成するシリコン酸化膜１２９は、それ
ぞれＰ型ＭＯＳトランジスタ１３３と、Ｎ型ＭＯＳトラ
ンジスタ１３５とのゲート酸化膜として作用する。At this time, the silicon oxide film 129 formed under the gate electrode 157 and the gate electrode 161 acts as a gate oxide film for the P-type MOS transistor 133 and the N-type MOS transistor 135, respectively.
【００４０】一方ゲート電極１６３の下の領域に形成す
るシリコン酸化膜とシリコン窒化膜とシリコン酸化膜と
からなる島状の多層膜１２７は、不揮発性メモリトラン
ジスタ１３７のメモリゲート絶縁膜として作用する。こ
の不揮発性メモリトランジスタは、ゲート電極１６３に
加えられる電圧にしたがって電荷を捕獲、あるいは放出
する。On the other hand, the island-shaped multilayer film 127 formed of the silicon oxide film, the silicon nitride film and the silicon oxide film formed in the region under the gate electrode 163 acts as a memory gate insulating film of the nonvolatile memory transistor 137. This non-volatile memory transistor traps or releases electric charge according to the voltage applied to the gate electrode 163.
【００４１】第１の島状多結晶シリコン膜１３９は、抵
抗素子１４０として作用する。さらに第２の島状多結晶
シリコン膜１５９は、容量素子１４１の一方の電極とし
て作用し、第２の島状多結晶シリコン膜１５９の下に残
るシリコン酸化膜１２９は、容量素子１４１の誘電膜と
して作用する。The first island-shaped polycrystalline silicon film 139 acts as a resistance element 140. Further, the second island-shaped polycrystalline silicon film 159 acts as one electrode of the capacitor 141, and the silicon oxide film 129 remaining under the second island-shaped polycrystalline silicon film 159 is the dielectric film of the capacitor 141. Acts as.
【００４２】次に不純物注入の阻止膜として作用するフ
ォトレジスト膜（図示せず）を、半導体基板１１１上の
全面に形成する。その後、露光現像処理により、第１の
島状多結晶シリコン膜１３９上のフォトレジスト膜に開
口を形成し、イオン注入法により第１の島状多結晶シリ
コン膜１３９に、選択的に所定の不純物を所定の不純物
濃度に注入をする。Next, a photoresist film (not shown) that acts as a blocking film for impurity implantation is formed on the entire surface of the semiconductor substrate 111. After that, an opening is formed in the photoresist film on the first island-shaped polycrystalline silicon film 139 by exposure and development processing, and a predetermined impurity is selectively formed in the first island-shaped polycrystalline silicon film 139 by an ion implantation method. Is implanted to a predetermined impurity concentration.
【００４３】さらにその後、不純物注入の阻止膜として
作用するフォトレジスト膜の形成工程とイオン注入工程
とを繰り返し行い、Ｐ型不純物およびＮ型不純物を所定
の領域に導入する。さらにその後、加熱処理を行い導入
した不純物を拡散する。After that, the step of forming a photoresist film acting as a blocking film for impurity implantation and the step of ion implantation are repeated to introduce P-type impurities and N-type impurities into a predetermined region. After that, heat treatment is performed to diffuse the introduced impurities.
【００４４】このイオン注入処理工程と不純物拡散処理
工程との結果、下記の不純物濃度の高い領域を形成す
る。Ｐ型ＭＯＳトランジスタ１３３のソース・ドレイン
となる不純物濃度の濃いＰ型の拡散層１４５を形成す
る。さらにＰ型の拡散領域１２１と負の電源（電源電圧
ＶＳＳ）との電気的コンタクトを取るための、不純物濃
度の濃いＰ型の拡散層１５１を形成する。さらに容量素
子１４１の他方の電極である、半導体基板１１１の電気
的コンタクトを取るための、不純物濃度の濃いＰ型の拡
散層１４７を形成する。さらにＮ型ＭＯＳトランジスタ
１３５と、不揮発性メモリトランジスタ１３７とのソー
ス・ドレインとなる、不純物濃度の濃いＮ型の拡散層１
４９、１５３を形成する。さらにＮ型の半導体基板１１
１と正の電源（電源電圧ＶＤＤ）との電気的コンタクト
を取るための、不純物濃度の濃いＮ型の拡散層１４３を
形成する。As a result of the ion implantation process and the impurity diffusion process, the following high impurity concentration region is formed. A P-type diffusion layer 145 having a high impurity concentration, which serves as a source / drain of the P-type MOS transistor 133, is formed. Further, a P-type diffusion layer 151 having a high impurity concentration is formed for making electrical contact between the P-type diffusion region 121 and a negative power supply (power supply voltage VSS). Further, a P-type diffusion layer 147 having a high impurity concentration for making electrical contact with the semiconductor substrate 111, which is the other electrode of the capacitor 141, is formed. Further, the N-type diffusion layer 1 having a high impurity concentration is used as the source / drain of the N-type MOS transistor 135 and the nonvolatile memory transistor 137.
49 and 153 are formed. Furthermore, an N-type semiconductor substrate 11
An N-type diffusion layer 143 having a high impurity concentration is formed for making electrical contact between 1 and a positive power supply (power supply voltage VDD).
【００４５】ただし、このとき第１の島状多結晶シリコ
ン膜１３９の領域は、常に不純物注入の阻止膜として作
用するフォトレジスト膜で覆っておいて、不要な不純物
の注入を防止する。However, at this time, the region of the first island-shaped polycrystalline silicon film 139 is always covered with a photoresist film that acts as a blocking film for impurity implantation to prevent unnecessary implantation of impurities.
【００４６】次に図１に示すように、リンガラス膜から
なる層間絶縁膜１６５を気相成長法により、半導体基板
１１１上の全面に形成する。Next, as shown in FIG. 1, an interlayer insulating film 165 made of a phosphor glass film is formed on the entire surface of the semiconductor substrate 111 by a vapor phase growth method.
【００４７】その後、フォトエッチング処理によって、
ＭＯＳトランジスタおよび不揮発性メモリトランジスタ
のソース・ドレインとゲートのコンタクトホール１６９
と、Ｐ型の拡散層１５１のコンタクトホール１７７と、
Ｎ型の半導体基板１１１のコンタクトホール１６７と、
抵抗素子１４０のコンタクトホール１７１と、容量素子
１４１の一方の電極のコンタクトホール１７３と、容量
素子１４１の他方の電極となる半導体基板１１１のＰ型
の拡散領域１２１のコンタクトホール１７５とを、それ
ぞれ層間絶縁膜１６５に形成する。Then, by photoetching treatment,
Source / drain / gate contact holes 169 for MOS transistors and non-volatile memory transistors
And a contact hole 177 of the P type diffusion layer 151,
A contact hole 167 of the N-type semiconductor substrate 111,
The contact hole 171 of the resistance element 140, the contact hole 173 of one electrode of the capacitance element 141, and the contact hole 175 of the P type diffusion region 121 of the semiconductor substrate 111, which is the other electrode of the capacitance element 141, are respectively formed between the layers. The insulating film 165 is formed.
【００４８】次にそれぞれのコンタクトホールを形成し
た層間絶縁膜１６５上の全面に、アルミニウム膜からな
る導電性を有する金属膜１７９を、スパッタリング法に
て形成する。Next, a conductive metal film 179 made of an aluminum film is formed by sputtering on the entire surface of the interlayer insulating film 165 in which the respective contact holes are formed.
【００４９】その後、金属膜１７９の不要な部分をフォ
トエッチング処理によりエッチング除去し、ＭＯＳトラ
ンジスタのソース電極配線、ドレイン電極配線、ゲート
電極配線、電源配線、抵抗素子１４０、および容量素子
１４１の電極配線となる金属配線１８１を形成する。Thereafter, unnecessary portions of the metal film 179 are removed by photoetching, and the source electrode wiring, the drain electrode wiring, the gate electrode wiring, the power supply wiring of the MOS transistor, the resistance element 140, and the electrode wiring of the capacitor 141 are removed. A metal wiring 181 to be the above is formed.
【００５０】次に本発明の実施例における半導体装置の
構成と動作とを、図７を参照して説明する。Next, the structure and operation of the semiconductor device according to the embodiment of the present invention will be described with reference to FIG.
【００５１】図７は本発明の半導体装置の構成を示す回
路図である。FIG. 7 is a circuit diagram showing the structure of the semiconductor device of the present invention.
【００５２】本発明の温度補償型発振器は、温度検出回
路２３０と、スイッチトキャパシタ回路２２５を含む水
晶発振回路２１４と、メモリ２０９と、デコード回路２
２７とから構成する。The temperature-compensated oscillator of the present invention includes a temperature detection circuit 230, a crystal oscillation circuit 214 including a switched capacitor circuit 225, a memory 209, and a decoding circuit 2.
And 27.
【００５３】温度検出回路２３０は、第１の発振回路２
０１と第１の計数回路２０４とから構成する第１の発振
計数回路２１５と、第２の発振回路２０２と第２の計数
回路２０５と制御回路２０３とから構成する第２の発振
計数回路２１６と、パルス発生回路２０８と、データラ
ッチ回路２０６とから構成する。The temperature detecting circuit 230 is composed of the first oscillating circuit 2
01 and the first counting circuit 204, a first oscillation counting circuit 215, a second oscillation circuit 202, a second counting circuit 205, and a control circuit 203. , A pulse generation circuit 208 and a data latch circuit 206.
【００５４】メモリ２０９は、不揮発性メモリトランジ
スタで構成する。The memory 209 is composed of a non-volatile memory transistor.
【００５５】スイッチトキャパシタ回路２２５は、容量
素子２２０と、半導体素子からなるスイッチ２１９とを
直列に接続したスイッチトキャパシタ２２８の複数個か
ら構成する。The switched capacitor circuit 225 comprises a plurality of switched capacitors 228 in which a capacitive element 220 and a switch 219 made of a semiconductor element are connected in series.
【００５６】水晶発振回路２１４は、帰還抵抗２１１
と、インバータ２１２と、水晶振動子２１３と、発振コ
ンデンサ２１０、２１８とから構成する。The crystal oscillator circuit 214 includes a feedback resistor 211.
, An inverter 212, a crystal oscillator 213, and oscillation capacitors 210 and 218.
【００５７】以上の説明のように、図１０に示す、従来
例のサーミスタとＡ／Ｄコンバータとで構成した手段よ
り行っていた温度のデジタル情報を得るための作用を、
本発明の半導体装置は、温度検出回路２３０で温度のデ
ジタル情報を得るための作用を行っている。As described above, the operation for obtaining the digital information of the temperature, which is performed by the means including the thermistor and the A / D converter of the conventional example shown in FIG.
In the semiconductor device of the present invention, the temperature detection circuit 230 operates to obtain digital temperature information.
【００５８】さらに、従来はＤ／Ａコンバータとバリキ
ャップダイオードとで構成した手段により行っていたデ
ジタル出力による発振周波数の制御を、本発明の半導体
装置は、スイッチトキャパシタ回路２２５でデジタル出
力による発振周波数の制御を行っている。Further, in the semiconductor device of the present invention, the switched capacitor circuit 225 uses the switched capacitor circuit 225 to control the oscillation frequency by the digital output, which was conventionally performed by the means composed of the D / A converter and the varicap diode. Control of.
【００５９】このため従来例に比較して構成が簡単で、
広い温度範囲にわたって高い発振周波数精度を達成する
ことができる。Therefore, the structure is simple as compared with the conventional example,
High oscillation frequency accuracy can be achieved over a wide temperature range.
【００６０】図７に示す、第１の発振回路２０１と第２
の発振回路２０２とは、それぞれの発振周波数が、それ
ぞれ異なる温度依存性を有している。これら第１の発振
回路２０１と第２の発振回路２０２としては、たとえば
マルチバイブレータ、リング発振回路等を用いることが
でき、その発振周波数の温度依存性は、容量素子と抵抗
素子により定められる時定数の温度依存性に依拠してい
る。The first oscillator circuit 201 and the second oscillator circuit 201 shown in FIG.
The oscillation circuit 202 and the oscillation circuit 202 have different temperature dependences. As the first oscillation circuit 201 and the second oscillation circuit 202, for example, a multivibrator, a ring oscillation circuit, or the like can be used, and the temperature dependence of the oscillation frequency thereof is a time constant determined by a capacitive element and a resistive element. It depends on the temperature dependence of.
【００６１】第１の計数回路２０４と第２の計数回路２
０５とは、直列に接続したそれぞれＭ個およびＮ個のフ
リップフロップ回路により、構成している。First counting circuit 204 and second counting circuit 2
Reference numeral 05 is composed of M and N flip-flop circuits connected in series.
【００６２】第１の発振計数回路２１５は、第１の発振
回路２０１と、この第１の発振回路２０１からの発振パ
ルスを計数できるように、第１の発振回路２０１に接続
する第１の計数回路２０４とから構成している。The first oscillation counting circuit 215 is connected to the first oscillation circuit 201 so that the first oscillation circuit 201 and the oscillation pulse from the first oscillation circuit 201 can be counted. It is composed of a circuit 204.
【００６３】第２の発振計数回路２１６は、第２の発振
回路２０２と第２の計数回路２０５とによって構成す
る。この第２の計数回路２０５は、第２の発振回路２０
２からの発振パルスを、第１の計数回路２０４を構成す
る最終段の１段前のフリップフロップ、すなわちＭ−１
段目のフリップフロップの出力により、制御する制御回
路２０３を通して計数できるように、第２の発振回路２
０２に制御回路２０３を経由して接続する。The second oscillation counting circuit 216 is composed of the second oscillation circuit 202 and the second counting circuit 205. The second counting circuit 205 is the second oscillator circuit 20.
The oscillating pulse from 2 is used as the flip-flop one stage before the final stage constituting the first counting circuit 204, that is, M−1.
The second oscillating circuit 2 enables counting by the control circuit 203 to be controlled by the output of the flip-flop of the second stage.
02 via the control circuit 203.
【００６４】また第２の計数回路２０５は、第１の計数
回路２０４を構成する最終段のフリップフロップ、すな
わち、Ｍ段目のフリップフロップの出力によってリセッ
トするようになっている。Further, the second counting circuit 205 is adapted to be reset by the output of the final stage flip-flop which constitutes the first counting circuit 204, that is, the M-th stage flip-flop.
【００６５】したがって第１の計数回路２０４が、第１
の発振回路２０１から２(M-2) 個のパルスを計数してい
る間に、第２の計数回路２０５が第１の発振回路２０１
から計数をしたパルスの数は、第２の計数回路２０５を
構成するＮ個のフリップフロップ回路の出力としてデジ
タル出力する。Therefore, the first counting circuit 204 is
While counting the 2 (M− 2 ) pulses from the oscillation circuit 201 of FIG.
The number of pulses counted from is digitally output as the output of the N flip-flop circuits forming the second counting circuit 205.
【００６６】第１の発振回路２０１および第２の発振回
路２０２のそれぞれの発振周波数の温度依存性が互いに
異なっているから、上記の第２の計数回路２０５によっ
て計数したパルスの数も温度依存性を持つ。すなわち第
２の計数回路２０５のデジタル出力値は、温度に対して
変化する。Since the respective oscillation frequencies of the first oscillation circuit 201 and the second oscillation circuit 202 have different temperature dependences, the number of pulses counted by the second counting circuit 205 also has temperature dependence. have. That is, the digital output value of the second counting circuit 205 changes with temperature.
【００６７】第２の計数回路２０５に接続する制御回路
２０３が、第１の計数回路２０４を構成するＭ−１段目
のフリップフロップ回路の出力により閉じた直後に、パ
ルス発生回路２０８が、第１の計数回路２０４を構成す
るフリップフロップ回路の中の２段目と、Ｍ−１段目
と、Ｍ段目との３つのフリップフロップ回路からの出力
により１個のパルスを発生する。Immediately after the control circuit 203 connected to the second counting circuit 205 is closed by the output of the (M−1) th stage flip-flop circuit forming the first counting circuit 204, the pulse generating circuit 208 changes the One pulse is generated by the outputs from the three flip-flop circuits of the second stage, the (M-1) th stage, and the Mth stage of the flip-flop circuits that configure the counting circuit 204 of 1.
【００６８】このパルス発生回路２０３からの発生パル
スによってデータラッチ回路２０６が、第２の計数回路
２０５を構成している直列に接続したＮ個のフリップフ
ロップ回路から出力信号を読み込み、この出力信号を保
持する。すなわち温度検出回路２３０を構成している。The data latch circuit 206 reads the output signal from the N flip-flop circuits connected in series which constitute the second counting circuit 205 by the pulse generated from the pulse generating circuit 203, and outputs this output signal. Hold. That is, the temperature detection circuit 230 is configured.
【００６９】データラッチ回路２０６の出力は、メモリ
２０９のアドレスバス２０７に接続する。データラッチ
回路２０６の保持している出力は、メモリ２０９のアド
レスバス２０７に出力し、メモリ２０９をアドレッシン
グする。The output of the data latch circuit 206 is connected to the address bus 207 of the memory 209. The output held by the data latch circuit 206 is output to the address bus 207 of the memory 209 to address the memory 209.
【００７０】メモリ２０９は、このメモリ２０９のアド
レスに格納されているデータをデータバス２１７に出力
する。The memory 209 outputs the data stored at the address of the memory 209 to the data bus 217.
【００７１】このデータバス２１７は、デコード回路２
２７の入力に接続する。This data bus 217 is used for the decoding circuit 2
Connect to 27 inputs.
【００７２】デコード回路２２７は、データバス２１７
の出力に応じて、スイッチトキャパシタ回路２２５を構
成する複数のスイッチトキャパシタ２２８に、直列に接
続した半導体素子で構成するスイッチ群２２９を、選択
的に開閉する。The decoding circuit 227 has a data bus 217.
In accordance with the output of the switch group 229, a switch group 229 including semiconductor elements connected in series to the plurality of switched capacitors 228 forming the switched capacitor circuit 225 is selectively opened and closed.
【００７３】またこれらの複数のスイッチトキャパシタ
２２８は、水晶発振回路２１４の発振コンデンサ２１８
に並列に接続している。The plurality of switched capacitors 228 are the oscillation capacitors 218 of the crystal oscillation circuit 214.
Are connected in parallel.
【００７４】水晶発振回路２１４は、発振コンデンサの
容量の変化に応じてその発振周波数が変化する。上記の
スイッチ群２２９の各スイッチ２１９をデータバス２１
７のデータにより選択的に開閉すれば、発振コンデンサ
２１８に並列に接続される容量素子２２０の数が変化す
る。The crystal oscillation circuit 214 changes its oscillation frequency according to the change in the capacitance of the oscillation capacitor. Each switch 219 of the switch group 229 is connected to the data bus 21.
By selectively opening and closing according to the data of 7, the number of capacitive elements 220 connected in parallel to the oscillation capacitor 218 changes.
【００７５】なおここで、スイッチトキャパシタ２２８
の容量素子２２０のそれぞれを、デコード回路２２７か
らの信号線の重みに準じて容量値が約２倍ずつ変わるよ
うにしておけば、発振コンデンサ２１８に並列に接続し
ている容量値を幅広く変化させることができる。Here, the switched capacitor 228
If the capacitance value of each of the capacitive elements 220 is changed by about two times according to the weight of the signal line from the decoding circuit 227, the capacitance value connected in parallel to the oscillation capacitor 218 can be changed widely. be able to.
【００７６】上記のようにスイッチ群２２９の各スイッ
チ２１９を選択的に開閉すれば、発振コンデンサ２１８
に並列に接続している容量素子２２０の数が変化するの
で、等価的に発振コンデンサ２１８の容量値が変化した
ことになる。したがって水晶発振回路２１４の発振周波
数を変化させることができる。By selectively opening and closing each switch 219 of the switch group 229 as described above, the oscillation capacitor 218
Since the number of the capacitive elements 220 connected in parallel with is changed, the capacitance value of the oscillation capacitor 218 is equivalently changed. Therefore, the oscillation frequency of the crystal oscillator circuit 214 can be changed.
【００７７】したがって温度検出回路２３０からの温度
情報のデジタル値によって、メモリ２０９をアドレッシ
ングした時に、このアドレスに格納されているメモリ２
０９のデータにより、デコード回路２２７を介して選択
されるスイッチトキャパシタ２２８の容量素子２２０の
容量値が、その温度における水晶発振回路２１４の発振
周波数の変化量を打ち消すようにメモリ２０９にデータ
を書き込んでおけば、水晶発振回路２１４の発振周波数
は温度の影響を受けることなく一定となる。Therefore, when the memory 209 is addressed by the digital value of the temperature information from the temperature detection circuit 230, the memory 2 stored at this address is stored.
The data of 09 is written in the memory 209 so that the capacitance value of the capacitive element 220 of the switched capacitor 228 selected via the decoding circuit 227 cancels the variation of the oscillation frequency of the crystal oscillation circuit 214 at that temperature. In other words, the oscillation frequency of the crystal oscillator circuit 214 is constant without being affected by temperature.
【００７８】なお本実施例においては、計数およびデー
タラッチは、第１の計数回路２０４の１周期に１回行わ
れる。In the present embodiment, counting and data latching are performed once per cycle of the first counting circuit 204.
【００７９】図８は本発明による温度補償の効果を示す
ためのグラフである。この図８のグラフの縦軸が発振周
波数の変動を表し、横軸が温度を表わしている。FIG. 8 is a graph showing the effect of temperature compensation according to the present invention. The vertical axis of the graph of FIG. 8 represents the fluctuation of the oscillation frequency, and the horizontal axis represents the temperature.
【００８０】図８において、曲線２４２は本発明による
温度補償後の発振周波数の変動と温度との関係を表わ
し、曲線２４０は温度補償をする前の発振周波数の変動
と温度との関係を表わしている。図８のグラフから本発
明においては、広い温度範囲にわたって発振周波数の変
動がほとんどないことがわかる。In FIG. 8, a curve 242 represents the relationship between the fluctuation of the oscillation frequency after temperature compensation according to the present invention and the temperature, and a curve 240 represents the relationship between the fluctuation of the oscillation frequency before temperature compensation and the temperature. There is. From the graph of FIG. 8, it can be seen that in the present invention, the oscillation frequency hardly changes over a wide temperature range.
【００８１】第１の発振計数回路２１５と第２の発振計
数回路２１６との温度特性が異なっていれば、本発明は
所定の効果を得ることができる。If the temperature characteristics of the first oscillation counting circuit 215 and the second oscillation counting circuit 216 are different, the present invention can obtain a predetermined effect.
【００８２】しかしながら、第１の発振計数回路２１５
は、計数時間を定めるものであるから、温度によって発
振周波数が変化しない方が、第２の発振計数回路２１６
の計数時間が一定となり好都合である。これは温度補償
型発振回路の発振出力を、直接、もしくは分周したもの
を第１の発振計数回路２１５の発振回路として用いれ
ば、容易に実現することができる。ただし温度補償型発
振回路といえども僅かな温度変化は存在するから、その
温度変化量に比べて第２の発振計数回路２１６の温度変
化量が遥かに大きいことが前提である。However, the first oscillation counter circuit 215
Is for determining the counting time, it is the second oscillation counting circuit 216 that the oscillation frequency does not change with temperature.
This is convenient because the counting time of is constant. This can be easily realized by using the oscillation output of the temperature compensation type oscillation circuit directly or by dividing the oscillation output as the oscillation circuit of the first oscillation counting circuit 215. However, even a temperature-compensated oscillator circuit has a slight change in temperature, and it is premised that the amount of change in temperature of the second oscillation counter circuit 216 is much larger than the amount of change in temperature.
【００８３】前述の水晶発振回路の発振出力を第１の発
振計数回路の発振回路として用いた実施例を図９に示
す。図９においては、図７と同一の構成要素には、同一
番号を付し、説明は省略する。FIG. 9 shows an embodiment in which the oscillation output of the above-mentioned crystal oscillation circuit is used as the oscillation circuit of the first oscillation counter circuit. 9, the same elements as those of FIG. 7 are designated by the same reference numerals, and the description thereof will be omitted.
【００８４】図９に示す本発明の第２の実施例の半導体
装置において、図７に示す本発明の第１の実施例の構成
と異なる点は、水晶振動子２１３を含む温度補償を行っ
た水晶発振回路２１４の発振出力を分周回路２５０で分
周し、その分周回路２５０の出力を第１の発振計数回路
２１５に帰還して入力している点である。なお水晶発振
回路２１４の発振出力を分周せずに、水晶発振回路２１
４の発振出力を第１の発振計数回路２１５に直接帰還し
入力しても良い。The semiconductor device of the second embodiment of the present invention shown in FIG. 9 differs from the structure of the first embodiment of the present invention shown in FIG. 7 in that the temperature compensation including the crystal oscillator 213 is performed. The oscillating output of the crystal oscillating circuit 214 is frequency-divided by the frequency dividing circuit 250, and the output of the frequency dividing circuit 250 is fed back to the first oscillation counting circuit 215. It should be noted that the crystal oscillation circuit 21 is not divided and the crystal oscillation circuit 21 is not divided.
The oscillation output of No. 4 may be directly fed back to the first oscillation counter circuit 215 and input.
【００８５】なお本発明の実施例における水晶発振回路
の代わりに、その他の発振回路、たとえばリング発振回
路、ＣＲ発振回路等を用いても同様な効果が得られるの
は言うまでもない。Needless to say, the same effect can be obtained by using other oscillation circuits such as a ring oscillation circuit and a CR oscillation circuit instead of the crystal oscillation circuit in the embodiment of the present invention.
【００８６】またさらに、メモリは不揮発性メモリトラ
ンジスタによって構成する例を示したが、不揮発性メモ
リトランジスタの代わりにマスクＲＯＭ、電池動作のス
タティックＲＡＭ等を用いても同様な効果が得られる。Furthermore, although an example in which the memory is composed of non-volatile memory transistors has been shown, the same effect can be obtained by using a mask ROM, a battery-operated static RAM or the like instead of the non-volatile memory transistors.
【００８７】[0087]
【発明の効果】以上の説明のように本発明においては、
サーミスタからなる温度検出装置と、このサーミスタの
抵抗変化を電圧変化に変換するための定電流源と、デジ
タル出力を得るためのＡ／Ｄコンバータと、アナログ電
圧を得るためのＤ／Ａコンバータと、発振周波数を調整
するためのバリキャップダイオードとを必要としない。
さらに温度補償発振回路を構成するすべての構成要素を
１つの半導体チップ上に設けている。As described above, in the present invention,
A temperature detection device including a thermistor, a constant current source for converting resistance change of the thermistor into a voltage change, an A / D converter for obtaining a digital output, and a D / A converter for obtaining an analog voltage, No varicap diode for adjusting the oscillation frequency is required.
Further, all the constituent elements of the temperature compensation oscillation circuit are provided on one semiconductor chip.
【００８８】したがって、本発明における温度補償型発
振回路は、従来例に比べて、構成が簡単で、さらに占有
する面積および体積を大幅に小さくすることができるの
で、多くの分野へ応用することが可能である。とくに携
帯用の移動無線装置のような小型であることを要求され
る装置へ応用した場合、その効果は極めて大きい。Therefore, the temperature-compensated oscillator circuit according to the present invention has a simpler structure and can occupy a much smaller area and volume as compared with the conventional example, and can be applied to many fields. It is possible. Especially when applied to a device that needs to be small, such as a portable mobile radio device, the effect is extremely large.
【図１】本発明の半導体装置における構成と製造方法と
を示す断面図である。FIG. 1 is a cross-sectional view showing a structure and a manufacturing method of a semiconductor device of the present invention.
【図２】本発明の半導体装置における構成を形成するた
めの製造方法を示す断面図である。FIG. 2 is a cross-sectional view showing the manufacturing method for forming the configuration of the semiconductor device of the invention.
【図３】本発明の半導体装置における構成を形成するた
めの製造方法を示す断面図である。FIG. 3 is a cross-sectional view showing the manufacturing method for forming the configuration of the semiconductor device of the present invention.
【図４】本発明の半導体装置における構成を形成するた
めの製造方法を示す断面図である。FIG. 4 is a cross-sectional view showing the manufacturing method for forming the configuration of the semiconductor device of the invention.
【図５】本発明の半導体装置における構成を形成するた
めの製造方法を示す断面図である。FIG. 5 is a cross-sectional view showing the manufacturing method for forming the configuration of the semiconductor device of the present invention.
【図６】本発明の半導体装置における構成を形成するた
めの製造方法を示す断面図である。FIG. 6 is a cross-sectional view showing the manufacturing method for forming the configuration of the semiconductor device of the invention.
【図７】本発明の半導体装置における構成を示す回路図
である。FIG. 7 is a circuit diagram showing a configuration of a semiconductor device of the present invention.
【図８】本発明と従来例とにおける温度と発振周波数の
変動との関係を示すグラフである。FIG. 8 is a graph showing the relationship between temperature and fluctuations in oscillation frequency in the present invention and the conventional example.
【図９】本発明の他の実施例における半導体装置の構成
を示すための回路図である。FIG. 9 is a circuit diagram showing a configuration of a semiconductor device according to another embodiment of the present invention.
【図１０】従来例における温度補償型発振回路を示す回
路図である。FIG. 10 is a circuit diagram showing a temperature compensation oscillator circuit in a conventional example.
１１１ 半導体基板 １２３ フィールド酸化膜 １２９ シリコン酸化膜 １３１ 多結晶シリコン膜 １３７ 不揮発性メモリトランジスタ １４０ 抵抗素子 １４１ 容量素子 ２０１ 第１の発振回路 ２０２ 第２の発振回路 ２０４ 第１の計数回路 ２０５ 第２の計数回路 ２０９ メモリ ２１４ 水晶発振回路 ２１５ 第１の発振計数回路 ２１６ 第２の発振計数回路 ２２５ スイッチトキャパシタ回路 ２３０ 温度検出回路 ２５０ 分周回路 111 semiconductor substrate 123 field oxide film 129 silicon oxide film 131 polycrystalline silicon film 137 non-volatile memory transistor 140 resistance element 141 capacitance element 201 first oscillation circuit 202 second oscillation circuit 204 first counting circuit 205 second counting Circuit 209 Memory 214 Crystal oscillator circuit 215 First oscillation counter circuit 216 Second oscillation counter circuit 225 Switched capacitor circuit 230 Temperature detection circuit 250 Frequency divider circuit
Claims (3)
数を行う計数回路とからなる発振計数回路を２組備え、
この第１の発振回路と第２の発振回路とは発振周波数の
温度特性が相異なるように構成し、この第１の発振計数
回路の出力により第２の発振計数回路の計数動作を制御
して温度に対応したデジタル出力を発生する温度検出回
路と、該温度検出回路のデジタル出力によるアドレッシ
ングに応じたデータを出力するメモリと、該メモリの出
力データを受けて開閉するスイッチ群と容量素子との直
列接続を複数個並列に接続したスイッチトキャパシタ回
路を含む水晶発振回路とで構成し、前記スイッチ群の開
閉の組合わせで前記スイッチトキャパシタ回路の容量値
を制御することにより前記水晶発振回路の発振周波数を
調整する温度補償型発振回路を備え、前記第１の発振計
数回路と第２の発振計数回路と前記メモリと前記スイッ
チトキャパシタ回路とを一個の半導体チップ上に形成し
た半導体装置の製造方法は、半導体基板表面にフィール
ド酸化膜を形成する工程と、該フィールド酸化膜の非形
成領域にシリコン酸化膜を形成する工程と、該シリコン
酸化膜および前記フィールド酸化膜の上に多結晶シリコ
ン膜を形成する工程と、該多結晶シリコン膜を選択的に
エッチング除去して、抵抗素子を構成する第１の島状多
結晶シリコン膜を形成すると同時に、前記半導体基板表
面に形成した前記シリコン酸化膜の上に容量素子の一方
の電極を構成する第２の島状多結晶シリコン膜を形成す
る工程と、前記抵抗素子を構成する前記第１の島状多結
晶シリコン膜に選択的に不純物を導入する工程とを有す
る半導体装置の製造方法。1. Two sets of oscillation counting circuits each comprising an oscillation circuit and a counting circuit for counting the oscillation frequency of the oscillation circuit,
The first oscillation circuit and the second oscillation circuit are configured so that the temperature characteristics of the oscillation frequency are different from each other, and the counting operation of the second oscillation counting circuit is controlled by the output of the first oscillation counting circuit. A temperature detection circuit that generates a digital output corresponding to the temperature; a memory that outputs data corresponding to addressing by the digital output of the temperature detection circuit; a switch group that receives and outputs the output data of the memory; The oscillation frequency of the crystal oscillation circuit is configured by a crystal oscillation circuit including a switched capacitor circuit in which a plurality of series connections are connected in parallel, and the capacitance value of the switched capacitor circuit is controlled by a combination of opening and closing of the switch group. A temperature compensation type oscillating circuit for adjusting the temperature, the first oscillation counting circuit, the second oscillation counting circuit, the memory and the switched capacitor circuit. A method of manufacturing a semiconductor device in which the semiconductor device and the semiconductor device are formed on a single semiconductor chip, includes a step of forming a field oxide film on a surface of a semiconductor substrate, a step of forming a silicon oxide film in a region where the field oxide film is not formed, Forming a polycrystalline silicon film on the oxide film and the field oxide film, and selectively removing the polycrystalline silicon film by etching to form a first island-shaped polycrystalline silicon film forming a resistance element. At the same time, a step of forming a second island-shaped polycrystalline silicon film forming one electrode of a capacitive element on the silicon oxide film formed on the surface of the semiconductor substrate, and the first step of forming the resistive element. And a step of selectively introducing impurities into the island-shaped polycrystalline silicon film.
数を行う計数回路とからなる発振計数回路を２組備え、
第１の発振回路と第２の発振回路とは発振周波数の温度
特性が相異なるように構成し、第１の発振計数回路の出
力により第２の発振計数回路の計数動作を制御して温度
に対応したデジタル出力を発生する温度検出回路と、該
温度検出回路のデジタル出力によるアドレッシングに応
じたデータを出力するメモリと、該メモリの出力データ
を受けて開閉するスイッチ群と容量素子との直列接続を
複数個並列に接続したスイッチトキャパシタ回路を含む
水晶発振回路とで構成して、前記スイッチ群の開閉の組
合わせで前記スイッチトキャパシタ回路の容量値を制御
することにより前記水晶発振回路の発振周波数を調整す
る温度補償型発振回路とを備え、前記第１の発振計数回
路と第２の発振計数回路と、前記メモリと、前記スイッ
チトキャパシタ回路とを一個の半導体チップ上に設けた
ことを特徴とする半導体装置。2. A set of two oscillation counting circuits each comprising an oscillation circuit and a counting circuit for counting the oscillation frequency of the oscillation circuit,
The first oscillation circuit and the second oscillation circuit are configured such that the temperature characteristics of the oscillation frequency are different from each other, and the counting operation of the second oscillation counting circuit is controlled by the output of the first oscillation counting circuit to control the temperature. A temperature detection circuit that generates a corresponding digital output, a memory that outputs data according to addressing by the digital output of the temperature detection circuit, a series connection of a switch group that opens and closes by receiving the output data of the memory, and a capacitive element And a crystal oscillation circuit including a switched capacitor circuit connected in parallel, and the oscillation frequency of the crystal oscillation circuit is controlled by controlling the capacitance value of the switched capacitor circuit by a combination of opening and closing of the switch group. A temperature-compensated oscillation circuit for adjustment, the first oscillation counting circuit, the second oscillation counting circuit, the memory, and the switched capacitor circuit. DOO semiconductor device, wherein a is provided on one single semiconductor chip.
は、スイッチトキャパシタ回路を含む水晶発振回路の発
振出力を直接、もしくはこの水晶発振回路の発振出力を
分周回路で分周して第１の計数回路に帰還入力させるこ
とを特徴とする半導体装置。3. The temperature-compensated oscillation circuit according to claim 2, wherein the oscillation output of the crystal oscillation circuit including the switched capacitor circuit is directly divided, or the oscillation output of the crystal oscillation circuit is divided by a frequency dividing circuit. A semiconductor device characterized by being fed back to the counting circuit of 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3261284A JPH0575036A (en) | 1991-09-13 | 1991-09-13 | Manufacture of semiconductor device and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3261284A JPH0575036A (en) | 1991-09-13 | 1991-09-13 | Manufacture of semiconductor device and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0575036A true JPH0575036A (en) | 1993-03-26 |
Family
ID=17359678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3261284A Pending JPH0575036A (en) | 1991-09-13 | 1991-09-13 | Manufacture of semiconductor device and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0575036A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6463396B1 (en) | 1994-05-31 | 2002-10-08 | Kabushiki Kaisha Toshiba | Apparatus for controlling internal heat generating circuit |
| US7560341B2 (en) | 2003-05-30 | 2009-07-14 | Sony Corporation | Semiconductor device and manufacturing method therefor |
| JP2016111522A (en) * | 2014-12-05 | 2016-06-20 | セイコーＮｐｃ株式会社 | Digital temperature-compensated oscillator |
-
1991
- 1991-09-13 JP JP3261284A patent/JPH0575036A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7148589B2 (en) | 1994-03-28 | 2006-12-12 | Kabushiki Kaisha Toshiba | Method and apparatus for controlling internal heat generating circuit |
| US6463396B1 (en) | 1994-05-31 | 2002-10-08 | Kabushiki Kaisha Toshiba | Apparatus for controlling internal heat generating circuit |
| US7560341B2 (en) | 2003-05-30 | 2009-07-14 | Sony Corporation | Semiconductor device and manufacturing method therefor |
| JP2016111522A (en) * | 2014-12-05 | 2016-06-20 | セイコーＮｐｃ株式会社 | Digital temperature-compensated oscillator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6294962B1 (en) | Circuit(s), architecture and method(s) for operating and/or tuning a ring oscillator | |
| US4377781A (en) | Selectively adjustable voltage detection integrated circuit | |
| EP2520022B1 (en) | Temperature-stable oscillator circuit having frequency-to-current feedback | |
| US20060250193A1 (en) | Integrated CMOS high precision piezo-electrically driven clock | |
| JPH05189071A (en) | Electric current source circuit | |
| JP2004146866A (en) | Oscillator circuit | |
| JPH07202654A (en) | Variable propagation delay digital signal inverter | |
| NO970311L (en) | Quartz oscillator of temperature compensation type | |
| US5025230A (en) | Oscillator circuit incorporated in a semiconductor circuit | |
| JPH0575036A (en) | Manufacture of semiconductor device and semiconductor device | |
| JPS58159367A (en) | Mos capacitor device | |
| JPH1051238A (en) | Voltage control oscillator | |
| JPS61127159A (en) | Static shape-memory element | |
| JPH10229167A (en) | Reference voltage output semiconductor device, quarts oscillator using that and manufacture of that quarts oscillator | |
| JPH04373158A (en) | Constant voltage generating circuit | |
| US6515537B2 (en) | Integrated circuit current source with switched capacitor feedback | |
| JP2002064332A (en) | Crystal oscillator | |
| JP2535802B2 (en) | Oscillator circuit | |
| JPS63217820A (en) | Cmos delay circuit | |
| JPH10270988A (en) | Delay circuit using substrate bias effect | |
| JPS60153156A (en) | Semiconductor ic device | |
| JPH02280506A (en) | Digital control piezoelectric oscillating circuit | |
| JP2003282724A (en) | Semiconductor device | |
| JPH1117114A (en) | Variable capacity circuit | |
| JPH0918233A (en) | Cr oscillation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |