JPH0574991B2 - - Google Patents

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本発明は高品位映像信号再生システムに採用し
て有効なドロツプアウト補償回路に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a dropout compensation circuit that is effective when employed in a high-definition video signal reproduction system.

(ロ) 従来技術 高品位映像信号の帯域圧縮技術に付いては、昭
和59年３月12日付日経マグロウヒル社発行の雑誌
“日経エレクトロニクス”第112〜第116頁と、昭
和59年４月１日付日本放送出版協会発行の雑誌
“電波科学”４月号第103〜第108頁及び昭和59年
３月22日発行の“テレビジヨン学会技術報告”
（TEBS95−２）の第37〜第42頁にそれぞれ開示
されている様に、27MHz（輝度信号帯域20MHz＋
カラー信号帯域7MHz）の高品位映像信号をTCI
多重サブサンプル方式を用いて送信側のエンコー
ダにより8.2MHzに帯域圧縮し、受信側のデコー
ダによつて元の27MHzの帯域に戻している。(b) Prior art Regarding the band compression technology of high-definition video signals, see pages 112 to 116 of the magazine "Nikkei Electronics" published by Nikkei McGraw-Hill, dated March 12, 1980, and April 1, 1980. Magazine “Radio Science” published by Japan Broadcasting Publishing Association, April issue, pages 103 to 108, and “Television Society Technical Report” published on March 22, 1981.
(TEBS95-2), pages 37 to 42, 27MHz (luminance signal band 20MHz +
TCI high-quality video signal with color signal band 7MHz)
Using a multiplex sub-sampling method, the transmitter's encoder compresses the band to 8.2MHz, and the receiver's decoder returns it to the original 27MHz band.

従つて、高品位映像信号を記録再生する場合に
も、帯域圧縮した変換映像信号を記録再生する方
が有利であり、再生出力を高品位テレビジヨン受
像機に付設すべきデコーダに入力すれば容易に再
生できると云う利点もある。 Therefore, even when recording and playing back high-definition video signals, it is more advantageous to record and play back converted video signals that have been band-compressed. It also has the advantage of being able to be played back.

しかし、上述する記録再生にはドロツプアウト
対策が必要になる。従来の再生装置は、ドロツプ
アウト発生時に1H遅延出力を補償しているが、
遅延補償の場合は映像に垂直相関がなければ適切
な補償ができず、仮に垂直相関があつても再生画
面上でドロツプアウト補償部分を識別することは
容易であり、十分な補償は困難であつた。 However, the above-mentioned recording and reproduction requires measures against dropouts. Conventional playback devices compensate for the 1H delay output when dropout occurs, but
In the case of delay compensation, proper compensation cannot be achieved unless there is vertical correlation in the video, and even if there is vertical correlation, it is easy to identify the dropout compensation portion on the playback screen, making it difficult to achieve sufficient compensation. .

(ハ) 発明の目的 よつて、本発明は、TCI多重サブサンプル原理
を有効に利用して、高い精度のドロツプアウト補
償を実現する高品位映像信号再生システムのドロ
ツプアウト補償回路を提案するものである。(c) Purpose of the Invention Therefore, the present invention proposes a dropout compensation circuit for a high-definition video signal reproduction system that effectively utilizes the TCI multiple subsampling principle to achieve highly accurate dropout compensation.

(ニ) 発明の構成 本発明は、ドロツプアウト発生時に、２フイー
ルド前又は４フイールド前のデータを補間するこ
とを特徴とするものである。(d) Structure of the Invention The present invention is characterized in that, when a dropout occurs, data from two fields or four fields before is interpolated.

(ホ) 実施例 以下、まず本発明を図示せる第１の実施例に従
い説明する。(E) Embodiment Hereinafter, the present invention will first be described according to a first embodiment that can be illustrated.

まず、本実施例は、高品位映像信号をTCI多重
サブサンプル方式に基いて帯域圧縮した8.2MHz
の変換映像信号を、FM変調した上で線速一定の
ビデオデイスクレコードに記録し、このデイスク
レコードを再生する高品位ビデオデイスクプレー
ヤで検出したドロツプアウト検出出力により、デ
コーダを制御してドロツプアウト補償するもので
ある。尚、本実施例で再生するビデオデイスクレ
コードは、角速一定のものでも良いが、角速一定
の場合には、ドロツプアウト発生の原因となるキ
ズや汚れが、連続するフイールドの同一位置にド
ロツプアウトを生ぜしめることになり、本発明の
ドロツプアウト補償効果を十分発揮することがで
きない。 First, this example uses an 8.2 MHz band compressed high-quality video signal based on the TCI multiple sub-sampling method.
The converted video signal is FM-modulated and recorded on a video disc record with a constant linear velocity, and the dropout detection output detected by a high-quality video disc player that plays this disc record is used to control the decoder and compensate for dropouts. It is. Note that the video disc record played in this embodiment may have a constant angular velocity, but in the case of a constant angular velocity, scratches and dirt that cause dropouts may cause dropouts to occur at the same position in consecutive fields. As a result, the dropout compensation effect of the present invention cannot be fully exhibited.

本実施例のビデオデイスクレコードの記録に際
しては、エンコーダより得られる変換映像信号を
その周波数偏移域が14〜16MHzとなる様に、FM
変調し、ジツタ補正用のパイロツト信号を重畳し
ている。このパイロツト信号を重畳したFM変調
信号が、線速一定で回転するビデオデイスクレコ
ードに対して光学的に記録される。 When recording a video disc record in this embodiment, the converted video signal obtained from the encoder is converted to FM so that the frequency shift range is 14 to 16 MHz.
The signal is modulated and a pilot signal for jitter correction is superimposed. An FM modulated signal on which this pilot signal is superimposed is optically recorded on a video disc record that rotates at a constant linear velocity.

従つて、このビデオデイスクレコード又はこの
複製レコードを光学的に再生するビデオデイスク
プレーヤは、第２図に図示する様な回路構成を採
用している。 Therefore, a video disc player for optically reproducing this video disc record or this duplicate record employs a circuit configuration as shown in FIG.

まず、再生信号を増幅するアンプ１の出力は、
2.277MHzのバンドパスフイルタ２に入力されて
再生パイロツト信号のみを取出されてジツタ補正
に利用される。ジツタ補正回路は、ミラーサーボ
とデイスクサーボ７の２系例に分けられ、ミラー
サーボはジツタ補正ミラーＴをジツタ補正コイル
CLによつて偏向せしめてジツタ補正を為してお
り、2.277MHzの固定発振回路６の出力と再生パ
イロツト信号を入力する位相シフト回路３の出力
とを第１位相比較回路４に入力し、比較出力を位
相補償回路５を介して前記ジツタ補正コイルCL
に供給している。また、デイスクサーボ７は再生
パイロツト信号をAFC回路８の入力した上で第
１分周回路９に入力しており、基準となる固定発
振出力は第２分周回路１０に入力される。両分周
出力を入力とする第２位相比較回路１１の出力は
第２位相補償回路１２を経てデイスクモータ１３
に供給されており、ミラーサーボとデイスクサー
ボが共同してジツタを補正している。 First, the output of amplifier 1 that amplifies the reproduced signal is
It is input to a 2.277MHz bandpass filter 2, and only the reproduced pilot signal is extracted and used for jitter correction. The jitter correction circuit is divided into two systems, a mirror servo and a disk servo 7. The mirror servo connects a jitter correction mirror T to a jitter correction coil.
The output of the 2.277MHz fixed oscillation circuit 6 and the output of the phase shift circuit 3 which inputs the reproduced pilot signal are input to the first phase comparison circuit 4 and compared. The output is passed through the phase compensation circuit 5 to the jitter correction coil CL.
is supplied to. Further, the disk servo 7 inputs the reproduced pilot signal to the AFC circuit 8 and then to the first frequency dividing circuit 9, and the fixed oscillation output serving as a reference is input to the second frequency dividing circuit 10. The output of the second phase comparator circuit 11 which receives both frequency-divided outputs is sent to the disk motor 13 via the second phase compensation circuit 12.
The mirror servo and disk servo work together to correct jitter.

一方増幅出力を入力するハイパスフイルタ１４
は、FM復調回路１６に入力されてFM復調され
ると同時に、エンベローブ検波回路を含むドロツ
プアウト検出回路１５にも入力されてドロツプア
ウト検出出力を導出しており、復調出力と共に高
品位テレビジヨン受像機に付設したデコーダに入
力される。 On the other hand, a high pass filter 14 inputs the amplified output.
is input to the FM demodulation circuit 16 for FM demodulation, and at the same time is input to the dropout detection circuit 15 including an envelope detection circuit to derive a dropout detection output, which is sent to a high-definition television receiver together with the demodulation output. It is input to the attached decoder.

第１図は本実施例のデコーダの要部回路ブロツ
ク図を示す。但しこのデコーダは、各回路の前段
にタイミングコントロールのための遅延回路を配
しているが、説明を簡単にするため図示省略し、
信号の流れのみを図示している。 FIG. 1 shows a main circuit block diagram of the decoder of this embodiment. However, this decoder has a delay circuit for timing control in the front stage of each circuit, but it is omitted from the diagram to simplify the explanation.
Only the signal flow is illustrated.

まず、復調出力（再生された変換映像信号）
は、サブサンプル周期で（16.4MHz）でAD変換
を為すAD変換回路１７に入力され、８ビツトの
AD変換データが導出される。 First, demodulation output (regenerated converted video signal)
is input to the AD conversion circuit 17 which performs AD conversion at a sub-sampling period (16.4MHz), and the 8-bit
AD conversion data is derived.

以下、第１図中の主な構成要素に付いて説明す
る。 The main components in FIG. 1 will be explained below.

まず、スイツチング回路１８は、ドロツプアウ
ト補償時にAD変換データに代えてデーター補正
回路２９のデータを選択導出してAD変換データ
を補うドロツプアウト補償用のスイツチである。 First, the switching circuit 18 is a dropout compensation switch that selectively derives data from the data correction circuit 29 in place of the AD conversion data during dropout compensation to supplement the AD conversion data.

また、合成回路１９は、第２メモリ２１から導
出されるデータの内２フイールド前のデータとス
イツチングデータとをサンプル周期で交互に選択
することにより、サブサンプル位相が互いに180°
異なる２種類のデータを時分割多重して合成デー
タを導出する回路である。 Furthermore, the synthesis circuit 19 alternately selects the data two fields before and the switching data out of the data derived from the second memory 21 at the sampling period, so that the sub-samples phases are 180 degrees from each other.
This is a circuit that derives composite data by time-division multiplexing two different types of data.

更に第１・第２メモリ２１，２２はフレームメ
モリを構成しており、２フイールド分の合成デー
タ（即ち４フイールド期間分のAD変換データに
相当）を記憶している。合成データを入力する第
１メモリ２０は、第２メモリ２１にデータを転送
した後の空きアドレスに順次合成データを記憶し
ており、転送データを入力するメモリ２１も、読
出を完了した空きアドレスに順次転送データを記
憶している。 Further, the first and second memories 21 and 22 constitute a frame memory, and store composite data for two fields (that is, equivalent to AD conversion data for four field periods). The first memory 20 that inputs the composite data sequentially stores the composite data at the empty address after the data has been transferred to the second memory 21, and the memory 21 that inputs the transferred data also stores the composite data at the empty address from which reading has been completed. Stores sequentially transferred data.

従つて、定常状態に於て、AD変換データAn
は、２フイールド前のデータA_o-2と合成されて、
第１メモリ２０に入力される（第３図参照）。１
フイールド後この合成データは、第２メモリ２１
に転送される（第４図参照）。２フイールドご読
出された合成データは、合成回路１９に入力さ
れ、合成回路内で２フイールド後のAD変換デー
タA_o-2と共に新たな合成データ変換されて第１
メモリ２０に入力される（第５図参照）。３フイ
ールド後、この新たな合成データは第２メモリ２
１に転送される（第６図参照）。４フイールド後、
読出された新たな合成データ中の古いAD変換デ
ータAnは合成されることなく消滅する（第７図
参照）。 Therefore, in steady state, AD conversion data An
is combined with data A _o-2 two fields ago, and
The data is input to the first memory 20 (see FIG. 3). 1
After the field, this composite data is stored in the second memory 21
(See Figure 4). The composite data read out from the 2nd field is input to the composite circuit 19, where it is converted into new composite data together with the AD conversion data A _o-2 after 2 fields.
The data is input to the memory 20 (see FIG. 5). After 3 fields, this new composite data is stored in the second memory 2.
1 (see Figure 6). After 4 fields,
The old AD conversion data An in the read new combined data disappears without being combined (see FIG. 7).

また更に、データ補正回路２９は、第２メモリ
２１が読出すデータの内２フイールド前のデータ
を選択している。この２フイールド前のデータは
AD変換データとサブサンプル位相が180°異なる。
そこで、データ補正回路は、２フイールド前のデ
ータをAD変換データに近似せしめるため、前後
する入力データを平均化してサブサンプル位相の
補正を為している。 Furthermore, the data correction circuit 29 selects the data two fields before the data read out by the second memory 21. The data before these two fields is
The AD conversion data and subsample phase differ by 180°.
Therefore, in order to approximate the data two fields before to the AD converted data, the data correction circuit averages the preceding and following input data and corrects the sub-sample phase.

従つて、ドロツプアウト発生時にスイツチング
回路１８にドロツプアウト検出出力が入力される
とスイツチング回路１８からは、AD変換データ
に代えて補正データが導出されることになる。 Therefore, when a dropout detection output is input to the switching circuit 18 when a dropout occurs, correction data is derived from the switching circuit 18 in place of the AD conversion data.

以下、まず本実施例の定常動作に付いて説明す
る。尚このAD変換データを説明の便宜上第５フ
イールド目のデータとし、先の第１〜第４フイー
ルドのデータはフレームメモリを構成する第１、
第２メモリ２０，２１に記載されているものと仮
定する。併せて各フイールドのサブサンプル位相
は第１フイールドと第５フイールドが0°、第２フ
イールドが90°、第３フイールドが180°、第４フ
イールドが270°と仮定する。 Hereinafter, first, the steady operation of this embodiment will be explained. For convenience of explanation, this AD conversion data will be referred to as data in the fifth field, and the data in the first to fourth fields will be referred to as the data in the first to fourth fields constituting the frame memory.
Assume that the information is written in the second memories 20 and 21. It is also assumed that the subsample phase of each field is 0° for the first field and the fifth field, 90° for the second field, 180° for the third field, and 270° for the fourth field.

上述するサブサンプル位相関係を再生画面上で
図示すると第９図に示す様になる。 When the above-mentioned subsample phase relationship is illustrated on a playback screen, it becomes as shown in FIG.

AD変換データは、後述するスイツチング回路
１８を経て第２メモリ２１の読出データを他入力
とする合成回路１９に入力される。この第２メモ
リ２１は、第１フイールドと第３フイールドのデ
ータ即ち、サブサンプル位相0°のデータと180°の
データを画面が構成される様に交互に所定の順序
で記憶しており、読出に際しては（多重サブサン
プルに際して変換信号に多重される）動きベクト
ル信号に基づいて読出アドレスを定めており、第
５フイールドのAD変換データに画面上で対応す
る様なタイミングで第１フイールドと第３フイー
ルドのデータが読出される。 The AD converted data is input to a synthesis circuit 19 which uses read data from the second memory 21 as another input via a switching circuit 18 which will be described later. This second memory 21 stores the data of the first field and the third field, that is, the data of sub-sampling phase 0° and the data of 180°, alternately in a predetermined order so that the screen is configured. In this case, the readout address is determined based on the motion vector signal (which is multiplexed with the conversion signal during multiplex subsampling), and the readout address is determined based on the motion vector signal (multiplexed with the conversion signal during multiplex subsampling), and the readout address is determined based on the motion vector signal (multiplexed with the conversion signal during multiplex subsampling), and the readout address is determined based on the motion vector signal. The field data is read.

よつて、前記合成回路１９は、第５フイールド
のデータに対してサブサンプル位相を180°異にす
る第３フイールド（２フイールド前）と、第５フ
イールドのデータとをサブサンプル位相に合わせ
て交互に第１メモリ２０に供給する。 Therefore, the synthesis circuit 19 alternately generates the third field (two fields before) in which the sub-sample phase differs by 180 degrees from the data of the fifth field, and the data of the fifth field in accordance with the sub-sample phase. is supplied to the first memory 20.

よつてこの第１メモリ２０には、第５フイール
ドと第３フイールドのデータによつて形成される
奇数フイールドの画面情報が順次記憶されること
になるが、同時に先に記憶されている第２フイー
ルドと第４フイールドの各データは、該当アドレ
スに新たなデータが記憶される直前に読出されて
前記第２メモリ２１に転送される。よつてこの第
２メモリ２１は、データが読出された後のアドレ
スに転送データを記憶することになり、１フイー
ルド後には前記第１メモリ２０に記憶されていた
第２フイールドと第４フイールドのデータ全てを
記憶することになる。従つて前記第１メモリ２０
はデータをAD変換データの入力に合わせて一様
に記憶し乍ら読出し、前記第２メモリ２１はデー
タを動きベクトルに合わせて読出することによ
り、フイールドバツクした２フイールド前のデー
タとAD変換データとのタイミングを合わせるこ
とになる。 Therefore, in this first memory 20, the screen information of the odd field formed by the data of the fifth field and the third field is sequentially stored, but at the same time, the screen information of the second field stored earlier is stored. and each data of the fourth field are read out and transferred to the second memory 21 immediately before new data is stored in the corresponding address. Therefore, this second memory 21 will store the transfer data at the address after the data was read, and after one field, the data of the second and fourth fields stored in the first memory 20 will be stored. You will remember everything. Therefore, the first memory 20
The second memory 21 uniformly stores and reads data in accordance with the input of AD conversion data, and the second memory 21 reads out data in accordance with the motion vector, thereby storing the field-backed data two fields before and the AD conversion data. The timing will be adjusted accordingly.

この第２メモリ２１より導出される第１フイー
ルドと第３フイールドのデータと前記合成回路１
９より導出される第３フイールドと第５フイール
ドのデータとを入力する静止部分用テンポラルフ
イルタ２２は、前記合成回路１９からのデータの
低域成分に対し、前記第２メモリ２１からの高域
成分と前記合成回路１９からの高域性成分と両回
路からの高域成分の平均成分の内、絶対値の最も
小さい成分も選択して加算することにより、静止
画面形成に最も適したデータを合成している。 The data of the first field and the third field derived from this second memory 21 and the synthesis circuit 1
Temporal filter 22 for static portions inputs the data of the third field and fifth field derived from 9. By selecting and adding the component with the smallest absolute value among the high-frequency components from the synthesis circuit 19 and the average component of the high-frequency components from both circuits, data most suitable for forming a still screen is synthesized. are doing.

一方、前記スイツチング回路１８を経たAD変
換出力は、サブサンプル内挿回路２３に入力され
る。このサブサンプル内挿回路（動き部分フイル
タ）２３は、第５フイールドのデータより、サブ
サンプル位相を180°異にする中間位相のデータを
演算することにより、第５フイールドのデータよ
りサブサンプル周期の1/2周期のデータを合成し
ている。このデータは、動画形成に最も適したデ
ータである。 On the other hand, the AD conversion output that has passed through the switching circuit 18 is input to a subsample interpolation circuit 23. This subsample interpolation circuit (motion part filter) 23 calculates intermediate phase data that differs the subsample phase by 180 degrees from the data of the fifth field. The data of 1/2 cycle is synthesized. This data is the most suitable data for forming a moving image.

また、前記第２メモリ２１より導出される第１
フイールドと第３フイールドのデータと前記スイ
ツチング回路１８を経た第５フイールドとデータ
とは動き検出回路２４に入力される。この動き検
出回路２４は、第３フイールドのデータのサブサ
ンプル位相を180°シフトした位置のデータ値を予
測し、この予測データと第５フイールドのデータ
とを比較して得られる差出力と、第１フイールド
のデータと第５フイールドのデータを比較して得
られる差出力のうち、大きい方の差出力をミキサ
２５に入力している。 Further, the first memory derived from the second memory 21
The field, the third field data, and the fifth field and data that have passed through the switching circuit 18 are input to a motion detection circuit 24. This motion detection circuit 24 predicts the data value at a position where the sub-sample phase of the data in the third field is shifted by 180 degrees, and compares this predicted data with the data in the fifth field to obtain a difference output and Among the difference outputs obtained by comparing the data of the first field and the data of the fifth field, the larger difference output is input to the mixer 25.

前記キミサ２５は前記静止部分用テンポラルフ
イルタ２２のデータと、前記サブサンプル内挿回
路２３のデータとを入力される前記差出力に応じ
て混合している。 The mixer 25 mixes the data of the stationary portion temporal filter 22 and the data of the sub-sample interpolation circuit 23 in accordance with the input difference output.

このミキサ２５の出力は、１フイールド遅延回
路を構成する第３メモリ２７とサンプリング内挿
回路２６に入力される。このサンプリング内挿回
路２６は前記第３メモリ２７の出力を他入力とし
ており、前記第３メモリ２７のデータと前記ミキ
サ２５のデータに基いて前記ミキサ２５のデータ
の間のデータを補間している。 The output of this mixer 25 is input to a third memory 27 and a sampling interpolation circuit 26 that constitute a one-field delay circuit. This sampling interpolation circuit 26 receives the output of the third memory 27 as another input, and interpolates data between the data of the mixer 25 based on the data of the third memory 27 and the data of the mixer 25. .

従つて、このサンプリング内挿回路２６の出力
は、伝送される第５フイールドの変換映像信号の
４倍のデータとなり、サブサンプルデコードが実
現される。よつて、前記サンプリング内挿回路２
６より導出される８ビツトのデータをTCI多重デ
コーダ２７に入力すれば、輝度データと同時化さ
れた２種類の色データが導出される。 Therefore, the output of the sampling interpolation circuit 26 becomes data four times as large as the converted video signal of the fifth field to be transmitted, and sub-sample decoding is realized. Therefore, the sampling interpolation circuit 2
If the 8-bit data derived from 6 is input to the TCI multiplex decoder 27, two types of color data combined with luminance data are derived.

この３種類のデータを３入力のAD変換回路２
８に入力して個々にアナログ化すれば、高品位カ
ラー映像信号が導出され、このデコード出力を高
品位テレビジヨン受像機に入力することにより高
品位カラー映像信号が再現できる。 These three types of data are converted into a three-input AD conversion circuit 2.
8 and convert them into analogs individually, a high-definition color video signal is derived, and by inputting the decoded output to a high-definition television receiver, a high-definition color video signal can be reproduced.

上述する定常動作に於て、ドロツプアウト補償
は以下の様に為される。 In the steady-state operation described above, dropout compensation is performed as follows.

まず、第２メモリ２１より導出される第３フイ
ールドと第１フイールドのデータを入力するデー
タ補正回路２９は、第３フイールドのサブサンプ
ル位相を180°シフトした位置のデータを予測する
演算（前後するデータの平均値を演算）を為し第
５フイールドのサブサンプル位相に一致する補償
データを作成する。 First, the data correction circuit 29, which inputs the data of the third field and the first field derived from the second memory 21, performs an operation (before and after The average value of the data is calculated) to create compensation data that matches the sub-sample phase of the fifth field.

前記スイツチング回路１８はこの補償データと
AD変換データとを信号入力とし、ビデオデイス
クプレーヤ側からFM復調出力と共に入力される
ドロツプアウト検出出力を制御入力として、ドロ
ツプアウト発生時に、AD変換データに代えて補
償データを選択導出している。従つて、ドロツプ
アウト発生部分には、２フイールド前のデータが
位相補正された上で入力されることになり、ほぼ
完全なドロツプアウト補償が実現される。 The switching circuit 18 uses this compensation data and
The AD conversion data is used as a signal input, and the dropout detection output input together with the FM demodulation output from the video disc player side is used as a control input, and when a dropout occurs, compensation data is selectively derived in place of the AD conversion data. Therefore, data from two fields before is inputted to the dropout occurrence portion after phase correction, and almost perfect dropout compensation is achieved.

尚、本実施例では、動き部分を考慮して２フイ
ールド前のデータより補償データを作成したが、
たとえば、静止画部分であれば４フイールド前の
データを位相補正することなくそのまま補償デー
タとして利用した方が良いことは言う迄もない。
従つて、画像の変化量を検出して２フイールド前
のデータの補正データと４フイールド前のデータ
とを切換えたり、混合したりすることにより更に
適切な補償データを作成することも可能である。 In this example, the compensation data was created from data two fields ago, taking into account the moving part.
For example, in the case of a still image part, it goes without saying that it is better to use data from four fields before as compensation data without performing phase correction.
Therefore, it is also possible to create more appropriate compensation data by detecting the amount of change in the image and switching or mixing the correction data of the data two fields ago and the data four fields ago.

上述する構成により、動画のドロツプアウト補
償が可能になる。 The above-described configuration enables dropout compensation for moving images.

一方、ビデオデイスクレコードには、動画ばか
りではなく、４フイールド単位で静止画ばかり
を、記録することが予想される。 On the other hand, it is expected that video disc records will record not only moving images but also still images in units of four fields.

そこで、本実施例では、４フイールド期間に導
出される再生信号を記憶して、高品位の静止画像
を再現可能にしている。 Therefore, in this embodiment, reproduction signals derived during four field periods are stored, so that high-quality still images can be reproduced.

本実施例は、デコーダ内のフレームメモリを利
用して静止画再生を実現しており、一旦４フイー
ルド分のAD変換データを、動画と全く同じ要領
でドロツプアウト補償をし乍らフレームメモリに
記憶し、その後合成を中断している前記合成回路
１９を介して第２メモリ２１からの読出データを
第１メモリ２０に全てフイードバツクすることに
より、記憶データを静止画再生期間中循環し続け
ることによつて実現される。 This embodiment realizes still image playback using the frame memory in the decoder, and once AD conversion data for 4 fields is stored in the frame memory while performing dropout compensation in exactly the same way as for moving images. , by feeding back all of the read data from the second memory 21 to the first memory 20 via the synthesis circuit 19, which then interrupts the synthesis, so that the stored data continues to circulate during the still image reproduction period. Realized.

しかし、静止画再生時に於ける第１フイールド
と第２フイールドのドロツプアウトデータは、補
償データとの相関がなく、上述する動画再生時の
ドロツプアウト補償では、第１フイールドと第２
フイールドに対して正しいドロツプアウト補償が
できない。 However, the dropout data of the first field and the second field during still image playback have no correlation with the compensation data.
Correct dropout compensation cannot be performed for the field.

そこで、本実施例では、静止画再生時にドロツ
プアウト検出出力を４フイールド遅延せしめ、
AD変換データの入力完了後に、ドロツプアウト
データと相関のある読出データによつてドロツプ
アウト補償を為している。この静止画再生時のド
ロツプアウト補償は、結果的に、第１フイールド
と第２フイールドに於けるドロツプアウトデータ
を、それぞれ第３フイールドと第４フイールドの
データによつて補間した後、第３フイールドと第
４フイールドに於けるドロツプアウトデータを、
それぞれ第１フイールドと第４フイールドのデー
タによつて補間することにより実現される。 Therefore, in this embodiment, the dropout detection output is delayed by 4 fields during still image playback.
After the input of AD conversion data is completed, dropout compensation is performed using read data correlated with the dropout data. This dropout compensation during still image playback is achieved by interpolating the dropout data in the first and second fields with the data in the third and fourth fields, respectively, and then interpolating the dropout data in the third and fourth fields. Dropout data in field and 4th field,
This is realized by interpolating the data of the first field and the fourth field, respectively.

以下、この静止画再生時のドロツプアウト補償
に関連する各構成要素に付いて予め説明する。 Below, each component related to dropout compensation during still image playback will be explained in advance.

まず、４フイールド遅延回路３１は、ドロツプ
アウト検出出力を４フイールド分遅延するCCD
を可とする遅延回路である。 First, the 4-field delay circuit 31 delays the dropout detection output by 4 fields.
This is a delay circuit that allows

また、切換スイツチ３２は、静止画コード検出
出力の発生、即ち静止画用AD変換データの入力
完了に伴つて遅延ドロツプアウト検出出力を選択
するスイツチである。 Further, the changeover switch 32 is a switch that selects the delayed dropout detection output upon generation of the still image code detection output, that is, upon completion of input of still image AD conversion data.

以下、前記合成制限回路３３は、遅延ドロツプ
アウト検出出力が第２制限入力として印加された
期間中のみ、合成制限出力を消勢して前記合成回
路１９の合成動作を許容している。即ち、AD変
換データの入力完了後も、遅延ドロツプアウト検
出出力発生時には、ドロツプアウト補償のため
に、合成動作が為されてスイツチング出力が選択
されることになる。 Hereinafter, the synthesis limiting circuit 33 deactivates the synthesis limiting output to permit the synthesizing operation of the synthesizing circuit 19 only during the period when the delayed dropout detection output is applied as the second limiting input. That is, even after the input of AD conversion data is completed, when a delayed dropout detection output occurs, a synthesis operation is performed and a switching output is selected for dropout compensation.

以下、静止画再生時のドロツプアウト補償動作
に付いて説明する。 The dropout compensation operation during still image playback will be explained below.

まず、AD変換出力を入力する静止画コード検
出回路３０に於て静止画コード信号が検出される
と、４フイールド分のAD変換データがフレーム
メモリに入力される。検出後、４フイールド遅れ
て発生する静止画コード検出出力は、切換スイツ
チ３２と合成制限回路３３に入力される。前記切
換スイツチ３２は、静止画コードの発生後４フイ
ールド分のAD変換データが入力される迄はドロ
ツプアウト検出出力を選択し、以後ドロツプアウ
ト検出出力を４フイールド遅延回路３１に入力し
て得られる遅延ドロツプアウト検出出力を選択す
ることになる。従つてドロツプアウト発生時に
は、二度に亘つてドロツプアウト補償が為される
が、先にドロツプアウト補償は、前述する動画時
のドロツプアウト補償と同様であり、二度目のド
ロツプアウト補償が静止画再生専用のドロツプア
ウト補償である。 First, when a still picture code signal is detected in the still picture code detection circuit 30 to which the AD conversion output is input, AD conversion data for four fields is input to the frame memory. The still image code detection output, which is generated with a delay of four fields after detection, is input to the changeover switch 32 and the composition restriction circuit 33. The changeover switch 32 selects the dropout detection output after the generation of the still image code until AD conversion data for 4 fields is input, and thereafter selects the dropout detection output to output the delayed dropout obtained by inputting the dropout detection output to the 4-field delay circuit 31. The detection output will be selected. Therefore, when a dropout occurs, dropout compensation is performed twice, but the first dropout compensation is similar to the dropout compensation for moving images described above, and the second dropout compensation is dropout compensation exclusively for still image playback. It is.

即ち、４フイールド分のAD変換データが第
１・第２メモリ２０，２１への入力を完了する
と、静止画コード信号を入力する合成制限回路３
３の制限出力が合成回路１９に入力され、該合成
回路１９は第２メモリ２１側のデータのみを第１
メモリ２０に供給する。斯る状態で、遅延ドロツ
プアウト検出出力が前記スイツチング回路１８に
入力されると、補償データが選択されて前記合成
回路１９に入力される。 That is, when AD conversion data for four fields has been input to the first and second memories 20 and 21, the synthesis restriction circuit 3 inputs the still image code signal.
The limit output of No. 3 is input to the synthesis circuit 19, and the synthesis circuit 19 converts only the data on the second memory 21 side into the first
is supplied to the memory 20. In this state, when the delayed dropout detection output is input to the switching circuit 18, compensation data is selected and input to the synthesis circuit 19.

更に遅延ドロツプアウト検出出力が前記合成制
御回路３３に入力されると、遅延ドロツプアウト
検出出力発生期間中制限出力が消勢され、前記合
成回路１９は動画再生時と同様正しい読出データ
と補償データとを交互に合成することになる。よ
つて、選択期間中ドロツプアウト補償データと、
２フイールド前のデータが交互に第１メモリ２０
に入力される。尚、ドロツプアウト補償データ
は、データ補正回路２９に於て２フイールド前の
データを演算することによつてサブサンプル位相
を一致せしめたデータである。 Further, when the delayed dropout detection output is input to the synthesis control circuit 33, the limiting output is deactivated during the period in which the delayed dropout detection output is generated, and the synthesis circuit 19 alternately outputs correct read data and compensation data as in the case of video playback. It will be synthesized into Therefore, dropout compensation data during the selection period,
Data from two fields ago is alternately stored in the first memory 20.
is input. The dropout compensation data is data whose subsample phases are made to match by calculating data two fields before in the data correction circuit 29.

従つて静止画コード入力後、８フイールド後に
ドロツプアウト補償動作は完了する。但し、第７
又は第８フイールド目で為されるドロツプアウト
補償は第３・第４フイールド目で為されるドロツ
プアウト補償と結果的に同一であり、正確には６
フイールド後にドロツプアウト補償は完了する。 Therefore, the dropout compensation operation is completed eight fields after inputting the still image code. However, the seventh
Or, the dropout compensation made in the 8th field is the same as the dropout compensation made in the 3rd and 4th fields, and exactly 6
Dropout compensation is completed after the field.

上述する実施例では、サブサンプル位相を異に
する２フイールド前のデータをデータ補正回路２
９に入力してドロツプアウト補償データを演算導
出しているが、サブサンプル位相を共通にする４
フイールド前のデータをドロツプアウト補償デー
タとするのであれば、ドロツプアウト発生時に合
成動作を中断するだけで済む。 In the embodiment described above, the data correction circuit 2 uses data from two fields before with different sub-sampling phases.
9 and calculates and derives the dropout compensation data.
If the data before the field is used as dropout compensation data, it is sufficient to simply interrupt the synthesis operation when a dropout occurs.

そこで、以下に、４フイールド前のデータでド
ロツプアウト補償を為す構成の簡単な第２実施例
に付いて第８図に従い説明する。 Therefore, a second example of a simple configuration in which dropout compensation is performed using data four fields before will be described below with reference to FIG.

本実施例は、合成回路１９とサブサンプル内挿
回路２６に共通のスイツチング制御出力を入力し
ている。このスイツチング制御出力は、サブサン
プル周期の半分の周期で反転を繰返す方形波であ
り、合成回路１９に於ける合成動作とサブサンプ
ル内挿回路２３に於けるAD変換データの選択を
実現している。このスイツチング制御出力がハイ
レベルのとき、前記合成回路１９及び前記サブサ
ンプル内挿回路２３はAD変換データを選択す
る。尚、このスイツチング制御出力に基づく前述
の動作は、第１実施例中に於ても当然実行されて
おり、第１実施例中の動作説明が省略されている
に過ぎない。 In this embodiment, a common switching control output is input to the synthesis circuit 19 and the subsample interpolation circuit 26. This switching control output is a square wave that repeats inversion at half the subsample period, and realizes the synthesis operation in the synthesis circuit 19 and the selection of AD conversion data in the subsample interpolation circuit 23. . When this switching control output is at a high level, the synthesis circuit 19 and the subsample interpolation circuit 23 select AD converted data. Incidentally, the above-mentioned operation based on this switching control output is naturally executed in the first embodiment as well, and the explanation of the operation in the first embodiment is simply omitted.

本実施例の特徴とするところは、合成回路１９
に入力すべきスイツチング制御出力をドロツプア
ウト検出出力によつて制限して、ドロツプアウト
発生期間中合成動作を中断する点にある。 The feature of this embodiment is that the synthesis circuit 19
The switching control output to be input to the dropout detection output is limited by the dropout detection output, and the synthesis operation is interrupted during the dropout occurrence period.

そのため、ドロツプアウト検出出力は、反転回
路Ｎに於て極性反転される。この反転出力とスイ
ツチング制御出力とは、論理積回路Ａに入力され
る。この論理積回路Ａはドロツプアウト発生時に
スイツチング制御出力の導出を阻止する。スイツ
チング制御出力の導出が阻止されると、前記合成
回路１９は合成動作を中断する。合成動作の中断
により、前記合成回路１９は前記第２メモリ２１
の読出データを選択し続けることになり、ドロツ
プアウト発生期間中AD変換データに代えて４フ
イールド前の読出データが前記第１メモリ２０に
供給されることにより、ドロツプアウト補償が可
能になる。 Therefore, the polarity of the dropout detection output is inverted in the inverting circuit N. This inverted output and switching control output are input to an AND circuit A. This AND circuit A prevents the derivation of the switching control output when a dropout occurs. When the derivation of the switching control output is prevented, the synthesis circuit 19 interrupts the synthesis operation. Due to the interruption of the synthesis operation, the synthesis circuit 19
During the dropout occurrence period, the readout data of four fields before is supplied to the first memory 20 instead of the AD conversion data, thereby making it possible to compensate for the dropout.

尚、第８図中第１実施例と同一構成要素に付い
ては図番を共通にして動作説明を割愛する。 In FIG. 8, components that are the same as those in the first embodiment have the same drawing numbers, and a description of their operation will be omitted.

上述する本実施例では、静止画再生時にドロツ
プアウト補償を為し得ないが、通常再生回路に反
転回路と論理積回路とを付加するだけで通常再生
時のドロツプアウト補償が可能になり、その効果
は大である。 In this embodiment described above, dropout compensation cannot be performed during still image playback, but dropout compensation during normal playback is possible by simply adding an inversion circuit and an AND circuit to the normal playback circuit, and the effect is as follows. It's large.

尚、上述する二実施例はビデオデイスクプレー
ヤのドロツプアウト補償を例に説明しているが、
ビデオテープレコーダのドロツプアウト補償にも
本発明をそのまま採用することができる。 The two embodiments described above are explained using dropout compensation for a video disc player as an example.
The present invention can be directly applied to dropout compensation for video tape recorders.

(ヘ) 発明の効果 よつて、本発明によれば高品位映像信号の再生
に際して２フイールド前又は４フイールド前のデ
ータを利用してより正確なドロツプアウト補償を
為すため動画以上のドロツプアウト補償が為され
その効果は大である。(F) Effects of the Invention Therefore, according to the present invention, when reproducing a high-quality video signal, more accurate dropout compensation than that of a moving image can be performed by using data two or four fields before. The effect is great.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の第１実施例に係るデコーダの
回路ブロツク図、第２図は同ビデオデイスクプレ
ーヤの要部回路ブロツク図、第３図、第４図、第
５図、第６図、第７図はフレームメモリのデータ
転送原理説明図、第８図は本発明の第２実施例に
係るデコーダの回路ブロツク図、第９図はサブサ
ンプル位相の関係を模式的に示す説明図をそれぞ
れ顕わす。 １５……ドロツプアウト検出回路、１８……ス
イツチング回路、２８……データ補正回路。 FIG. 1 is a circuit block diagram of a decoder according to a first embodiment of the present invention, FIG. 2 is a circuit block diagram of main parts of the same video disk player, FIGS. 3, 4, 5, 6, FIG. 7 is an explanatory diagram of the data transfer principle of the frame memory, FIG. 8 is a circuit block diagram of a decoder according to the second embodiment of the present invention, and FIG. 9 is an explanatory diagram schematically showing the relationship between sub-sampling phases. Reveal. 15... Dropout detection circuit, 18... Switching circuit, 28... Data correction circuit.

Claims (1)

【特許請求の範囲】 １ 高品位映像信号をTCI多重サブサンプル方式
を利用して形成される狭帯域の変換映像信号を
FM変調記録記録して成る記録媒体より再生FM
信号を再生し、この再生FM信号の復調出力を
AD変換したAD変換データを４フイールド分の
メモリに順次記憶し乍らAD変換データと前記メ
モリの読出データとを合成して高品位映像信号を
形成する高品位映像信号再生システムに於て、 前記AD変換出力を４フイールド分循環的に更
新記憶するメモリ２０，２１と、 再生FM信号の欠落を検出するドロツプアウト
検出回路１５と、 該ドロツプアウト検出出力を４フイールド遅延
して遅延ドロツプアウト検出出力を発生する４フ
イールド遅延回路３１と、 前記メモリより読み出された２フイールド前の
読出データより補償データを形成するデータ補償
回路２９と、 静止画再生開始に連動してドロツプアウト検出
出力に代えて遅延ドロツプアウト検出出力を選択
する切換スイツチ３２と、 該切換スイツチの出力の発生に連動して４フイ
ールド前の読出データに代えて前記補償データを
選択して前記メモリに供給する手段１９とを、 それぞれ配して成るドロツプアウト補償回路。[Claims] 1. A narrowband converted video signal formed by using the TCI multiplex subsampling method for a high-quality video signal.
FM playback from a recording medium made by recording FM modulation
Regenerate the signal and demodulate the output of this regenerated FM signal.
In a high-definition video signal reproduction system that sequentially stores AD-converted data in a memory for four fields and synthesizes the AD-converted data with data read from the memory to form a high-definition video signal, Memories 20 and 21 that cyclically update and store the AD conversion output for four fields; a dropout detection circuit 15 that detects the loss of the reproduced FM signal; and a dropout detection circuit 15 that delays the dropout detection output by four fields to generate a delayed dropout detection output. a 4-field delay circuit 31; a data compensation circuit 29 that forms compensation data from data read two fields before from the memory; and a delayed dropout detection output in place of the dropout detection output in conjunction with the start of still image playback. A changeover switch 32 for selecting the changeover switch 32, and means 19 for selecting the compensation data in place of the read data four fields earlier in conjunction with the generation of the output of the changeover switch and supplying the compensation data to the memory. Dropout compensation circuit.