JPH0574756A - Dipping type treatment - Google Patents
Dipping type treatmentInfo
- Publication number
- JPH0574756A JPH0574756A JP23754691A JP23754691A JPH0574756A JP H0574756 A JPH0574756 A JP H0574756A JP 23754691 A JP23754691 A JP 23754691A JP 23754691 A JP23754691 A JP 23754691A JP H0574756 A JPH0574756 A JP H0574756A
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- wafers
- wafer
- immersion type
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体基板であるウェ
ーハを薬液に浸漬してウェーハを処理する浸漬式処理方
法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an immersion type processing method for processing a wafer which is a semiconductor substrate by immersing the wafer in a chemical solution.
【0002】[0002]
【従来の技術】図2は従来の浸漬式処理方法の一例を説
明するための処理装置を示す概略図、図3は図2のキャ
リアを示す上面図である。従来、この種の浸漬式処理方
法が適用される処理装置は、例えば、図2に示すよう
に、ウェーハ1を収納したキャリア2を薬液処理する薬
液槽3と、水洗する水洗槽4と、乾燥する蒸気乾燥処理
槽5と、キャリア2を前記のいずれかの槽から槽へ運搬
するハンドルアーム6とを有している。2. Description of the Related Art FIG. 2 is a schematic view showing a processing apparatus for explaining an example of a conventional immersion type processing method, and FIG. 3 is a top view showing the carrier shown in FIG. Conventionally, as shown in FIG. 2, a processing apparatus to which this type of immersion type processing method is applied is, for example, as shown in FIG. 2, a chemical bath 3 for chemical treatment of a carrier 2 containing a wafer 1, a washing bath 4 for washing, and a drying bath. And a handle arm 6 for carrying the carrier 2 from one of the above tanks to the tank.
【0003】また、ウェーハ1を収納するキャリア2
は、図3に示すように、キャリア2内の複数のウェーハ
がその処理すべき面である表面9が全て同一方向で収納
されており、キャリア2の側壁である両端におけるウェ
ーハ8a,8bのうちウェーハ8aは、ウェーハ表面9
がキャリア端面7aと向い合せており、かつ近接した状
態である。A carrier 2 for accommodating the wafer 1 is also provided.
As shown in FIG. 3, all the wafers 8 in the carrier 2 are housed in the same direction on the surface 9, which is the surface to be processed, and among the wafers 8a and 8b at both ends which are the side walls of the carrier 2. The wafer 8a has a wafer surface 9
Is facing the carrier end surface 7a, and is in a close state.
【0004】このようにウェーハが収納されたキャリア
2を、まず、ハンドルアーム6により薬液槽3へ浸漬
し、薬液槽3から水洗槽4へ更に水洗槽4から蒸気乾燥
処理槽5へ運び浸漬式処理を行なうものであった。The carrier 2 in which the wafers are thus stored is first dipped into the chemical solution tank 3 by the handle arm 6 and then carried from the chemical solution tank 3 to the washing tank 4 and further from the washing tank 4 to the vapor drying treatment tank 5 by the dipping type. It was a process.
【0005】この際に使用されるキャリア2は、PAF
(テトラフルオロエチレン・パーフロロアルキルビニル
エーテル共重合樹脂)の一体成形加工により製作されて
いた。The carrier 2 used at this time is a PAF.
It was manufactured by an integral molding process of (tetrafluoroethylene / perfluoroalkyl vinyl ether copolymer resin).
【0006】[0006]
【発明が解決しようとする課題】この従来の浸漬式処理
方法では、PAF製のキャリアを使用するため、キャリ
ア自体が−20KV以上帯電することがある。このため
この帯電によりキャリア端面に近接しているウェーハ表
面は、静電誘導帯電を起こし、プラス側に帯電すること
になる。一方、薬液中に浮遊する微粒子の大半は、マイ
ナスのゼータ電位を持っているため、静電吸引現像が生
じ、ウェーハ表面に多量の微粒子が付着してしまうとい
う問題があった。In this conventional immersion type processing method, since a carrier made of PAF is used, the carrier itself may be charged by -20 KV or more. Therefore, due to this charging, the wafer surface close to the end face of the carrier undergoes electrostatic induction charging and is charged to the positive side. On the other hand, since most of the fine particles floating in the chemical solution have a negative zeta potential, there is a problem that electrostatic suction development occurs and a large amount of fine particles adhere to the wafer surface.
【0007】本発明の目的は、かかる問題を解消すべ
き、微粒子が付着することなく処理できる浸漬式処理方
法を提供することである。An object of the present invention is to provide an immersion type processing method which should solve the above problems and can be processed without adhering fine particles.
【0008】[0008]
【課題を解決するための手段】本発明の浸漬式処理方法
は、複数枚のウェーハを並べて箱形のキャリアに収納
し、薬液に浸漬してウェーハを処理する浸漬式処理方法
において、このキャリアの側端に収納されるキャリアの
処理することが必要な面が側壁と背中合せになっている
ことを特徴としている。The immersion type processing method of the present invention is an immersion type processing method in which a plurality of wafers are arranged side by side in a box-shaped carrier and the wafers are immersed in a chemical solution to process the wafers. It is characterized in that the surfaces of the carriers housed in the side edges that need to be processed are back to back with the side walls.
【0009】[0009]
【実施例】次に本発明について図を参照して説明する。The present invention will be described below with reference to the drawings.
【0010】図1は、本発明の浸漬式処理方法の一実施
例を説明するためのキャリアを示す上面図である。この
浸漬式処理方法な、キャリアに収納するウェーハの処理
すべき面を互いに向い合けにすることである。すなわ
ち、図1に示すように、キャリア端面7a,7bに隣接
したウェーハ8a,8bは、ウェーハ表面9がお互い向
い合せとなっており隣接したウェーハの裏面は各キャリ
ア端面7a,7bとは背中合せになっている。また、ウ
ェーハ8cと8d,8eと8fも同様にウェーハ表面9
がお互い向い合せになるようにしてよよい。このように
キャリア2の側端側にあるウェーハを処理される面を端
面に対して背中合せにしてウェーハをキャリアに収納し
た状態で浸漬式処理するものである。その結果、キャリ
ア2がマイナスに帯電してウェーハ端面7a及び7bが
マイナスに帯電しても、ウェーハ8a,8b,8c,8
d,8e,8f,8gのウェーハ表面9は静電誘導帯電
によりプラスに帯電することはないため、マイナスのゼ
ータ電位をもつ微粒子の付着する確立は大きく低減でき
る。FIG. 1 is a top view showing a carrier for explaining one embodiment of the immersion type processing method of the present invention. With this immersion type processing method, the surfaces to be processed of the wafers housed in the carrier are made to face each other. That is, as shown in FIG. 1, the wafers 8a and 8b adjacent to the carrier end surfaces 7a and 7b have the wafer front surfaces 9 facing each other, and the back surfaces of the adjacent wafers are back to back with the carrier end surfaces 7a and 7b. Is becoming Further, the wafers 8c and 8d and 8e and 8f are similarly formed on the wafer surface 9
You may face each other. As described above, the dipping process is performed in a state where the wafers on the side end sides of the carrier 2 are back-to-back with respect to the end faces and the wafers are housed in the carrier. As a result, even if the carrier 2 is negatively charged and the wafer end surfaces 7a and 7b are negatively charged, the wafers 8a, 8b, 8c, 8 are
Since the wafer surfaces 9 of d, 8e, 8f and 8g are not positively charged by electrostatic induction charging, the probability that fine particles having a negative zeta potential adhere can be greatly reduced.
【0011】評価実験に於いて、従来法で処理したウェ
ーハ8aのウェーハ表面9の処理前後での微粒子の増加
は、千個以上であったが、本発明の浸漬式処理方法を用
いて処理すれば百個程度に抑えられた。この時のウェー
ハサイズは6インチで微粒子サイズは0.5μm以上で
あった。In the evaluation experiment, the increase in the number of fine particles before and after the treatment of the wafer surface 9 of the wafer 8a treated by the conventional method was 1,000 or more, but the treatment was performed using the immersion treatment method of the present invention. For example, it was suppressed to about 100. At this time, the wafer size was 6 inches and the particle size was 0.5 μm or more.
【0012】また、この実施例の代りに、端面側にダミ
ーセルを配置しても同様の効果が得られる。Further, instead of this embodiment, the same effect can be obtained by arranging dummy cells on the end face side.
【0013】[0013]
【発明の効果】以上説明したように本発明の浸漬式処理
方法によれば、キャリアの端面側に収納されるウェーハ
の処理すべき面が端面の側壁に直面しないように、ウェ
ーハをキャリアに収納することによって、キャリアのマ
イナス帯電によりウェーハの処理すべき表面もマイナス
に誘電されるので、マイナスのゼータ電位をもつ微粒子
は、反発作用を生じウェーハ表面に付着しにくくなると
いう効果を有する。As described above, according to the immersion type processing method of the present invention, the wafer is stored in the carrier so that the surface to be processed of the wafer stored on the end surface side of the carrier does not face the side wall of the end surface. By doing so, the surface of the wafer to be treated is also negatively dielectricized by the negative charging of the carrier, and therefore, fine particles having a negative zeta potential have a repulsive action and are less likely to adhere to the wafer surface.
【図1】本発明の浸漬式処理方法の一実施例を説明する
ためのキャリアの上面図である。FIG. 1 is a top view of a carrier for explaining an embodiment of the immersion treatment method of the present invention.
【図2】従来の浸漬式処理方法の一例を説明するための
処理装置を示す概略図である。FIG. 2 is a schematic view showing a processing apparatus for explaining an example of a conventional immersion type processing method.
【図3】図2のキャリアを示す上面図である。3 is a top view showing the carrier of FIG. 2. FIG.
【符号の説明】 1,8a,8b,8c,8d,8e,8f,8g ウ
ェーハ 2 キャリア 3 薬液槽 4 水洗槽 5 蒸気乾燥処理槽 6 ハンドルアーム 7a,7b キャリア端面 9 ウェーハ表面[Explanation of symbols] 1,8a, 8b, 8c, 8d, 8e, 8f, 8g Wafer 2 Carrier 3 Chemical solution tank 4 Rinsing tank 5 Vapor drying treatment tank 6 Handle arms 7a, 7b Carrier end surface 9 Wafer surface
Claims (1)
アに収納し、薬液に浸漬してウェーハを処理する浸漬式
処理方法において、このキャリアの側端に収納されるキ
ャリアの処理することが必要な面が側壁と背中合せにな
っていることを特徴とする浸漬式処理方法。1. In an immersion type processing method in which a plurality of wafers are arranged side by side and stored in a box-shaped carrier, and the wafers are processed by immersing in a chemical solution, it is necessary to process the carriers stored at the side edges of the carrier. The immersion type treatment method is characterized in that the flat surfaces are back to back.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23754691A JPH0574756A (en) | 1991-09-18 | 1991-09-18 | Dipping type treatment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23754691A JPH0574756A (en) | 1991-09-18 | 1991-09-18 | Dipping type treatment |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0574756A true JPH0574756A (en) | 1993-03-26 |
Family
ID=17016935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23754691A Pending JPH0574756A (en) | 1991-09-18 | 1991-09-18 | Dipping type treatment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0574756A (en) |
-
1991
- 1991-09-18 JP JP23754691A patent/JPH0574756A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08187475A (en) | Method of removing metal in scrubber | |
US5875804A (en) | Substrate treating apparatus | |
US6127289A (en) | Method for treating semiconductor wafers with corona charge and devices using corona charging | |
JPH0574756A (en) | Dipping type treatment | |
KR100890486B1 (en) | A semiconductor substrate processing apparatus and method thereof | |
US7410814B1 (en) | Process and apparatus for cleaning silicon wafers | |
JPH0475339A (en) | Cleaning method by electric field | |
JP2573418B2 (en) | Semiconductor substrate cleaning method | |
JPH0547738A (en) | Wet treatment of substrate | |
JPH11111659A (en) | Method and device for preventing substrate electrification, and substrate cleaning device | |
WO2001054181A2 (en) | Process and apparatus for cleaning silicon wafers | |
JP4117598B2 (en) | Wafer storage container, dust generation prevention method thereof, and wafer storage method | |
JP3576216B2 (en) | How to clean a synthetic resin storage case | |
US5837599A (en) | Wafer surface modification for improved electrostatic chucking efficiency | |
JPH04130724A (en) | Cleaning apparatus | |
JPH08316183A (en) | Washing method and apparatus | |
JP2898848B2 (en) | Dielectric separation substrate manufacturing equipment | |
JPH0382029A (en) | Wet type treatment equipment | |
JPS62276831A (en) | Wet treatment of semiconductor wafer | |
JPH0461122A (en) | Method and apparatus for treatment | |
JPH05315311A (en) | Method for rinsing of a semiconductor wafer | |
KR100674954B1 (en) | Utility for wet processing of semiconductor substrate | |
JPH0349223A (en) | Cleaning device | |
JPH1176959A (en) | Finish cleaning | |
JP2003264226A (en) | Substrate carrier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000111 |