JPH0574701A - Resist pattern forming method - Google Patents
Resist pattern forming methodInfo
- Publication number
- JPH0574701A JPH0574701A JP3234444A JP23444491A JPH0574701A JP H0574701 A JPH0574701 A JP H0574701A JP 3234444 A JP3234444 A JP 3234444A JP 23444491 A JP23444491 A JP 23444491A JP H0574701 A JPH0574701 A JP H0574701A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- resist
- pattern
- wafer
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、リソグラフィ技術さら
には半導体装置の製造工程に適用して有効な技術に関
し、例えば、凹凸を有する基板上へレジストパターンを
形成する工程に利用して有用な技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique effective when applied to a lithography technique and further to a semiconductor device manufacturing process. For example, a technique useful in a process of forming a resist pattern on a substrate having irregularities. Regarding
【０００２】[0002]
【従来の技術】半導体装置（ウェハ）表面に所望の形状
のレジストパターンを形成するにあたっては、該ウェハ
上にレジスト膜（感光性被膜）を塗布し、これに露光マ
スクを合わせて露光（現像）することによりウェハ上に
所望のレジストパターンを得るようにしている。従来こ
のレジスト膜の露光は、エネルギー照射（光，Ｘ線等）
によって行われる。2. Description of the Related Art In forming a resist pattern having a desired shape on the surface of a semiconductor device (wafer), a resist film (photosensitive film) is applied on the wafer, and an exposure mask is aligned with the resist film for exposure (development). By doing so, a desired resist pattern is obtained on the wafer. Conventionally, this resist film is exposed to energy (light, X-ray, etc.)
Done by
【０００３】しかしながら、実際に上記マスクを用いて
エネルギー照射を行った場合、ウェハ表面に凹凸がある
と、マスクパターンに対応する高精度のレジストパター
ンが得られないという不具合が生じる。これは、感光性
被膜が塗布されるウェハ表面の平坦化が完全には達成さ
れていない場合には感光性被膜が塗布されるウェハ表面
の下地段差によって照射光の反射（ハレーション）が生
じるためである。より具体的には、この下地段差を形成
する表面の層（図４の６１）が、例えばポリシリコンや
Ａｌ層である場合には、感光性被膜（レジスト膜）への
露光（エネルギー照射）時に、図４に示すように、レジ
スト膜５１の最下面（ウェハ５０表面の下地段差６０
ａ）で入射光が反射（図中破線の矢印に示す）すること
となる。このとき反射した光は、遮光が必要な領域５１
ａ（露光マスク４１のパターン４１ａで遮光された領
域）に達して感光させてしまい、所望のレジストパター
ンが得られない原因となる。However, when energy is actually irradiated using the above mask, if the wafer surface has irregularities, a high precision resist pattern corresponding to the mask pattern cannot be obtained. This is because if the flattening of the wafer surface to which the photosensitive film is applied has not been completely achieved, the irradiation light is reflected (halation) due to the underlying step on the surface of the wafer to which the photosensitive film is applied. is there. More specifically, when the surface layer (61 in FIG. 4) that forms the underlying step is, for example, a polysilicon or Al layer, when the photosensitive film (resist film) is exposed (energy irradiation) As shown in FIG. 4, the lowermost surface of the resist film 51 (underlying step 60 on the surface of the wafer 50).
In a), incident light is reflected (indicated by a dashed arrow in the figure). The light reflected at this time has a region 51 that needs to be shielded.
It reaches a (a region which is shielded by the pattern 41a of the exposure mask 41) and is exposed to light, which causes a desired resist pattern to not be obtained.
【０００４】特に近年の多層配線構造が採用された半導
体装置にあっては、ウェハ６０表面の素子領域に発生す
る凹凸の差が大きく、その形状によっては（段差が曲線
状となっているとき）、反射された光が凹面鏡効果によ
って、遮光されるべき領域５１ａ内の一箇所（破線で示
す５１ｂ）に集中し、露光マスク４１のパターンとは異
なる領域でレジストの感光が行われてしまうことがあ
る。Particularly in a semiconductor device employing a recent multi-layer wiring structure, the difference in unevenness generated in the element region on the surface of the wafer 60 is large, and depending on its shape (when the step is curved). Due to the concave mirror effect, the reflected light is concentrated on one place (51b shown by the broken line) in the region 51a to be shielded, and the resist is exposed in a region different from the pattern of the exposure mask 41. is there.
【０００５】そこで本発明者らは、上記ハレーションに
よる影響を抑制／回避するため、感光性被膜（レジス
ト）５１を形成するに当たって吸光剤入りレジストを使
用し、段差部で反射した横方向からの光の照射量を減少
させる。感光性被膜を多層構造とし（５２，５３）、ウ
ェハ６０表面に接する側の層５３を反射光を吸収するた
めの吸収層として形成する（図５）。等の手法を開発し
た。Therefore, in order to suppress / avoid the influence of the above halation, the present inventors use a resist containing a light absorber in forming the photosensitive film (resist) 51, and the light from the lateral direction reflected by the step portion is used. Decrease the irradiation dose. The photosensitive film has a multilayer structure (52, 53), and the layer 53 on the side in contact with the surface of the wafer 60 is formed as an absorbing layer for absorbing reflected light (FIG. 5). Etc. have been developed.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。即ち、上記の手法では、プ
ロセス自体は簡便であるものの、レジスト５１の吸光性
が強いため、光（露光エネルギー）がレジスト５１底部
まで到達しにくく、解像度が低下し微細加工が困難とな
る。一方、上記の手法では、レジストを塗布するプロ
セスが複雑になり、製造コストの増加や歩留りの低下を
招来する。However, the present inventors have clarified that the above-mentioned technique has the following problems. That is, in the above method, although the process itself is simple, the light absorption of the resist 51 is strong, so that light (exposure energy) does not easily reach the bottom of the resist 51, the resolution is lowered, and fine processing becomes difficult. On the other hand, in the above method, the process of applying the resist becomes complicated, resulting in an increase in manufacturing cost and a decrease in yield.
【０００７】本発明はかかる事情に鑑みてなされたもの
で、簡便なプロセスでしかも解像度の低下を来すことな
く、ハレーション現象による不具合を回避するレジスト
パターン形成方法を提供することを目的とする。この発
明の前記ならびにそのほかの目的と新規な特徴について
は、本明細書の記述および添附図面から明らかになるで
あろう。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a resist pattern forming method which avoids a defect due to a halation phenomenon with a simple process and without lowering the resolution. The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【０００８】[0008]
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。即ち、本願の請求項１の発明は、半導体装
置の表面に感光性被膜を塗布し、これに露光マスクを合
わせて露光することによって所望のレジストパターンを
得る半導体装置のレジストパターン形成方法において、
前記半導体の表面に生じた段差部に対応する露光マスク
の所定位置にダミーのマスクパターンを形成するように
したものである。又、請求項２の発明は、半導体装置の
表面に感光性被膜を塗布し、これに露光マスクを合わせ
て露光することによって所望のレジストパターンを得る
半導体装置のレジストパターン形成方法において、前記
半導体の表面に生じた段差部に対応する露光マスクの所
定位置に、露光装置の解像度以下の微細な遮光パターン
を形成するようにしたものである。又、請求項３の発明
は、半導体装置の表面に感光性被膜を塗布し、これに露
光マスクを合わせて露光することによって所望のレジス
トパターンを得る半導体装置のレジストパターン形成方
法において、露光マスク上の前記半導体基板の段差部に
対応する位置と、この段差部に対応する位置に隣り合う
正規のマスクパターンとの間にダミーのマスクパターン
を形成するようにしたものである。The typical ones of the inventions disclosed in the present application will be outlined below. That is, the invention of claim 1 of the present application is a method for forming a resist pattern of a semiconductor device, wherein a photosensitive film is applied to the surface of a semiconductor device, and a desired resist pattern is obtained by aligning an exposure mask with this and exposing.
A dummy mask pattern is formed at a predetermined position of the exposure mask corresponding to the step portion formed on the surface of the semiconductor. According to a second aspect of the present invention, there is provided a resist pattern forming method for a semiconductor device, wherein a photosensitive film is applied on a surface of the semiconductor device, and a desired resist pattern is obtained by aligning an exposure mask with the photosensitive film and exposing the semiconductor device. A fine light-shielding pattern having a resolution equal to or lower than the resolution of the exposure apparatus is formed at a predetermined position of the exposure mask corresponding to the step portion formed on the surface. According to a third aspect of the present invention, there is provided a resist pattern forming method for a semiconductor device, wherein a photosensitive film is applied on the surface of a semiconductor device, and a desired resist pattern is obtained by aligning and exposing the photosensitive mask on the exposure mask. The dummy mask pattern is formed between the position corresponding to the stepped portion of the semiconductor substrate and the regular mask pattern adjacent to the position corresponding to the stepped portion.
【０００９】[0009]
【作用】上記請求項１記載の手段によれば、ハレーショ
ンを誘起する半導体装置の段差部に対応する露光マスク
上に設けられたダミーパターンにより、上記段差部（ハ
レーション誘起部）への光が遮光され、段差部での反射
がなくなる。又、上記請求項２に記載の手段によれば、
上記段差部に対応する露光マスク上に形成された露光装
置の解像度以下の微細パターンにより半導体装置の段差
部への露光量が低減される。又、請求項３記載の手段に
よれば、段差部に対応する位置とこれに隣り合う正規の
マスクパターンとの間に形成されたダミーのマスクパタ
ーンによって、ダミーのレジストパターンが形成され、
このダミーのレジストパターンに上記段差部により生じ
た反射光が吸収される。According to the means described in claim 1, the light to the step portion (halation inducing portion) is shielded by the dummy pattern provided on the exposure mask corresponding to the step portion of the semiconductor device which induces halation. As a result, there is no reflection at the step. Further, according to the means described in claim 2,
The exposure amount to the step portion of the semiconductor device is reduced by the fine pattern formed on the exposure mask corresponding to the step portion and having a resolution smaller than that of the exposure device. According to the third aspect, the dummy resist pattern is formed by the dummy mask pattern formed between the position corresponding to the step portion and the regular mask pattern adjacent thereto.
The reflected light generated by the step portion is absorbed by the dummy resist pattern.
【００１０】[0010]
【実施例】以下、本発明の実施例を添付図面を参照して
詳細に説明する。 （第１実施例）図１は、本発明に係る第１実施例の感光
性被膜（レジスト）５のパターン形成方法を示す半導体
装置（ウェハ）６及び露光マスク４を示す断面図であ
る。この第１実施例では、ハレーションを誘起するウェ
ハ６の段差部６ａに対応する露光マスク４の所定位置
に、ハレーション抑止用のダミーパターン４ａ（Ｃｒパ
ターン）を予め形成しておき、レジスト５の露光時に、
段差部６ａへの光の投影（エネルギー照射）を完全に遮
断して、当該段差部６ａによるハレーションを回避する
ようにしている。Embodiments of the present invention will now be described in detail with reference to the accompanying drawings. (First Embodiment) FIG. 1 is a sectional view showing a semiconductor device (wafer) 6 and an exposure mask 4 showing a method of patterning a photosensitive film (resist) 5 according to the first embodiment of the present invention. In the first embodiment, a halation suppressing dummy pattern 4a (Cr pattern) is previously formed at a predetermined position of the exposure mask 4 corresponding to the step portion 6a of the wafer 6 that induces halation, and the resist 5 is exposed. Sometimes
The projection (energy irradiation) of light onto the step portion 6a is completely blocked to avoid halation by the step portion 6a.
【００１１】尚、この実施例にて用いられるレジスト５
は、ポジ形ホトレジストであり、従って上記ハレーショ
ン抑止用のダミーパターン４ａに対応した形状のレジス
トパターン６ａがウェハ６上に形成されることになる
が、このパターン６ａはそれ以降に行われるプロセスに
て必要に応じて除去すれば良い。尚、図中６１は光反射
を生じさせる配線層（Ａｌ層又はポリシリコン層）を、
６２はＳｉ酸化膜を、６３は半導体基板を示す。The resist 5 used in this embodiment is used.
Is a positive photoresist, and therefore, a resist pattern 6a having a shape corresponding to the above halation suppressing dummy pattern 4a is formed on the wafer 6. It may be removed if necessary. In the figure, 61 is a wiring layer (Al layer or polysilicon layer) that causes light reflection,
62 indicates a Si oxide film, and 63 indicates a semiconductor substrate.
【００１２】（第２実施例）図２は、本発明に係る第２
実施例によるレジスト１５のパターン形成方法を示す半
導体装置（ウェハ）６及び露光マスク１４の断面図であ
る。この実施例では、ウェハ６の段差部６ａに対応する
露光マスク１４の所定位置に、ハレーション抑止用の半
透過パターン１４ａを形成するようにしている。この実
施例で用いられる半透過パターン１４ａは、レジスト１
５の露光を行なう露光装置（図示省略）の解像度よりも
微細なパターン（例えば間隔が０．２μｍ程度の縦縞の
パターン）よりなり、このマスク１４を介してレジスト
１５に照射される光は、ウェハ６の段差部６ａにて反射
することのない程度にその照光量が低減される。この結
果ウェハの段差部６ａに起因するハレーションが回避さ
れる。(Second Embodiment) FIG. 2 shows a second embodiment of the present invention.
FIG. 3 is a cross-sectional view of a semiconductor device (wafer) 6 and an exposure mask 14 showing a pattern forming method of a resist 15 according to an example. In this embodiment, a semi-transmissive pattern 14a for halation suppression is formed at a predetermined position of the exposure mask 14 corresponding to the step 6a of the wafer 6. The semi-transmissive pattern 14a used in this embodiment is the resist 1
Light having a pattern finer than the resolution of an exposure device (not shown) for performing the exposure of No. 5 (for example, a pattern of vertical stripes with an interval of about 0.2 μm) is irradiated onto the resist 15 through the mask 14 is a wafer. The illumination amount is reduced to such an extent that it is not reflected by the stepped portion 6a of 6. As a result, halation caused by the step portion 6a of the wafer is avoided.
【００１３】このようなハレーション抑止用の半透過パ
ターン１４ａを用いた場合には、ウェハ６の段差部６ａ
上に不要のレジストパターンが残ることもなく、従って
その後のウェハプロセスに、不要ジストパターンの除去
のためのステップも必要なくより簡便である。When such a semi-transmissive pattern 14a for suppressing halation is used, the stepped portion 6a of the wafer 6 is used.
There is no unnecessary resist pattern left on the upper surface of the wafer, and therefore, the subsequent wafer process is simpler without the step of removing the unnecessary resist pattern.
【００１４】（第３実施例）図３は本発明に係わる第３
実施例によるレジストのパターン形成方法を示す半導体
装置（ウェハ）６及び露光マスク２４の断面図である。
この第３実施例では、ウェハ６の段差部６ａに対応する
露光マスク上の所定位置２４ａと、レジスト２５を感光
させないでレジストを残す正規のレジストパターン形成
部２５ｃに対応するマスク上の位置２４ｃとの間の所定
位置２４ｂに、ダミーのマスクパターンを形成し、これ
に対応するレジスト２５の位置にダミーのレジストパタ
ーン２５ｂを形成するものである。(Third Embodiment) FIG. 3 shows a third embodiment of the present invention.
FIG. 6 is a cross-sectional view of a semiconductor device (wafer) 6 and an exposure mask 24 showing a resist pattern forming method according to an example.
In the third embodiment, a predetermined position 24a on the exposure mask corresponding to the stepped portion 6a of the wafer 6 and a position 24c on the mask corresponding to the regular resist pattern forming portion 25c which leaves the resist 25 without exposing the resist 25. A dummy mask pattern is formed at a predetermined position 24b between the two, and a dummy resist pattern 25b is formed at the corresponding position of the resist 25.
【００１５】このようにダミーレジスト２５ｂを形成し
ておくと、露光マスク２４を介して照射され、ウェハの
段差部６ａにて反射された光（反射光）は、正規のレジ
ストパターン形成部２５ｃに達することなく、従って反
射光（ハレーション）による影響（レジストパターンの
細り）が、正規のレジストパターン２５ｃに生じること
を防ぐことができる。これは、広く用いられているホト
レジスト（感光性被膜）には、未露光時は吸光性が強
く、露光されるにつれて透光性が増加すると云う退色性
があり、従って上記ダミーレジスト２５ｂは、反射光を
吸収するパターンとして作用することとなってハレーシ
ョンが抑制される。When the dummy resist 25b is formed in this way, the light (reflected light) irradiated through the exposure mask 24 and reflected by the step portion 6a of the wafer is reflected by the regular resist pattern forming portion 25c. Therefore, it is possible to prevent the normal resist pattern 25c from being affected by the reflected light (halation) (thinning of the resist pattern). This is because the widely used photoresist (photosensitive film) has a fading property that it has a strong light absorption property when it is not exposed and its light transmission property increases as it is exposed. Halation is suppressed by acting as a pattern that absorbs light.
【００１６】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、本
実施例ではポジタイプのホトレジストを用いたレジスト
パターン形成方法について説明したが、ネガタイプのホ
トレジストのパターン形成方法にも本発明は適用可能で
ある。Although the invention made by the present inventor has been specifically described based on the embodiments, the invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say. For example, in this embodiment, the resist pattern forming method using the positive type photoresist has been described, but the present invention can be applied to the negative type photoresist pattern forming method.
【００１７】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
装置の製造プロセスに適用した場合について説明した
が、プリント基板の製造やマイクロマシーニング技術そ
の他フォトリソグラフィ工程を有するプロセス一般に利
用できる。In the above description, the case where the invention made by the present inventor is mainly applied to the manufacturing process of the semiconductor device which is the field of application which is the background of the invention has been explained. A general process including a lithographic process can be used.
【００１８】[0018]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、本願の請求項１に記載の発
明によれば、半導体装置の段差部に対応する露光マスク
上のダミーパターンにより、上記段差部（ハレーション
誘起部）への光が遮光されて段差部での反射がなくなり
ハレーションが抑制される。又、請求項２に記載の発明
によれば、上記段差部に対応する露光マスク上に形成さ
れた、露光装置の解像度以下の微細パタンにより半導体
装置の段差部への露光量が低減され、ハレーションが抑
制される。又、請求項３に記載の発明によれば、上記段
差部とこれに隣り合う正規のマスクパターンとの間に形
成されたダミーのレジストパターンに上記段差部にて反
射された光が吸収されてハレーションが抑制される。上
記発明によって、吸光剤をレジスト中に溶解させること
なく、又、レジストを多層とすることなく、ハレーショ
ンを抑制することができ、歩留りが良く、しかも簡便な
手法で、凹凸のある半導体装置表面に微細なレジストパ
ターンを高精度に形成することができる。The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows. That is, according to the invention of claim 1 of the present application, light to the stepped portion (halation inducing portion) is blocked by the dummy pattern on the exposure mask corresponding to the stepped portion of the semiconductor device, and There is no reflection and halation is suppressed. According to the second aspect of the invention, the exposure amount to the step portion of the semiconductor device is reduced by the fine pattern formed on the exposure mask corresponding to the step portion and having a resolution equal to or less than the resolution of the exposure apparatus, and the halation Is suppressed. According to the third aspect of the invention, the light reflected by the step portion is absorbed by the dummy resist pattern formed between the step portion and the regular mask pattern adjacent thereto. Halation is suppressed. According to the above invention, halation can be suppressed without dissolving the light absorber in the resist, or without forming the resist in multiple layers, the yield is good, and a simple method can be applied to the uneven semiconductor device surface. A fine resist pattern can be formed with high accuracy.
【図１】本発明に係る第１実施例のレジストのパターン
形成方法を示すウェハ及び露光マスクを示す断面図であ
る。FIG. 1 is a sectional view showing a wafer and an exposure mask showing a resist pattern forming method according to a first embodiment of the present invention.
【図２】本発明に係る第２実施例によるレジストのパタ
ーン形成方法を示すウェハ及び露光マスクの断面図であ
る。FIG. 2 is a sectional view of a wafer and an exposure mask showing a resist pattern forming method according to a second embodiment of the present invention.
【図３】本発明に係る第３実施例によるレジストのパタ
ーン形成方法を示すウェハ及び露光マスクの断面図であ
る。FIG. 3 is a sectional view of a wafer and an exposure mask showing a resist pattern forming method according to a third embodiment of the present invention.
【図４】従来のレジストのパターン形成方法及びこれに
よるハレーションの発生状態を説明するための露光マス
ク及び半導体装置の断面図である。FIG. 4 is a sectional view of an exposure mask and a semiconductor device for explaining a conventional resist pattern forming method and a halation generation state caused by the method.
【図５】レジストを多層構造にしてハレーションを抑制
した従来の方法を示すウェハ及び露光マスクの断面図で
ある。FIG. 5 is a cross-sectional view of a wafer and an exposure mask showing a conventional method in which a resist has a multi-layer structure to suppress halation.
４ 露光マスク ４ａ ダミーパターン ５ レジスト（感光性被膜） ６ ウェハ（基板） ６ａ 段差部 4 Exposure Mask 4a Dummy Pattern 5 Resist (Photosensitive Film) 6 Wafer (Substrate) 6a Step
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土屋 修 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 白井 精一郎 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 森田 正行 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Osamu Tsuchiya 2326 Imai, Ome City, Tokyo Hitachi, Ltd. Device Development Center (72) Seiichiro Shirai 2326 Imai, Ome City, Tokyo Hitachi, Ltd. Device Development Center (72) Inventor Masayuki Morita 5-201-1, Kamimizuhonmachi, Kodaira-shi, Tokyo Inside Hitate Cho-LS Engineering Co., Ltd.
Claims (3)
に露光マスクを合わせて露光現像することによって所望
のレジストパターンを得るレジストパターン形成方法に
おいて、露光マスクの前記基板の表面に生じた段差部に
対応する位置にダミーのマスクパターンを形成すること
を特徴とする半導体装置のレジストパターン形成方法。1. A resist pattern forming method for obtaining a desired resist pattern by applying a photosensitive coating on the surface of a substrate, exposing the same to an exposure mask, and developing the resist to form a desired resist pattern on the surface of the substrate. A method of forming a resist pattern for a semiconductor device, comprising forming a dummy mask pattern at a position corresponding to a step portion.
に露光マスクを合わせて露光することによって所望のレ
ジストパターンを得るレジストパターン形成方法におい
て、露光マスクの前記基板の表面に生じた段差部に対応
する位置に、露光装置の解像度以下の微細な遮光パター
ンを形成することを特徴とするレジストパターン形成方
法。2. A resist pattern forming method for obtaining a desired resist pattern by applying a photosensitive coating on the surface of a substrate, exposing the same with an exposure mask, and exposing the substrate to the step of the exposure mask. A method for forming a resist pattern, which comprises forming a fine light-shielding pattern having a resolution equal to or less than that of the exposure apparatus at a position corresponding to the portion.
に露光マスクを合わせて露光することによって所望のレ
ジストパターンを得るレジストパターン形成方法におい
て、露光マスク上の前記半導体基板の段差部に対応する
位置と、この段差部に対応する位置に隣り合う正規のマ
スクパターンとの間にダミーのマスクパターンを形成す
ることを特徴とするレジストパターン形成方法。3. A resist pattern forming method for obtaining a desired resist pattern by applying a photosensitive film on the surface of a substrate, exposing the same with an exposure mask, and exposing the stepped part of the semiconductor substrate on the exposure mask. A method for forming a resist pattern, characterized in that a dummy mask pattern is formed between a corresponding position and a regular mask pattern adjacent to the position corresponding to the step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234444A JPH0574701A (en) | 1991-09-13 | 1991-09-13 | Resist pattern forming method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234444A JPH0574701A (en) | 1991-09-13 | 1991-09-13 | Resist pattern forming method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574701A true JPH0574701A (en) | 1993-03-26 |
Family
ID=16971109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3234444A Pending JPH0574701A (en) | 1991-09-13 | 1991-09-13 | Resist pattern forming method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574701A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5945740A (en) * | 1996-07-26 | 1999-08-31 | Nec Corporation | Semiconductor device |
| KR100399441B1 (en) * | 2001-06-29 | 2003-09-29 | 주식회사 하이닉스반도체 | Forming method of fine pattern for semiconductor device |
| CN107278018A (en) * | 2016-04-07 | 2017-10-20 | 日东电工株式会社 | Wired circuit board and its manufacture method |
| US10558121B2 (en) | 2016-06-07 | 2020-02-11 | Nitto Denko Corporation | Production method of wired circuit board |
-
1991
- 1991-09-13 JP JP3234444A patent/JPH0574701A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5945740A (en) * | 1996-07-26 | 1999-08-31 | Nec Corporation | Semiconductor device |
| KR100399441B1 (en) * | 2001-06-29 | 2003-09-29 | 주식회사 하이닉스반도체 | Forming method of fine pattern for semiconductor device |
| CN107278018A (en) * | 2016-04-07 | 2017-10-20 | 日东电工株式会社 | Wired circuit board and its manufacture method |
| US10687427B2 (en) | 2016-04-07 | 2020-06-16 | Nitto Denko Corporation | Wired circuit board including a conductive pattern having a wire and a dummy portion |
| US11026334B2 (en) | 2016-04-07 | 2021-06-01 | Nitto Denko Corporation | Wired circuit board and producing method thereof |
| CN107278018B (en) * | 2016-04-07 | 2022-05-03 | 日东电工株式会社 | Wired circuit board and method for manufacturing same |
| US10558121B2 (en) | 2016-06-07 | 2020-02-11 | Nitto Denko Corporation | Production method of wired circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950008384B1 (en) | Method of forming pattern | |
| JP2731516B2 (en) | Method of forming resist pattern | |
| JPH0455323B2 (en) | ||
| KR100675782B1 (en) | Non absorbing reticle and method of making same | |
| CN114895521A (en) | Patterning process and photomask | |
| JPH0574701A (en) | Resist pattern forming method | |
| KR100552559B1 (en) | Reticle, semiconductor exposure apparatus and method, and semiconductor device manufacturing method | |
| JPH07273021A (en) | Manufacture of semiconductor device | |
| JPH05234965A (en) | Formation of contact hole | |
| JP2560773B2 (en) | Pattern formation method | |
| KR20090095388A (en) | Method for fabricating reflection type photomask | |
| JP2555675B2 (en) | Pattern formation method | |
| JPH0527413A (en) | Photomask for exposing device | |
| KR960000181B1 (en) | Pattern forming method of semiconductor device | |
| JP3837846B2 (en) | Manufacturing method of semiconductor device | |
| KR0123241B1 (en) | Photo-mask and fabrication method | |
| KR940007052B1 (en) | Patterning method using multilayer photoresist | |
| KR20240116397A (en) | Method and system to introduce bright field imaging at stitching area of high-na euv exposure | |
| JPH08181049A (en) | Pattern forming method | |
| KR100772784B1 (en) | Phase Shift Mask for Performing Exposure Process using Extreme Ultra-Violet Light Source and Method for Manufacturing the its | |
| KR20100019706A (en) | Euv photo mask and manufacturing method of the same | |
| JPH05299337A (en) | Forming method for multilayered resist film | |
| JPH08181059A (en) | Manufacture of semiconductor device | |
| KR20100042470A (en) | Manufacturing method of euv photo mask | |
| JPH0883754A (en) | Formation of resist pattern |