JPH0573087B2 - - Google Patents
Info
- Publication number
- JPH0573087B2 JPH0573087B2 JP10353685A JP10353685A JPH0573087B2 JP H0573087 B2 JPH0573087 B2 JP H0573087B2 JP 10353685 A JP10353685 A JP 10353685A JP 10353685 A JP10353685 A JP 10353685A JP H0573087 B2 JPH0573087 B2 JP H0573087B2
- Authority
- JP
- Japan
- Prior art keywords
- differential
- differential amplifier
- unbalanced
- circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
技術分野
本発明はアンバランス・バランス変換回路に関
し、特に高周波トランジスタ回路や高周波IC回
路において使用されるアンバランス・バランス変
換回路に関する。DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to an unbalanced/balanced conversion circuit, and particularly to an unbalanced/balanced conversion circuit used in a high frequency transistor circuit or a high frequency IC circuit.
従来技術
高周波信号の伝送にはアンバランスモードが一
般的である。一方、トランジスタ回路やIC回路
において、2つの高周波信号の混合を行つたり、
入力信号の2倍波を作りだす逓倍を行なう場合に
は、入力信号を一度バランスモードに変換した後
に、これらの作用を行なう回路に加えることが行
なわれる。そのためには、ハイブリツドトランス
等を用意してアンバランスモードの信号をバラン
スモードの信号に変換した後に、トランジスタ回
路またはIC回路に加えることが考えられる。し
かしながら、ハイブリツドトランスは大型でかつ
価格も高いので、トランジスタ回路またはIC回
路自体でアンバランス・バランス変換を行なうこ
とが望ましい。Prior Art Unbalanced mode is commonly used for high frequency signal transmission. On the other hand, in transistor circuits and IC circuits, it is possible to mix two high-frequency signals,
When performing multiplication to create a double wave of an input signal, the input signal is once converted into a balanced mode and then added to a circuit that performs these functions. To this end, it is conceivable to prepare a hybrid transformer or the like to convert the unbalanced mode signal into a balanced mode signal and then add it to the transistor circuit or IC circuit. However, since hybrid transformers are large and expensive, it is desirable to perform unbalanced/balanced conversion using the transistor circuit or IC circuit itself.
ここで、アンバランス・バランス変換器の1対
の出力端子には、高周波グラウンドとの間にレベ
ルが等しく位相が180度異なる信号が得られるこ
とが望ましい。またその特性が実現できる周波数
帯域が広いことが望ましく、更には歪の発生、
NF(雑音指数)の劣化を防ぐためには、入出力
端子間のレベル差が小さいことが望まれる。 Here, it is desirable that a signal having an equal level and a phase difference of 180 degrees from the high frequency ground is obtained at the pair of output terminals of the unbalanced/balanced converter. In addition, it is desirable that the frequency band in which these characteristics can be achieved be wide, and furthermore, the generation of distortion,
In order to prevent deterioration of NF (noise figure), it is desirable that the level difference between the input and output terminals be small.
上述したハイブリツドトランスでは上記第1及
び第3の要求に答えられるが、第2の広帯域性の
要求(中心周波数を高くしたバンドパス型とする
ことは可能)を満足しない。 Although the above-described hybrid transformer can meet the first and third requirements, it does not satisfy the second broadband requirement (it is possible to use a bandpass type with a high center frequency).
一方、トランジスタ回路やIC回路による従来
のエミツタ結合型差動増幅器を用いたアンバラン
ス・バランス回路を第3図及び第4図に示す。第
1の例である第3図の回路では、差動増幅器の利
得が大で第3の要求を満足しない。第2の例であ
る第4図の回路の様に抵抗25,26によりエミ
ツタ電流帰還をかけると、差動増幅器の利得は低
下するが2出力間のレベル差が大となり第1の要
求を満足しない。つまり差動出力の一方である
OUT−1(63)に得られる高周波信号レベルの方
が他方の出力であるOUT−2(64)に得られる高
周波信号レベルより大となつてしまう。エミツタ
結合型差動増幅器を用いたアンバランス・バラン
ス変換回路では、その周波数特性はローパス型で
あり高い周波数で利得の低下が生じるため第3図
の回路も第4図の回路も周波数特性が悪い。特に
第3図の回路では、差動増幅器に電流帰還がかか
つておらず、周波数特性が悪いという欠点を有し
ている。 On the other hand, FIGS. 3 and 4 show unbalanced/balanced circuits using conventional emitter-coupled differential amplifiers using transistor circuits or IC circuits. In the first example of the circuit shown in FIG. 3, the gain of the differential amplifier is large and does not satisfy the third requirement. If emitter current feedback is applied using resistors 25 and 26 as in the second example of the circuit shown in Fig. 4, the gain of the differential amplifier will decrease, but the level difference between the two outputs will become large, satisfying the first requirement. do not. In other words, it is one of the differential outputs.
The high frequency signal level obtained at OUT-1 (63) is higher than the high frequency signal level obtained at the other output, OUT-2 (64). In an unbalanced/balanced conversion circuit using an emitter-coupled differential amplifier, its frequency characteristics are low-pass type, and the gain decreases at high frequencies, so both the circuit in Figure 3 and the circuit in Figure 4 have poor frequency characteristics. . In particular, the circuit shown in FIG. 3 has the disadvantage that the differential amplifier does not have current feedback, and its frequency characteristics are poor.
尚、第3図及び第4図において同等部分は同一
符号により示しており、1,2は差動トランジス
タ、21,22はコレクタ抵抗、37〜40はベ
ースバイアス抵抗、41は電流源抵抗、51はバ
イパスコンデンサ、52は高周波接地用コンデン
サ、61はアンバランス入力である。 In addition, in FIGS. 3 and 4, equivalent parts are indicated by the same symbols, 1 and 2 are differential transistors, 21 and 22 are collector resistors, 37 to 40 are base bias resistors, 41 is a current source resistor, and 51 52 is a bypass capacitor, 52 is a high frequency grounding capacitor, and 61 is an unbalanced input.
発明の目的
本発明は、周波数特性が良好で利得が小さく出
力バランス度も良好なアンバランス・バランス変
換回路を提供することを目的としいてる。OBJECTS OF THE INVENTION It is an object of the present invention to provide an unbalanced/balanced conversion circuit with good frequency characteristics, small gain, and good output balance.
発明の構成
本発明によるアンバランス・バランス変換回路
は、エミツタ電流帰還がかけられた第1の差動増
幅器と、この第1の差動増幅器の差動出力を差動
入力としコレクタ・ベース間に電圧帰還がかけら
れた第2の差動増幅器とを有し、第1の差動増幅
器の差動入力の一方にアンバランス入力信号を印
加すると共に他方を交流的に接地し、第2の差動
増幅器の差動出力にバランス信号を導出するよう
にした構成である。Structure of the Invention The unbalanced/balanced conversion circuit according to the present invention includes a first differential amplifier to which emitter current feedback is applied, and a differential output of the first differential amplifier as a differential input between the collector and the base. a second differential amplifier to which voltage feedback is applied, an unbalanced input signal is applied to one of the differential inputs of the first differential amplifier, and the other is grounded in an alternating current manner; This configuration is such that a balanced signal is derived from the differential output of the dynamic amplifier.
実施例
以下、図面を用いて本発明の実施例を説明す
る。Embodiments Hereinafter, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明の実施例の回路図であり、第
3,4図と同等部分は同一符号により示してい
る。 FIG. 1 is a circuit diagram of an embodiment of the present invention, and parts equivalent to those in FIGS. 3 and 4 are designated by the same reference numerals.
トランジスタ3,4,8、抵抗27,28,3
2からなる第2の差動増幅器においては、トラン
ジスタ3,4のそれぞれのコレクタからベースへ
トランジスタ5,6、抵抗29,30によつて電
圧帰還がかけられている。このため第2の差動増
幅器の周波数特性は広くかつ利得も小さい。利得
は小さいが、差動トランジスタ3,4のエミツタ
には直列にエミツタ抵抗が入つていないため入力
バランス信号にかなりのアンバランスがあつても
出力信号のバランス性は大幅に改善される。 Transistors 3, 4, 8, resistors 27, 28, 3
In the second differential amplifier consisting of 2, voltage feedback is applied from the collectors to the bases of transistors 3 and 4 through transistors 5 and 6 and resistors 29 and 30, respectively. Therefore, the second differential amplifier has a wide frequency characteristic and a small gain. Although the gain is small, since no emitter resistor is connected in series to the emitters of the differential transistors 3 and 4, the balance of the output signal is greatly improved even if there is considerable imbalance in the input balanced signal.
さらに、電圧帰還の効果として入力の等価抵抗
が低下しているので、第1の差動増幅器の各トラ
ンジスタ1,2のコレクタに低い高周波抵抗の負
荷を付けたものと等価となり、第1の差動増幅器
のコレクタ負荷抵抗とコレクタ容量とにより決定
される時定数を小さくすることができ、第1の作
動増幅器の周波数特性も改善される。 Furthermore, since the equivalent resistance of the input is reduced as a result of voltage feedback, it becomes equivalent to adding a low high-frequency resistance load to the collector of each transistor 1 and 2 of the first differential amplifier, and the first difference The time constant determined by the collector load resistance and collector capacitance of the dynamic amplifier can be reduced, and the frequency characteristics of the first dynamic amplifier are also improved.
一方、第1の差動増幅器はトランジスタ1,
2,7、抵抗21,22,25,26,31から
なつており、この差動段ではトランジスタ1,2
のエミツタに直列に抵抗25,26が挿入されて
いる。このため、負荷に等価的に高周波抵抗が低
い負荷が接続されたこととあいまつて広帯域の周
波数特性と低い利得とが実現される。 On the other hand, the first differential amplifier includes transistors 1,
2, 7, resistors 21, 22, 25, 26, 31, and in this differential stage, transistors 1, 2
Resistors 25 and 26 are inserted in series with the emitters of. For this reason, a load having equivalently low high frequency resistance is connected to the load, and a wide band frequency characteristic and a low gain are realized.
トランジスタ1のベースには容量51を介して
入力端子61に接続されており、ここよりアンバ
ランスモードの高周波信号を入力する。トランジ
スタ2のベースは容量52により高周波的に接地
されている。入力端子61に加えられたアンバラ
ンス高周波信号は第1の差動増幅器である程度バ
ランスモードに変換されるが、第1の差動増幅器
はエミツタ抵抗25,26が存在するためコレク
タ抵抗21,22に得られる出力レベルには差が
存在する。 The base of the transistor 1 is connected to an input terminal 61 via a capacitor 51, from which an unbalanced mode high frequency signal is input. The base of the transistor 2 is grounded by a capacitor 52 at high frequencies. The unbalanced high frequency signal applied to the input terminal 61 is converted to a balanced mode to some extent by the first differential amplifier, but since the emitter resistors 25 and 26 are present in the first differential amplifier, the collector resistors 21 and 22 are There are differences in the output levels obtained.
このレベルの差は第2の差動増幅器で均一化さ
れて同一レベルで180°位相の異つた信号が出力端
子対63,64に得られる。 This difference in level is equalized by the second differential amplifier, and signals with the same level and 180° phase difference are obtained at the output terminal pair 63 and 64.
トランジスタ9と抵抗33,34とからなるバ
イアス回路は、定電流回路を構成するトランジス
タ7,8のベース電圧にバイアスを加えている。
トランジスタ1,2のベースバイアスには、トラ
ンジスタ10,11、抵抗35,36からなるブ
リーダ回路で決定された電圧が抵抗23,24を
通して加えられている。このバイアスの加え方に
よつて、第3図の抵抗37,38,39,40か
らなるバイアス回路よりも、抵抗値の変動により
生ずるオフセツト電圧の発生が小さい。モノリシ
ツクICでは抵抗の精度が十分高く実現できない
ので、本回路を容量51,52を除いてモノリシ
ツクIC化する場合により適したバイアス供給回
路となるものである。 A bias circuit including transistor 9 and resistors 33 and 34 applies a bias to the base voltages of transistors 7 and 8 that constitute the constant current circuit.
A voltage determined by a bleeder circuit including transistors 10 and 11 and resistors 35 and 36 is applied to the base biases of transistors 1 and 2 through resistors 23 and 24. By applying this bias, the generation of offset voltage caused by fluctuations in resistance value is smaller than in the bias circuit consisting of resistors 37, 38, 39, and 40 shown in FIG. Since a monolithic IC cannot realize sufficiently high resistance precision, this bias supply circuit is more suitable when the present circuit is made into a monolithic IC by removing the capacitors 51 and 52.
第2図は本発明を用いたアナログ乗算器の一実
施例である。図において、端子61にキヤリア周
波数である高周波信号をアンバランスモードで加
え、端子65,66には低周波信号をバランスモ
ードで加える。トランジスタ1〜7のアンバラン
ス・バランス変換回路によつて入力の高周波信号
はレベルがそろいかつ位相が180°異なるバランス
モード信号となつてトランジスタ5,6のエミツ
タに得られる。 FIG. 2 is an embodiment of an analog multiplier using the present invention. In the figure, a high frequency signal, which is a carrier frequency, is applied to a terminal 61 in an unbalanced mode, and a low frequency signal is applied to terminals 65 and 66 in a balanced mode. The unbalanced/balanced conversion circuit of transistors 1 to 7 converts the input high frequency signals into balanced mode signals having the same level and 180° phase difference, and is obtained at the emitters of transistors 5 and 6.
トランジスタ74〜79は双差動増幅回路を構
成しており、上記バランス信号と端子65,66
に加えられるバランス信号との乗算信号が端子6
7,68に得られる。トランジスタ74〜79で
構成された双差動増幅回路自体のバランス度が十
分高い場合においても、加えられる信号のバラン
ス度が悪い場合には十分高いキヤリア抑圧度が実
現できない。 Transistors 74 to 79 constitute a double differential amplifier circuit, and the balanced signal and terminals 65 and 66 are connected to each other.
The signal multiplied by the balanced signal added to terminal 6
Obtained on 7,68. Even if the balance of the bidifferential amplifier circuit itself made up of the transistors 74 to 79 is sufficiently high, a sufficiently high degree of carrier suppression cannot be achieved if the balance of the applied signals is poor.
第2図では、トランジスタ1,2による差動段
でバランス信号を作つた後にさらにトランジスタ
3,4による差動段でそのバランス度を改善して
いるため、アナログ乗算器全体として見た場合に
キヤリア抑圧度が十分高くなる。また第3図のア
ンバランス・バランス変換回路を用いた場合に比
較して、アンバランス・バランス変換回路の利得
が小さいため、入力端子61の適正レベルが高く
なり、よつて雑音の混入が少なくなる。またアン
バランス・バランス変換回路の周波数特性が広い
ためより高いキヤリア周波数での利用が可能であ
る。 In Figure 2, after a balanced signal is created in the differential stage made up of transistors 1 and 2, the degree of balance is further improved in the differential stage made up of transistors 3 and 4, so when looking at the analog multiplier as a whole, the carrier The degree of suppression becomes sufficiently high. Furthermore, since the gain of the unbalanced/balanced conversion circuit is smaller than that in the case of using the unbalanced/balanced conversion circuit shown in FIG. . Furthermore, since the unbalanced/balanced conversion circuit has a wide frequency characteristic, it can be used at higher carrier frequencies.
トランジスタ3,4のエミツタ電流を抵抗8
1,82を通じ定電流回路のトランジスタ7のベ
ースに帰還しており、トランジスタ5,6のエミ
ツタ電圧が安定に得られる。トランジスタ76〜
79のセンタ電位が上述の理由で安定に保たれる
うえにその電位はトランジスタ5,6のベース・
エミツタ電位分の電圧降下を受けており、その分
トランジスタ76〜79のベース・コレクタ間電
位を大としている。 The emitter current of transistors 3 and 4 is connected to resistor 8.
1 and 82 to the base of transistor 7 of the constant current circuit, so that the emitter voltage of transistors 5 and 6 can be stably obtained. Transistor 76~
The center potential of transistor 79 is kept stable for the above-mentioned reason, and that potential is also the base potential of transistors 5 and 6.
They receive a voltage drop equal to the emitter potential, and the base-collector potentials of the transistors 76 to 79 are increased accordingly.
双差動増幅器の高周波動作のためには、コレク
タ・ベース間容量が大きくなる。コレクタ・ベー
ス電圧の小さな範囲の使用はさけるべきであり、
トランジスタ5,6のエミツタ出力を用いている
が、これによりアナログ乗算器としての高周波動
作を改善しているのである。 For high frequency operation of a bidifferential amplifier, the collector-base capacitance becomes large. The use of small ranges of collector-base voltage should be avoided;
The emitter outputs of transistors 5 and 6 are used, which improves high frequency operation as an analog multiplier.
発明の効果
以上説明したように、本発明はエミツタ電流帰
還をかけた差動増幅器の出力に電圧帰還のかかつ
た差動増幅器を縦続接続することによつて、アン
バランス・バランス変換器の周波数特性を広く、
利得を小さくかつ出力バランス度を良くできる効
果がある。Effects of the Invention As explained above, the present invention provides frequency characteristics of an unbalanced/balanced converter by cascading a differential amplifier with voltage feedback to the output of a differential amplifier with emitter current feedback. widely,
This has the effect of reducing the gain and improving the output balance.
また、双差動増幅器と組み合せて全体をモノリ
シツクICとして実現したアナログ乗算器回路に
おいては、高周波でのバランスの良い信号が双差
動増幅器に加えられるため、高い周波数でキヤリ
アリークの少ないかつ変調のリニアリテイの良好
なアナログ乗算器が実現できる効果がある。 In addition, in an analog multiplier circuit that is realized entirely as a monolithic IC in combination with a bi-differential amplifier, a well-balanced signal at high frequencies is applied to the bi-differential amplifier, so there is less carrier leakage at high frequencies and less modulation. This has the effect of realizing an analog multiplier with good linearity.
第1図は本発明の一実施例を示す回路図、第2
図は本発明をアナログ乗算器に応用した場合の回
路図、第3図及び第4図は従来のアンバランス・
バランス変換回路を示す回路図である。
主要部分の符号の説明、1〜11,70〜79
……トランジスタ、21〜41,81〜95……
抵抗、51〜53……コンデンサ。
Figure 1 is a circuit diagram showing one embodiment of the present invention, Figure 2 is a circuit diagram showing an embodiment of the present invention.
The figure shows a circuit diagram when the present invention is applied to an analog multiplier, and Figures 3 and 4 show a conventional unbalanced multiplier.
FIG. 2 is a circuit diagram showing a balance conversion circuit. Explanation of symbols of main parts, 1-11, 70-79
...Transistor, 21-41, 81-95...
Resistor, 51-53...Capacitor.
Claims (1)
幅器と、この第1の差動増幅器の差動出力を差動
入力としコレクタ・ベース間に電圧帰還がかけら
れた第2の差動増幅器とを有し、前記第1の差動
増幅器の差動入力の一方にアンバランス入力信号
を印加すると共に他方を交流的に接地し、前記第
2の差動増幅器の差動出力にバランス信号を導出
するようにしたことを特徴とするアンバランス・
バランス変換回路。1 A first differential amplifier to which emitter current feedback is applied, and a second differential amplifier to which voltage feedback is applied between collector and base, using the differential output of this first differential amplifier as differential input. an unbalanced input signal is applied to one of the differential inputs of the first differential amplifier, and the other is grounded in an alternating current manner, and a balanced signal is derived to the differential output of the second differential amplifier. Unbalanced and
Balance conversion circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10353685A JPS61261914A (en) | 1985-05-15 | 1985-05-15 | Unbalance/balance conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10353685A JPS61261914A (en) | 1985-05-15 | 1985-05-15 | Unbalance/balance conversion circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61261914A JPS61261914A (en) | 1986-11-20 |
JPH0573087B2 true JPH0573087B2 (en) | 1993-10-13 |
Family
ID=14356574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10353685A Granted JPS61261914A (en) | 1985-05-15 | 1985-05-15 | Unbalance/balance conversion circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61261914A (en) |
-
1985
- 1985-05-15 JP JP10353685A patent/JPS61261914A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS61261914A (en) | 1986-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5929710A (en) | Cascode single-ended to differential converter | |
US4461042A (en) | Transistor balanced mixer | |
US5311086A (en) | Multiplying circuit with improved linearity and reduced leakage | |
US5703509A (en) | Frequency multiplier circuit | |
JP2638494B2 (en) | Voltage / current conversion circuit | |
JPH0447488B2 (en) | ||
EP1160717A1 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
US4804926A (en) | FT quadrupler amplifier with linearity correction | |
US4689580A (en) | Active filter circuit | |
US4385364A (en) | Electronic gain control circuit | |
JPH0573087B2 (en) | ||
US5463309A (en) | Variable voltage to current conversion circuit | |
JP2739952B2 (en) | Audio amplifier circuit | |
US5973539A (en) | Mixer circuit for mixing two signals having mutually different frequencies | |
US6239653B1 (en) | Biquadratic basic cell for programmable analog time-continuous filter | |
JPH0831745B2 (en) | Double balanced modulation circuit | |
JPH03125507A (en) | Frequency conversion circuit | |
JP4282820B2 (en) | Frequency conversion circuit | |
US4035738A (en) | Low noise amplifier | |
JP2856002B2 (en) | Analog multiplier circuit | |
JPH0239881B2 (en) | ||
JP3094989B2 (en) | Single-phase / two-phase conversion circuit | |
JPH02296408A (en) | Differential amplifier circuit | |
JPH1041750A (en) | Gain controlled frequency converter circuit | |
JPS62176308A (en) | Frequency doubler circuit |