JPH057195A - Binarization circuit for spread spectrum receiver - Google Patents
Binarization circuit for spread spectrum receiverInfo
- Publication number
- JPH057195A JPH057195A JP3180432A JP18043291A JPH057195A JP H057195 A JPH057195 A JP H057195A JP 3180432 A JP3180432 A JP 3180432A JP 18043291 A JP18043291 A JP 18043291A JP H057195 A JPH057195 A JP H057195A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- correlation
- circuit
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はスペクトラム拡散受信機
において、相関出力信号より相関ピークとスプリアスを
分離し、その相関ピークに対応する相関パルスを発生す
るための２値化回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a binarization circuit for separating a correlation peak and a spurious from a correlation output signal and generating a correlation pulse corresponding to the correlation peak in a spread spectrum receiver.
【０００２】[0002]
【従来の技術】高速データ通信を行なう従来のスペクト
ル拡散通信方式による多重通信装置の一例を図８及び図
９に示す。図８は送信機で、１はシリアル−パラレル変
換器、２−１〜２−ｎは掛け算器、３−１〜３−ｎはＰ
Ｎ符号発生器、４−１〜４−ｎはＢＰＳＫ変調器、５は
足算器である。2. Description of the Related Art FIG. 8 and FIG. 9 show an example of a multiplex communication apparatus according to a conventional spread spectrum communication system for performing high speed data communication. 8 is a transmitter, 1 is a serial-parallel converter, 2-1 to 2-n are multipliers, 3-1 to 3-n are P
N code generators, 4-1 to 4-n are BPSK modulators, and 5 is an adder.
【０００３】上記送信機において、入力された高速のデ
ータ（ア）は、シリアル−パラレル変換器１によりパラ
レルデータ（イ１），（イ２），…（イｎ）に変換され
る。パラレルデータ（イ１），（イ２），…（イｎ）は
掛け算器２−１，２−２，…２−ｎの一方の入力に入力
される。一方、掛け算器２−１，２−２，…２−ｎの他
方の入力にはＰＮ符号発生器３−１，３−２，…３−ｎ
から出力される異なるＰＮ符号（ウ１），（ウ２），…
（ウｎ）が入力される。掛け算器２−１，２−２，…２
−ｎの出力（エ１），（エ２），…（エｎ）は夫々ＰＢ
ＳＫ変調器４−１，４−２，…４−ｎに入力され、高周
波キャリア信号（オ）を変調する。そして、ＢＰＳＫ変
調器４−１，４−２，…４−ｎからは高周波の信号（カ
１），（カ２），…（カｎ）が出力され、足算器５に入
力される。足算器５からはｎ多重されたスペクトル拡散
信号（キ）が出力されて送信される。In the above transmitter, the input high speed data (a) is converted by the serial-parallel converter 1 into parallel data (a1), (a2), ... (In). The parallel data (a1), (a2), ... (In) is input to one input of the multipliers 2-1, 2-2, ... 2-n. On the other hand, the PN code generators 3-1, 3-2, ... 3-n are input to the other inputs of the multipliers 2-1, 2-2 ,.
Different PN codes (c1), (c2), ...
(N) is input. Multipliers 2-1, 2-2, ... 2
-N outputs (D1), (D2), ... (D) are PB respectively
It is input to the SK modulators 4-1, 4-2, ... 4-n and modulates the high frequency carrier signal (e). Then, high-frequency signals (k 1), (k 2), ... (k n) are output from the BPSK modulators 4-1, 4-2, ... 4-n and are input to the adder 5. The n-multiplexed spread spectrum signal (K) is output from the adder 5 and transmitted.
【０００４】図９は受信機で、７−１〜７−ｎはコンボ
ルバ、８−１〜８−ｎは掛け算器、９−１〜９−ｎはＰ
Ｎ符号発生器、１０−１〜１０−ｎは検波器、１２はデ
ータ復調器である。上記受信機において、受信信号
（ケ）は分配され、コンボルバ７−１，７−２，…７ｎ
の一方の入力に夫々入力される。一方、ＰＮ符号発生器
９−１，９−２，…９ｎより出力されるＰＮ符号（コ
１），（コ２），…（コｎ）は掛け算器８−１，８−
２，８−ｎの一方の入力に付加される。掛け算器８−
１，８−２，８−ｎのもう一方の入力には高周波のキャ
リア信号（ス）が入力される。掛け算器８−１，８−
２，…８−ｎの出力（サ１），（サ２），…（サｎ）
は、コンバルバ７−１，７−２，…７−ｎのもう一方の
入力に印加される。FIG. 9 shows a receiver. 7-1 to 7-n are convolvers, 8-1 to 8-n are multipliers, and 9-1 to 9-n are P.
N code generators, 10-1 to 10-n are wave detectors, and 12 is a data demodulator. In the receiver, the received signal (K) is distributed and the convolvers 7-1, 7-2, ... 7n are distributed.
One of the inputs is input. On the other hand, the PN codes (Co1), (Co2), ... (Conn) output from the PN code generators 9-1, 9-2, ...
2, 8-n are added to one input. Multiplier 8-
A high frequency carrier signal (s) is input to the other input of 1, 8-2 and 8-n. Multipliers 8-1, 8-
2, ... 8-n output (service 1), (service 2), ... (service n)
Are applied to the other inputs of the convolvers 7-1, 7-2, ... 7-n.
【０００５】コンボルバの出力（シ１），（シ２），…
（シｎ）は夫々検波器１０−１，１０−２，１０−ｎに
入力される。この時、コンボルバからの出力は各データ
チャンネルから同じタイミングで相関スパイクが発生す
る。検波器１０−１，１０−２，１０−ｎの出力（ソ
１），（ソ２），…（ソｎ）はデータ復調器１２に入力
される。データ復調器１２からは、復調されたデータ
（タ）が出力される。さて、上述した従来の多重通信装
置では、キャリアの同期を必要とし、また、相関器とし
てのコンボルバ（又はマッチドフィルタ）を複数必要と
する欠点がある。Convolver outputs (SI 1), (SI 2), ...
(Sin) is input to the detectors 10-1, 10-2, 10-n, respectively. At this time, in the output from the convolver, correlation spikes are generated from each data channel at the same timing. The outputs (SO1), (SO2), ... (SOn) of the detectors 10-1, 10-2, and 10-n are input to the data demodulator 12. The data demodulator 12 outputs demodulated data (ta). By the way, the above-mentioned conventional multiplex communication device has a drawback that carrier synchronization is required and a plurality of convolvers (or matched filters) as correlators are required.
【０００６】[0006]
【発明が解決しようとする課題】本発明者は特願平２−
１５３９９８号でこのような複数の相関器を必要とする
という従来の多重通信装置の欠点を改良し、単一の相関
器で復調できる多重通信装置を提案した。図３及び図４
は夫々前記先願の発明によるスペクトラム拡散（ＳＳ）
通信装置の送信機及び受信機の一構成例を示す。DISCLOSURE OF THE INVENTION The present inventor proposes that
No. 153998 proposes a multiplex communication device capable of demodulating with a single correlator by overcoming the drawbacks of the conventional multiplex communication device requiring a plurality of such correlators. 3 and 4
Is the spread spectrum (SS) according to the invention of the previous application, respectively.
1 shows a configuration example of a transmitter and a receiver of a communication device.
【０００７】図３に示すように、送信機は、シリアル−
パラレル変換回路１０１、セレクタ群１０２、遅延器群
１０３、加算器１０４、ＰＮ符号（コード）発生器１０
５、高周波キャリア発生器１０６、掛け算器１０７から
構成されている。図４に示すように、受信機は、相関器
のコンボルバ２０１、掛け算器２０２、高周波キャリア
発生器２０３、ＰＮ符号（コード）発生器２０４、ハイ
パスフィルタ（ＨＰＦ）２０５、増幅器２０６、検波器
２０７、２値化回路２０８、サウンダパルス検出回路２
０９、サンプリングパルス生成回路２１０、情報検出回
路２１１、パラレル−シリアル変換回路２１２から構成
される。As shown in FIG. 3, the transmitter is serial-
Parallel conversion circuit 101, selector group 102, delay group 103, adder 104, PN code (code) generator 10
5, a high frequency carrier generator 106 and a multiplier 107. As shown in FIG. 4, the receiver includes a convolver 201 of a correlator, a multiplier 202, a high frequency carrier generator 203, a PN code (code) generator 204, a high pass filter (HPF) 205, an amplifier 206, a detector 207, Binarization circuit 208, sounder pulse detection circuit 2
09, a sampling pulse generation circuit 210, an information detection circuit 211, and a parallel-serial conversion circuit 212.
【０００８】次に上記装置の動作を説明する。まず、送
信機において、送信データａはシリアル−パラレル変換
回路１０１により、複数のチャンネルの信号に変換され
る。ここでは、説明を簡単化するためにチャンネル数を
Ｎとする。また、送信データａは、シリアル−パラレル
変換回路１０１により、その各出力は、より遅い伝送速
度に変換される。例えば、１／Ｎの伝送速度、又は送信
データａの伝送速度よりも任意に遅い伝送速度のパラレ
ルデータに変換される。シリアル−パラレル変換回路１
０１からの各ャンネルの信号の極性に応じたスペクトラ
ム拡散変調（ＳＳ変調）が行なわれる。Next, the operation of the above device will be described. First, in the transmitter, the transmission data a is converted into signals of a plurality of channels by the serial-parallel conversion circuit 101. Here, the number of channels is N to simplify the description. The output of the transmission data a is converted by the serial-parallel conversion circuit 101 into a slower transmission rate. For example, it is converted into parallel data having a transmission rate of 1 / N or a transmission rate arbitrarily lower than the transmission rate of the transmission data a. Serial-parallel conversion circuit 1
Spread spectrum modulation (SS modulation) according to the polarity of the signal of each channel from 01 is performed.
【０００９】なお、上記ＳＳ変調は、例えば以下の２通
りの方式を用いている。 ＣＳＫ（Code Shift Keying）方式：データ（信号
の極性に応じて２種類のＰＮ符号（ＰＮ１とＰＮ２）を
選択して出力する方式。 ＯＯＫ（On Off Keying）方式：データ（信号）の
極性に応じてＰＮ符号（ＰＮ１）を出力するかしないか
を選択する方式。The SS modulation uses, for example, the following two methods. CSK (Code Shift Keying) method: a method of selecting and outputting two types of PN codes (PN1 and PN2) according to the polarity of the data (signal polarity) OOK (On Off Keying) method: depending on the polarity of the data (signal) Method to select whether to output the PN code (PN1).
【００１０】以上の２つの方式のＳＳ変調動作を実現す
るために、ＰＮ符号（ＰＮ１及びＰＮ２）発生用にＰＮ
コード発生器１０５及びシリアル−パラレル変換回路１
０１の各出力による上記選択を行なうための各セレクタ
群１０２をもって拡散変調器を構成している。次に、拡
散変調器の各セレクタの出力は遅延器群１０３の夫々に
入力される。各遅延器の出力は、データ復調用同期信号
となるサウンダーチャンネルのＰＮ符号（ここではＰＮ
１とする）の位相を基準として、各々異なる任意の遅延
量が設定されたＳＳ変調信号（情報チャンネル）が得ら
れる。この様子を図５に示す。なお、図５において、情
報チャンネルは１１〜１４の４とした場合の異なる遅延
量（τ1〜τ4）でのＣＳＫ方式及びＯＯＫ方式の違いを
表わしている。また、Ｓはサウンダーチャンネルであ
る。また、送信データの伝送速度が各情報チャンネルの
遅い伝送速度に変換されているのも表わす。ここでは、
１／４の伝送速度に変換されている。各遅延器より得ら
れたＮ個の情報チャンネルのＳＳ変調信号とサウンダー
チャンネルの信号とを加算器１０４でアナログ加算（多
重化）を行ない、加算器１０４の出力を掛け算器１０７
によって高周波キャリア発生器１０６の出力との掛け算
を行ない、多重化ＳＳ信号を得る。次に受信機におい
て、送信機で得られた多重化ＳＳ信号がコンボルバ２０
１の一方の入力端子に受信信号とし入力される。In order to realize the SS modulation operation of the above two methods, PN for generating PN codes (PN1 and PN2) is used.
Code generator 105 and serial-parallel conversion circuit 1
A spread modulator is constituted by each selector group 102 for performing the above selection by each output of 01. Next, the output of each selector of the spread modulator is input to each of the delay group 103. The output of each delay device is the PN code of the sounder channel (here PN
Based on the phase of 1), SS modulated signals (information channels) in which different delay amounts are set are obtained. This state is shown in FIG. Note that, in FIG. 5, the difference between the CSK method and the OOK method with different delay amounts (τ 1 to τ 4 ) when the information channels are 4 of 11 to 14 is shown. Also, S is a sounder channel. It also indicates that the transmission rate of the transmission data is converted into the slow transmission rate of each information channel. here,
It has been converted to a transmission rate of 1/4. The adder 104 performs analog addition (multiplexing) on the SS modulated signals of the N information channels obtained from the respective delay devices and the signal of the sounder channel, and the output of the adder 104 is multiplied by the multiplier 107.
Is multiplied by the output of the high frequency carrier generator 106 to obtain a multiplexed SS signal. Next, at the receiver, the multiplexed SS signal obtained at the transmitter is transferred to the convolver 20.
1 is input as a received signal to one input terminal.
【００１１】コンボルバのもう一方の入力端子には、Ｐ
Ｎコード発生器２０４で得られるＰＮ符号（ここでは、
送信機で用いられているＰＮ符号（ＰＮ１）と時間的に
反転した関係にあるＰＮ符号（ＰＮ１）を用いている）
を掛け算器２０２にて高周波キャリア発生器２０３の出
力との掛け算を行ない、高周波変調されたＰＮ符号を参
照信号とし入力する。コンボルバ２０１では、受信信号
と参照信号の相関演算が行なわれ、高周波の相関出力を
得る（図６参照）。At the other input terminal of the convolver, P
The PN code obtained by the N code generator 204 (here,
(The PN code (PN1) used in the transmitter and the PN code (PN1) that is temporally inverted are used.)
Is multiplied by the output of the high frequency carrier generator 203 in a multiplier 202, and the high frequency modulated PN code is input as a reference signal. In the convolver 201, correlation calculation between the received signal and the reference signal is performed, and a high frequency correlation output is obtained (see FIG. 6).
【００１２】図６において、図５で説明されたサウンダ
ーチャンネルのＰＮ符号の位相を基準にし、各情報チャ
ンネルの異なる位相関係にある各ＰＮ符号に対応した時
間的に分離した相関ピークが得られる。ここでは、サウ
ンダーチャンネル及び全ての情報チャンネルで自己相関
である相関ピークが得られた状態を示す。従って、ＣＳ
Ｋ方式及びＯＯＫ方式のいずれにおいて自己相関が得ら
れない場合(ＣＳＫ方式…相互相関、ＯＯＫ方式…無相
関)は、相関ピークは発生しない。なお、上記実施例で
は相関器にコンボルバを用いた場合について述べている
が、マッチドフィルタを使用しても何ら問題ない。但
し、参照信号を生成する箇所は、マッチドフィルタ上の
パターンに置き換わり不要である。In FIG. 6, with reference to the phase of the PN code of the sounder channel described with reference to FIG. 5, temporally separated correlation peaks corresponding to the PN codes having different phase relations of the information channels are obtained. Here, a state in which a correlation peak that is an autocorrelation is obtained in the sounder channel and all information channels is shown. Therefore, CS
If no autocorrelation is obtained in either the K system or the OOK system (CSK system ... Cross-correlation, OOK system ... No correlation), no correlation peak occurs. Although the above embodiment describes the case where the convolver is used as the correlator, there is no problem even if the matched filter is used. However, the part for generating the reference signal is replaced with the pattern on the matched filter and is unnecessary.
【００１３】次に、コンボルバ出力をハイパスフィルタ
２０５及び増幅器２０６を介し、検波器２０７において
検波しベースバンド情報帯域の信号に変換して２値化回
路２０８にてロジックレベルのパルス列を得る。なお、
２値化回路２０８においては、相関ピークとスプリアス
レベルとを最適に分離できるようにしきい値を設定して
いる。Next, the convolver output is detected by a detector 207 through a high-pass filter 205 and an amplifier 206 and converted into a signal in the baseband information band, and a binarization circuit 208 obtains a logic-level pulse train. In addition,
In the binarization circuit 208, the threshold value is set so that the correlation peak and the spurious level can be optimally separated.
【００１４】サウンダーチャンネルに対応する相関出力
は、常に周期的な相関ピークを発生するため、相関ピー
クをサウンダパルス検出回路２０９において検出し基準
時間信号を得る。このような基準とされる時間信号を必
要とする目的は、通常のＤＳ−ＳＳ方式における拡散符
号同期を不必要とするためである。すなわち、前記装置
においては、コンボルバ上における受信信号のＰＮ符号
の位相と参照信号のＰＮ符号の位相同期を行ない、デー
タ復調をする方式ではなく、単なる符号同期過程を省い
た非同期方式を実現している。このサウンダパルス検出
回路２０９の出力である基準時間信号を基にサンプリン
グパルス生成回路２１０において各情報チャンネルに対
応した相関出力をサンプリングするためのサンプリング
パルスを生成する。Since the correlation output corresponding to the sounder channel always generates a periodic correlation peak, the correlation peak is detected by the sounder pulse detection circuit 209 to obtain the reference time signal. The purpose of requiring such a time signal as a reference is to make spread code synchronization in the normal DS-SS system unnecessary. That is, in the above apparatus, the phase of the PN code of the received signal and the phase of the PN code of the reference signal on the convolver are phase-synchronized to realize a non-synchronized method that omits a simple code synchronization process, rather than a method of demodulating data. There is. Based on the reference time signal output from the sounder pulse detection circuit 209, the sampling pulse generation circuit 210 generates a sampling pulse for sampling the correlation output corresponding to each information channel.
【００１５】なお、コンボルバを相関器として使用する
場合、コンボルバに入力される受信信号と参照信号は対
行するため、相関ピークは、ゲート遅延時間／２で発生
する。すなわち、これより図５に示される送信側におけ
るサウンダーチャンネルのＰＮ符号の位相を基準とした
各情報チャンネルの遅延量（τ1〜τ4）に対応する相関
出力もτ1／２〜τ4／２ほど時間的に分離し発生するこ
とになる。従って、サンプリングパルスは上記を考慮し
て生成している。これよりサンプリングパルスを基に、
情報検出回路２１１において、各情報チャンネルに対応
した相関出力をサンプリングして、各情報チャンネルの
データ列を復調する。When the convolver is used as a correlator, the received signal and the reference signal input to the convolver oppose each other, so that the correlation peak occurs at the gate delay time / 2. That is, the correlation output corresponding to the delay amount (τ 1 to τ 4 ) of each information channel based on the phase of the PN code of the sounder channel on the transmission side shown in FIG. 5 is also τ 1/2 to τ 4 / It will be separated by about 2 in time. Therefore, the sampling pulse is generated in consideration of the above. From this, based on the sampling pulse,
In the information detection circuit 211, the correlation output corresponding to each information channel is sampled and the data string of each information channel is demodulated.
【００１６】ここで得られるデータは、送信側において
シリアル−パラレル変換された後の遅い伝送速度と等し
い伝送速度のデータである。次に、このＮ個のパラレル
のデータ列を、パラレル−シリアル変換回路２１２にお
いて、シリアルデータに変換することで、送信データを
復元する。この一連の動作の概略を図７に示す。The data obtained here is data having a transmission rate equal to the slow transmission rate after serial-parallel conversion on the transmitting side. Next, the N parallel data strings are converted into serial data in the parallel-serial conversion circuit 212 to restore the transmission data. The outline of this series of operations is shown in FIG.
【００１７】以上説明したように前記先願の発明によれ
ば、多重化されたスペクトラム拡散通信を行なっても相
関器が一つでよく、回路の簡略化が可能となる。さて、
前記２値化回路２０８は、検波された相関出力より相関
ピークとスプリアス（サイドローブ）を分離して相関ピ
ークに対応する相関パルス（ロジックレベルのパルス）
を発生する（２値化する）ものであるが、相関出力のレ
ベル変動及びスプリアスに充分対処できるものでなけれ
ばならない。As described above, according to the invention of the above-mentioned prior application, only one correlator is required even if multiplexed spread spectrum communication is performed, and the circuit can be simplified. Now,
The binarization circuit 208 separates a correlation peak and a spurious (side lobe) from the detected correlation output, and a correlation pulse (a logic level pulse) corresponding to the correlation peak.
Is generated (binarized), but it must be able to sufficiently cope with the level fluctuation and spurious of the correlation output.
【００１８】本発明の目的は、単一の相関器で復調でき
る多重通信装置において、相関器出力信号レベルが変動
した場合においても、適切に相関器出力の相関ピークと
スプリアス（サイドローブ）を分離して相関パルスを発
生させ、確実なデータ復調が可能とな２値化回路を提供
することである。It is an object of the present invention to properly separate a correlation peak and a spurious (side lobe) of a correlator output in a multiplex communication device capable of demodulating with a single correlator even when the correlator output signal level fluctuates. It is to provide a binarization circuit capable of generating a correlation pulse and performing reliable data demodulation.
【００１９】[0019]
【課題を解決するための手段】上記目的を達成するた
め、本発明の２値化回路は、制御信号の有、無に基づい
て、相関出力信号を遅延又は非遅延状態に変化させる遅
延回路と、上記制御信号に基づいて上記遅延回路の出力
信号を所定のタイミングで相関出力時の信号と非相関出
力時の信号に選別する選択回路と、上記相関出力時信号
が供給され所定タイミング毎に入力された信号の最大値
を保持する相関ピーク検出回路と、上記非相関出力時の
信号が供給され、所定タイミング毎に入力された上記信
号の最大値を保持するスプリアスピーク検出回路と、上
記所定タイミング毎に上記相関ピーク検出回路と、スプ
リアスピーク検出回路に保持された各信号を入力し、得
られた各信号の最大値に基づいて演算処理するしきい値
設定回路と、上記遅延回路の出力信号と上記しきい値設
定回路の出力信号とが供給され、それら出力信号を比較
し、相関パルスを出力する比較回路と、上記相関パルス
に基づき上記制御信号を生成する制御信号発生手段と、
を備えたことを要旨とする。In order to achieve the above object, a binarizing circuit of the present invention includes a delay circuit for changing a correlation output signal to a delayed or non-delayed state based on the presence / absence of a control signal. A selection circuit for selecting an output signal of the delay circuit into a signal at the time of correlation output and a signal at the time of non-correlation output at a predetermined timing based on the control signal, and the signal at the time of correlation output is supplied and input at predetermined timing Correlation peak detection circuit that holds the maximum value of the signal, the signal at the time of the non-correlation output is supplied, the spurious peak detection circuit that holds the maximum value of the signal input at each predetermined timing, and the predetermined timing For each of the above, the correlation peak detection circuit, the threshold value setting circuit for inputting each signal held in the spurious peak detection circuit, and performing arithmetic processing based on the maximum value of each signal obtained, The output signal of the circuit and the output signal of the threshold value setting circuit are supplied, the output signals are compared, a comparison circuit for outputting a correlation pulse, and a control signal generation means for generating the control signal based on the correlation pulse When,
The summary is that
【００２０】[0020]
【作用】相関出力信号は制御信号の有無に応じて、遅延
又は遅延されないで出力される。この出力信号は選択回
路により上記制御信号に基づいて相関出力時と、非相関
出力時との信号に選別され夫々の信号の最大値が、相関
ピーク検出回路とスプリアスピーク検出回路に所定のタ
イミングで保持される。両回路に保持された各信号の最
大値に基づいてしきい値が設定され、このしきい値と上
記遅延回路の出力信号とを比較し、相関パルスを得る。The correlation output signal is output with or without delay depending on the presence or absence of the control signal. This output signal is selected by the selection circuit into a signal at the time of correlation output and a signal at the time of non-correlation output based on the control signal, and the maximum value of each signal is determined by the correlation peak detection circuit and the spurious peak detection circuit at a predetermined timing. Retained. A threshold value is set based on the maximum value of each signal held in both circuits, and this threshold value is compared with the output signal of the delay circuit to obtain a correlation pulse.
【００２１】[0021]
【実施例】以下図面に示す本発明の一実施例を説明す
る。図１は本発明によるスペクトラム拡散受信機で使用
される２値化回路の一実施例で、図２は該回路の各部に
おける信号のタイミングチャートである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention shown in the drawings will be described below. FIG. 1 is an embodiment of a binarization circuit used in a spread spectrum receiver according to the present invention, and FIG. 2 is a timing chart of signals in each part of the circuit.
【００２２】図１において、図９と同一符号は同一又は
類似の回路を示し、２値化回路２０８は、遅延回路２
１、選択回路２２、相関ピーク検出回路２３、スプリア
ス検出回路２４、しきい値設定回路２９、比較回路３０
から成る。相関ピーク検出回路２３はピークホールド回
路２５及びラッチ回路２６を有し、またスプリアスピー
クホールド回路２４はピークホールド回路２７及びラッ
チ回路２８を有する。遅延回路２１の入力側にはＡ／Ｄ
変換回路２０が設けられ、比較回路３０の出力側には制
御信号発生部３１が設けられ、該制御信号発生部３１
は、例えば、サウンダ検出回路２０９及びサンプリング
パルス生成回路２１０から成る。In FIG. 1, the same symbols as those in FIG. 9 indicate the same or similar circuits, and the binarization circuit 208 is a delay circuit 2.
1, selection circuit 22, correlation peak detection circuit 23, spurious detection circuit 24, threshold value setting circuit 29, comparison circuit 30
Consists of. The correlation peak detection circuit 23 has a peak hold circuit 25 and a latch circuit 26, and the spurious peak hold circuit 24 has a peak hold circuit 27 and a latch circuit 28. A / D is provided on the input side of the delay circuit 21.
The conversion circuit 20 is provided, and the control signal generation unit 31 is provided on the output side of the comparison circuit 30.
Is composed of, for example, a sounder detection circuit 209 and a sampling pulse generation circuit 210.
【００２３】次に上記実施例の動作を説明する。検波器
によって検波された相関出力は、ディジタル信号処理に
よるデータ復調を行なうために、Ａ／Ｄ変換回路２０に
よってアナログ信号からＮビット（Ｎ：整数）のディジ
タル信号に変換される。Ａ／Ｄ変換された相関出力信号
は、遅延回路２１に入力される。遅延回路２１では、サ
ウンダ検出回路２０９によってサウンダチャンネルに対
応する相関パルスを検出して得られる基準時間信号を基
に、入力される相関出力である信号を遅延させる。Next, the operation of the above embodiment will be described. The correlation output detected by the detector is converted from an analog signal into an N-bit (N: integer) digital signal by the A / D conversion circuit 20 in order to perform data demodulation by digital signal processing. The A / D converted correlation output signal is input to the delay circuit 21. The delay circuit 21 delays the input correlation output signal based on the reference time signal obtained by detecting the correlation pulse corresponding to the sounder channel by the sounder detection circuit 209.
【００２４】すなわち、サウンダ検出前後において、相
関出力である信号を遅延するかしないかの制御を行なう
（詳細については後述する）。なお、サウンダ検出回路
２０９で得られる基準時間信号（すなわち、サウンダチ
ャンネルの相関パルスに対応するサンプリングパルス）
は、時系列的に連続して発生する。しかし、遅延回路２
１においては、サウンダ検出前後の２値的な制御である
ため、最初の基準信号をトリガ的に得られれば動作とし
ては何ら問題はない。That is, before and after the sounder is detected, it is controlled whether the signal which is the correlation output is delayed or not (details will be described later). The reference time signal obtained by the sounder detection circuit 209 (that is, the sampling pulse corresponding to the correlation pulse of the sounder channel)
Occurs continuously in time series. However, the delay circuit 2
In No. 1, since it is a binary control before and after sounder detection, there is no problem in operation if the first reference signal is obtained as a trigger.
【００２５】次に、遅延回路２１を経て相関出力信号は
選択回路２２に入力される。選択回路２２においては、
サウンダチャンネルが検出されるまでは、遅延回路２１
を経た相関出力信号を全て相関ピーク検出回路２３へ入
力する。また、サウンダチャンネルが検出されたらば、
情報チャンネルに対応する相関ピーク発生箇所は既知と
なり、サンプリングパルス生成回路２１０において、そ
の情報チャンネルの相関ピークに対応するサンプリング
パルスが作られる。よって、サウンダチャンネル検出後
の選択回路２２は、サウンダ検出回路２０９の出力の基
準時間幅を有するウインドウを生成し、相関出力信号を
選別して出力する。なお、ウィンドウ内は、サウンダ及
び情報チャンネルの相関ピークが存在する区間であり、
ウィンドウ外はそれらの相関ピーク以外のスプリアスの
存在区間である。Next, the correlation output signal is input to the selection circuit 22 via the delay circuit 21. In the selection circuit 22,
Until the sounder channel is detected, the delay circuit 21
All the correlation output signals that have passed through are input to the correlation peak detection circuit 23. If a sounder channel is detected,
The location of the correlation peak corresponding to the information channel is already known, and the sampling pulse generation circuit 210 produces a sampling pulse corresponding to the correlation peak of the information channel. Therefore, the selection circuit 22 after detecting the sounder channel generates a window having the reference time width of the output of the sounder detection circuit 209, and selects and outputs the correlation output signal. The window is the section where the correlation peaks of the sounder and the information channel exist,
Outside the window is a spurious presence section other than those correlation peaks.
【００２６】すなわち、選択回路２２は、サウンダチャ
ンネルが検出された後は、ウィンドウの内外によって、
相関ピークとスプリアスを弁別する動作が行なわれる。
なお、前述した遅延回路２１の動作を補足説明すると、
選択回路２２において、サウンダチャンネル検出後の相
関ピーク成分とスプリアス成分を弁別するにおいて、サ
ウンダ検出回路２０９の出力及びサンプリングパルス生
成回路２１０の出力を選択すべきウィンドウ情報として
得るまでに、選択回路２２の出力からのそこまでの回路
の系による処理時間が当然存在する。これは、一種のフ
ィードバック系であるから、ウィンドウが作られた場合
その処理時間分の遅延を発生する。すなわち、ウィンド
ウが作られた場合、そのウィンドウの内には相関ピーク
成分、外にはスプリアス成分というように適切に相関出
力信号が入力されねばならないわけであり、従って、遅
延回路２１において、サウンダチャンネル検出後の相関
出力信号の遅延補償を行なっている。That is, after the sounder channel is detected, the selection circuit 22 determines whether the window is inside or outside the window.
The operation of discriminating the correlation peak from the spurious is performed.
In addition, supplementary description of the operation of the delay circuit 21 will be given below.
In discriminating the correlation peak component and the spurious component after the sounder channel is detected in the selection circuit 22, the output of the sounder detection circuit 209 and the output of the sampling pulse generation circuit 210 are obtained as window information to be selected. There is naturally a processing time from the output to the circuit system up to that point. Since this is a kind of feedback system, when a window is created, a delay corresponding to the processing time occurs. In other words, when a window is created, the correlation output signal must be properly input such that the correlation peak component is inside the window and the spurious component is outside the window. Therefore, in the delay circuit 21, the sounder channel is input. Delay compensation of the correlation output signal after detection is performed.
【００２７】このように選択回路２２では、サウンダチ
ャンネル検出前においては全ての相関出力信号を相関ピ
ーク検出回路２３に入力し、また、サウンダチャンネル
検出後はウィンドウによって、相関ピークが存在する区
間は相関ピーク検出回路２３へ、そしてスプリアス存在
区間はスプリアスピーク検出回路２４へ入力する。な
お、上記において選択回路２２から相関出力信号が出力
されない端子側は、その間最小値であるｎビットのディ
ジタル値が出力されるよう選択回路２２は動作する。As described above, in the selection circuit 22, all the correlation output signals are input to the correlation peak detection circuit 23 before the sounder channel is detected, and after the sounder channel is detected, the correlation peak is present in the section where the correlation peak exists. The peak detection circuit 23 and the spurious presence section are input to the spurious peak detection circuit 24. In the above, on the terminal side where the correlation output signal is not output from the selection circuit 22, the selection circuit 22 operates so that the n-bit digital value which is the minimum value is output during that time.
【００２８】次に、選択回路２２を経た信号は相関ピー
ク検出回路２３及びスプリアスピーク検出回路２４に入
力される。各ピーク検出回路では、まず、各ピークホー
ルド回路２５，２７によって選択回路２２の出力信号の
最大値を検出し保持する。そして、クリア信号をトリガ
として各ピークホールド回路によって求められた最大値
を各ラッチ回路２６，２８に移すと同時にピークホール
ド回路に保持されている最大値をクリアする。なおここ
で、クリア信号のパルス周期は任意に設定できる。例え
ば、受信機で用いる相関器のゲート処理信号と等しく設
定を行なうとすると、相関器がマッチドフィルタの場合
は相関ピーク１周期毎であり、また、相関器がコンボル
バの場合は相関ピークが２周期毎にピークホールド動作
が行なわれることになる。このような構成によって、任
意の時間区間のピーク検出が行なえ、従って、短期間の
相関出力における振幅変動が生じても追従することが可
能となる。Next, the signal passed through the selection circuit 22 is input to the correlation peak detection circuit 23 and the spurious peak detection circuit 24. In each peak detection circuit, first, each peak hold circuit 25, 27 detects and holds the maximum value of the output signal of the selection circuit 22. Then, the maximum value obtained by each peak hold circuit is transferred to each latch circuit 26, 28 by using the clear signal as a trigger, and at the same time, the maximum value held in the peak hold circuit is cleared. Here, the pulse period of the clear signal can be set arbitrarily. For example, if the setting is made equal to the gated signal of the correlator used in the receiver, the correlation peak is every one cycle when the correlator is a matched filter, and the correlation peak is two cycles when the correlator is a convolver. The peak hold operation is performed every time. With such a configuration, it is possible to detect a peak in an arbitrary time section, and thus it is possible to follow up even if an amplitude variation in the correlation output occurs for a short period.
【００２９】次に、各ピーク検出回路のラッチ回路２
６，２８によって保持された最大値はしきい値設定回路
２９に入力される。しきい値設定回路においては、得ら
れた各最大値を基に演算処理を行ないしきい値を算出す
る。Next, the latch circuit 2 of each peak detection circuit
The maximum value held by 6, 28 is input to the threshold setting circuit 29. In the threshold value setting circuit, the threshold value is calculated by performing arithmetic processing on the basis of the obtained maximum values.
【００３０】算出方法としては、いろいろあるが一例と
して今、相関ピーク検出回路で得られた最大値をＶｓ、
スプリアスピーク検出回路２４で得られた最大値をＶ
ｎ、及び算出されるしきい値をＶｔとすると、 Ｖｔ＝Ｖｎ＋（Ｖｓ−Ｖｎ／α） （１） と求められる。求められたしきい値は、Ｎビットのディ
ジタル信号である。There are various calculation methods, but as an example, the maximum value obtained by the correlation peak detection circuit is Vs,
The maximum value obtained by the spurious peak detection circuit 24 is V
If n and the calculated threshold value are Vt, Vt = Vn + (Vs−Vn / α) (1) The obtained threshold value is an N-bit digital signal.
【００３１】なお、右辺第２項の重み付けαを２とした
場合、相関ピークとスプリアスとの中間にしきい値が設
定されることになる。また、上記重み付けは、外部から
の制御信号として与えられることも可能である。その場
合上記制御信号に、例えばＣＰＵ等から発生される。次
に、しきい値設定回路２９で得られたしきい値は、比較
回路３０に入力される。比較回路３０では、遅延回路２
２を経た相関出力信号としきい値との比較が行なわれ、
しきい値よりも大きい相関出力信号が入力された時に相
関パルスを発生させる。When the weighting α of the second term on the right side is 2, a threshold value is set in the middle of the correlation peak and spurious. Further, the weighting can be given as a control signal from the outside. In that case, the control signal is generated from, for example, a CPU. Next, the threshold value obtained by the threshold value setting circuit 29 is input to the comparison circuit 30. In the comparison circuit 30, the delay circuit 2
The correlation output signal after 2 is compared with the threshold value,
A correlation pulse is generated when a correlation output signal larger than the threshold value is input.
【００３２】以上更に補足説明をすると、サウンダチャ
ンネルが検出される前は、全ての相関出力信号よりその
最大値を検出ししきい値を求め、相関パルスを発生する
処理を行なう。また、サウンダチャンネルが検出された
らば、相関ピークとスプリアスの分離を計りしきい値を
設定することで、相関パルス検出精度を向上させ誤りの
少ないデータ復調を実現するものである。なお、検波器
出力以降はディジタル信号処理を行なうためにＡ／Ｄ変
換を行ない、その結果、２値化回路もディジタル信号処
理されているが、アナログ信号処理を行なう場合でも容
易に実現できることは明らかである。As a further supplementary explanation, before the sounder channel is detected, the maximum value is detected from all the correlation output signals, the threshold value is obtained, and the processing for generating the correlation pulse is performed. If a sounder channel is detected, the correlation pulse detection accuracy is improved and data demodulation with few errors is realized by measuring the separation of the correlation peak and spurious and setting a threshold value. It should be noted that after the detector output, A / D conversion is performed to perform digital signal processing, and as a result, the binarization circuit is also subjected to digital signal processing, but it is clear that this can be easily realized even when analog signal processing is performed. Is.
【００３３】[0033]
【発明の効果】以上説明したように本発明の２値化回路
によれば、上述したような構成を採ることで、相関出力
信号より、スプリアスによる誤検出がなく、確実に相関
ピークに対応する相関パルスを得ることができる。ま
た、相関出力において振幅変動が生じても充分に応答が
可能である。As described above, according to the binarizing circuit of the present invention, by adopting the above-mentioned configuration, it is possible to reliably correspond to the correlation peak from the correlation output signal without erroneous detection due to spurious. Correlated pulses can be obtained. Further, it is possible to sufficiently respond even if the amplitude variation occurs in the correlation output.
【図１】本発明によるスペクトラム拡散受信機の２値化
回路の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of a binarization circuit of a spread spectrum receiver according to the present invention.
【図２】上記回路の各部の信号のタイミングチャートで
ある。FIG. 2 is a timing chart of signals at various parts of the circuit.
【図３】先願発明のスペクトラム拡散送信機の構成を示
すブロック図である。FIG. 3 is a block diagram showing a configuration of a spread spectrum transmitter of the prior invention.
【図４】先願発明のスペクトラム拡散受信機の構成を示
すブロック図である。FIG. 4 is a block diagram showing a configuration of a spread spectrum receiver of the invention of the prior application.
【図５】上記送信機の動作説明図である。FIG. 5 is an operation explanatory diagram of the transmitter.
【図６】上記受信機の動作説明図である。FIG. 6 is an operation explanatory diagram of the receiver.
【図７】上記受信機の動作説明図である。FIG. 7 is an operation explanatory diagram of the receiver.
【図８】従来のスペクトラム拡散送信機の構成を示すブ
ロック図である。FIG. 8 is a block diagram showing a configuration of a conventional spread spectrum transmitter.
【図９】従来のスペクトラム拡散受信機の構成を示すブ
ロック図である。FIG. 9 is a block diagram showing a configuration of a conventional spread spectrum receiver.
２１ 遅延回路 ２２ 選択回路 ２３ 相関ピーク検出回路 ２４ スプリアスピーク検出回路 ２９ しきい値設定回路 ３０ 比較回路 ３１ 制御信号発生部 21 Delay Circuit 22 Selection Circuit 23 Correlation Peak Detection Circuit 24 Spurious Peak Detection Circuit 29 Threshold Setting Circuit 30 Comparison Circuit 31 Control Signal Generator
Claims (1)
信号を遅延又は非遅延状態に変化させる遅延回路と、上
記制御信号に基づいて上記遅延回路の出力信号を所定の
タイミングで相関出力時の信号と非相関出力時の信号に
選別する選択回路と、上記相関出力時の信号が供給され
所定タイミング毎に入力された信号の最大値を保持する
相関ピーク検出回路と、上記非相関出力時の信号が供給
され、所定タイミング毎に入力された上記信号の最大値
を保持するスプリアスピーク検出回路と、上記所定タイ
ミング毎に上記相関ピーク検出回路と、スプリアスピー
ク検出回路に保持された各信号を入力し、得られた各信
号の最大値に基づいて演算処理するしきい値設定回路
と、上記遅延回路の出力信号と上記しきい値設定回路の
出力信号とが供給され、それら出力信号を比較し、相関
パルスを出力する比較回路と、上記相関パルスに基づき
上記制御信号を生成する制御信号発生手段と、を備えた
ことを特徴とするスペクトラム拡散受信機の２値化回
路。Claim: What is claimed is: 1. A delay circuit for changing a correlation output signal to a delayed or non-delayed state based on the presence or absence of a control signal, and an output signal of the delay circuit based on the control signal. A selection circuit that selects a signal at the time of correlation output and a signal at the time of non-correlation output at a predetermined timing, and a correlation peak detection circuit that holds the maximum value of the signal supplied at the time of the correlation output and input at each predetermined timing And a signal at the time of the uncorrelated output is supplied, and a spurious peak detection circuit that holds the maximum value of the signal input at each predetermined timing, the correlation peak detection circuit at each predetermined timing, and a spurious peak detection circuit The threshold value setting circuit for inputting each signal held in, and performing arithmetic processing based on the maximum value of each obtained signal, the output signal of the delay circuit and the threshold value setting circuit A spread spectrum signal, which is supplied with the input signal, compares the output signals with each other, and outputs a correlation pulse, and control signal generating means for generating the control signal based on the correlation pulse. Binarization circuit of receiver.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3180432A JPH057195A (en) | 1991-06-26 | 1991-06-26 | Binarization circuit for spread spectrum receiver |
| US07/829,469 US5228055A (en) | 1991-01-31 | 1992-01-31 | Spread spectrum communication device |
| DE4202786A DE4202786A1 (en) | 1991-01-31 | 1992-01-31 | SPREADING SPECTRUM COMMUNICATION ARRANGEMENT |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3180432A JPH057195A (en) | 1991-06-26 | 1991-06-26 | Binarization circuit for spread spectrum receiver |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH057195A true JPH057195A (en) | 1993-01-14 |
Family
ID=16083152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3180432A Pending JPH057195A (en) | 1991-01-31 | 1991-06-26 | Binarization circuit for spread spectrum receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH057195A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05325581A (en) * | 1992-09-14 | 1993-12-10 | Toshiba Corp | Semiconductor integrated circuit |
| JP2003139843A (en) * | 2001-11-06 | 2003-05-14 | Clarion Co Ltd | Gps receiving apparatus |
| US7266165B2 (en) | 2003-03-11 | 2007-09-04 | Hitachi Kokusai Electric Inc. | Code distinguishing apparatus |
-
1991
- 1991-06-26 JP JP3180432A patent/JPH057195A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05325581A (en) * | 1992-09-14 | 1993-12-10 | Toshiba Corp | Semiconductor integrated circuit |
| JP2553290B2 (en) * | 1992-09-14 | 1996-11-13 | 株式会社東芝 | Semiconductor integrated circuit |
| JP2003139843A (en) * | 2001-11-06 | 2003-05-14 | Clarion Co Ltd | Gps receiving apparatus |
| US7266165B2 (en) | 2003-03-11 | 2007-09-04 | Hitachi Kokusai Electric Inc. | Code distinguishing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5228055A (en) | Spread spectrum communication device | |
| US5291515A (en) | Spread spectrum communication device | |
| EP0583241B1 (en) | Spread spectrum correlator | |
| JPH04256238A (en) | Spectrum diffusion modulation device | |
| US5144641A (en) | Spread spectrum communication device | |
| JPH06296171A (en) | Broad-band transmission system | |
| EP0540664A1 (en) | Sawc phase-detection method and apparatus | |
| US5796774A (en) | Spread spectrum communication apparatus with conversion of input patterns to uniform spectral patterns | |
| JPH06204978A (en) | Spread spectrum communication system | |
| US6130906A (en) | Parallel code matched filter | |
| JPH057195A (en) | Binarization circuit for spread spectrum receiver | |
| JP2896817B2 (en) | Spread spectrum communication equipment | |
| JP2914232B2 (en) | Spread spectrum communication system | |
| JP2937578B2 (en) | Spread spectrum communication equipment | |
| JP2999368B2 (en) | Synchronizer | |
| JPH04261236A (en) | Spread spectrum receiver | |
| RU2127486C1 (en) | Method and device for transmitting messages by broad-band signals | |
| JP2890723B2 (en) | Synchronous acquisition method for spread spectrum communication | |
| JP3152781B2 (en) | Communication device | |
| JPH0435332A (en) | Spread spectrum communication system | |
| JPH08125579A (en) | Spread spectrum communication system | |
| JP3457099B2 (en) | Parallel combination spread spectrum transmission and reception system. | |
| JP2537520B2 (en) | Code division multiple access device | |
| JPH0669904A (en) | Receiver and transmitter for spread spectrum communication equipment | |
| JP3320234B2 (en) | Spread spectrum receiver |