JPH0568293A - Channel switch changeover system - Google Patents
Channel switch changeover systemInfo
- Publication number
- JPH0568293A JPH0568293A JP22676191A JP22676191A JPH0568293A JP H0568293 A JPH0568293 A JP H0568293A JP 22676191 A JP22676191 A JP 22676191A JP 22676191 A JP22676191 A JP 22676191A JP H0568293 A JPH0568293 A JP H0568293A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- subsystem
- path
- unit
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exchange Systems With Centralized Control (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は時分割多重された有線伝
送路を利用し音声またはデータを送受信する通信網にお
ける通話路スイッチ切替えシステムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication path switch switching system in a communication network for transmitting and receiving voice or data using a time-division multiplexed wire transmission path.
【0002】[0002]
【従来の技術】従来から、時分割多重された複数の有線
伝送路に対して、収容されているタイムスロット間での
交換機能を実現する通話路スイッチ切替えシステムにお
いては、信頼性確保の目的で二重化構成が採用されてい
る。ところで、この通話路スイッチ切替えシステムに対
して、定期保守作業や障害発生に対処する目的で待機系
通話路サブシステムを交換する場合や、待機系通話路サ
ブシステムをリセットする場合があり、この時には該当
の待機系通話路サブシステム内の通話路スイッチ切替え
情報(以降、パス設定情報と称す)は初期状態に戻され
る。しかしながら、該当の待機系通話路サブシステム内
のパス設定情報と、実際に使用に供されている運用系シ
ステムのパス設定情報を完全に一致させる必要がある。2. Description of the Related Art Conventionally, in a speech path switch switching system for realizing a switching function between accommodated time slots for a plurality of time-division-multiplexed wired transmission paths, the purpose is to ensure reliability. A duplex configuration is adopted. By the way, for this call path switch system, there are cases where the standby call path subsystem is replaced or the stand-by call path subsystem is reset for the purpose of periodic maintenance work and troubleshooting. The call path switch switching information (hereinafter referred to as path setting information) in the corresponding standby call path subsystem is returned to the initial state. However, it is necessary to completely match the path setting information in the corresponding standby communication path subsystem with the path setting information of the active system actually used.
【0003】従来この目的の実現には、主制御サブシス
テムにパス設定情報が格納されている場合には、このパ
ス設定情報の全体を待機系通話路サブシステムに転送す
る方法が取られている。また、主制御サブシステムにパ
ス設定情報を格納しない場合には、例えば主制御サブシ
ステムを経由して、運用系通話路サブシステムの全パス
設定情報を待機系通話路サブシステムに転送する方法が
取られている。Conventionally, in order to realize this object, when path setting information is stored in the main control subsystem, a method of transferring the entire path setting information to the standby communication path subsystem is used. .. When the path setting information is not stored in the main control subsystem, for example, a method of transferring all the path setting information of the working channel subsystem to the standby channel subsystem via the main control subsystem is available. Has been taken.
【0004】これらの方法では待機系通話路サブシステ
ムへの全パス設定情報の転送が終了するまで、新たなパ
ス設定情報の運用系通話路サブシステムへの転送は中止
しているため、この間に発生した通話路スイッチ切替シ
ステムに対するパス設定の要求は、例えば主制御サブシ
ステム内で待ち行列に入るか、あるいは放棄されてい
る。In these methods, transfer of new path setting information to the active communication path subsystem is suspended until transfer of all path setting information to the standby communication path subsystem is completed. The generated request for path setting to the speech path switch system is queued or abandoned, for example, in the main control subsystem.
【0005】[0005]
【発明が解決しようとする課題】ところで呼のトラヒッ
ク密度が高い場合、上述した方法による待機系通話路サ
ブシステムへの全パス設定情報の転送時間は、通話路ス
イッチ切替えシステムに対するパス設定の要求の生起間
隔に対して十分長くなり、その結果、呼処理能力を一時
的に大きく低下させ、パス設定の放棄は呼処理異常を通
報する信号を多発させるという欠点があった。By the way, when the traffic density of a call is high, the transfer time of all the path setting information to the standby communication path subsystem by the above-mentioned method depends on the path setting request to the communication path switch system. It has a drawback that it becomes sufficiently long with respect to the occurrence interval, and as a result, the call processing capacity is greatly reduced temporarily, and abandonment of path setting causes a large number of signals to report call processing abnormalities.
【0006】[0006]
【課題を解決するための手段】本発明の通話路スイッチ
切替えシステムは、時分割多重された複数の有線伝送路
におけるタイムスロット間での交換を行う二重化された
通話路サブシステムと、該二重化された通話路サブシス
テムとバス接続された主制御サブシステムと、該二重化
された通話路サブシステム間を接続する互いに独立した
二組のバス線とから構成され、前記通話路サブシステム
は、該通話路サブシステム全体を制御する主プロセッサ
部と、該主プロセッサ部とバス接続され前記主制御サブ
システム部とタイムスロットの交換データを送受信する
通信用メモリ部と、前記主プロセッサ部に接続されたバ
スと他方の通話路サブシステムに接続されたバスとのい
ずれか一方を選択するバス切替部と、該バス切替部とバ
ス接続されタイムスロット間の交換データを蓄積する通
話路スイッチ・メモリ部と、該通話路スイッチ・メモリ
部及び複数の有線伝送路間でタイムスロットの交換を行
うハイウェイ・スイッチ部とバス接続された通話路スイ
ッチ制御プロセッサ部とから構成される。SUMMARY OF THE INVENTION A speech path switch switching system according to the present invention is a duplexed speech path subsystem for exchanging between time slots in a plurality of time division multiplexed wired transmission paths. And a main control subsystem bus-connected to the call path subsystem, and two sets of independent bus lines that connect the duplicated call path subsystems to each other. Main processor unit for controlling the entire path subsystem, a memory unit for bus connection with the main processor unit for transmitting and receiving time slot exchange data to and from the main control subsystem unit, and a bus connected to the main processor unit. And a bus switching unit for selecting one of the bus connected to the other communication path subsystem, and a time connected to the bus switching unit for bus connection. Call path switch / memory unit that stores exchange data between lots, and call path switch control that is bus-connected to the call path switch / memory unit and a highway switch unit that exchanges time slots between a plurality of wired transmission paths It is composed of a processor unit.
【0007】[0007]
【実施例】次に、本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【0008】図1は本発明の一実施例の構成を示す図で
ある。FIG. 1 is a diagram showing the configuration of an embodiment of the present invention.
【0009】本発明の通話路スイッチ切替えシステム
は、時分割多重された複数の有線伝送路におけるタイム
スロット間での交換を行う二重化された通話路サブシス
テム(SPS)10,11と、この二重化された通話路
サブシステム10,11とバス接続された主制御サブシ
ステム(MCS)20と、二重化された通話路サブシス
テム10,11間を接続する互いに独立した二組の中継
バス(RBS)110,111とから構成される。通話
路サブシステム(SPS)10は、この通話路サブシス
テム全体を制御する主プロセッサ部(CCP)70と、
主プロセッサ部70とバス接続され主制御サブシステム
部20とタイムスロットの交換データを送受信する通信
用メモリ部(TMEM)80と、主プロセッサ部70に
接続されたバスと他方の通話路サブシステムに接続され
たバスとのいずれか一方を選択するバス切替部(BS
W)60と、このバス切替部60とバス接続されタイム
スロット間の交換データを蓄積する通話路スイッチ・メ
モリ部(SMEM)50と、この通話路スイッチ・メモ
リ部50及び複数の有線伝送路間でタイムスロットの交
換を行うハイウェイ・スイッチ部30とバス接続された
通話路スイッチ制御プロセッサ部(SCP)40とを備
える。通話路サブシステム(SPS)11も前述のSP
S10と同様構成なので説明を省略する。The speech path switch switching system according to the present invention includes duplexed speech path subsystems (SPS) 10 and 11 for exchanging between time slots in a plurality of time division multiplexed wire transmission paths, and the duplexed speech path subsystem. A main control subsystem (MCS) 20 bus-connected to the speech path subsystems 10 and 11, and two independent relay buses (RBS) 110 that connect the duplicated speech path subsystems 10 and 11 to each other. And 111. The speech path subsystem (SPS) 10 includes a main processor unit (CCP) 70 that controls the entire speech path subsystem.
A communication memory unit (TMEM) 80 which is bus-connected to the main processor unit 70 and transmits / receives time slot exchange data to / from the main control subsystem unit 20, a bus connected to the main processor unit 70, and the other communication path subsystem. Bus switching unit (BS that selects either one of the connected buses)
W) 60, a speech path switch / memory unit (SMEM) 50 that is connected to the bus switching unit 60 by bus and stores exchange data between time slots, and between the speech path switch / memory unit 50 and a plurality of wired transmission paths. It comprises a highway switch unit 30 for exchanging time slots, and a speech path switch control processor unit (SCP) 40 connected to a bus. The call path subsystem (SPS) 11 is also the above-mentioned SP
Since the configuration is the same as S10, the description is omitted.
【0010】このような構成のもとで、主制御サブシス
テム20が通話路サブシステム10,11にそれぞれ運
用指令または待機指令を与え、運用状態となった通話路
サブシステム(以降、運用系通話路サブシステムと記
す)に対して、待機状態となった通話路サブシステム
(以降、待機系通話路サブシステムと記す)への全パス
設定情報の転送を行う制御信号を送出した場合、運用系
通話路サブシステムから待機系通話路サブシステムに対
するパス設定情報の転送は、一組のバス線を経由してデ
ータのメモリ間転送で実現する。Under such a configuration, the main control subsystem 20 gives an operation command or a standby command to the call path subsystems 10 and 11, respectively, and the call path subsystem is brought into an operating state (hereinafter, operation call Path subsystem), when a control signal is sent to transfer all path setting information to the call path subsystem in the standby state (hereinafter referred to as the standby call path subsystem), the operation system The transfer of the path setting information from the communication path subsystem to the standby communication path subsystem is realized by transferring data between memories via a set of bus lines.
【0011】以下に、動作の詳細を説明する。主制御サ
ブシステム(MCS)20はシステム・バスSBUSを
経由して通話路サブシステム(SPS)10,11に運
用指令または待機指令を送出する。いまSPS10が運
用系にSPS11が待機系となった場合を考えると、ハ
イウェイ・スイッチ部(TSW)30が入ハイウェイB
HW0〜BHWnに収容されたタイムスロット間の交換
を実行し、出ハイウェイFHW0〜FHWnへ出力す
る。The details of the operation will be described below. The main control subsystem (MCS) 20 sends an operation command or a standby command to the speech path subsystems (SPS) 10 and 11 via the system bus SBUS. Considering the case where the SPS 10 is now the active system and the SPS 11 is the standby system, the highway switch unit (TSW) 30 is the input highway B.
Exchange between the time slots accommodated in HW0 to BHWn is executed, and output to the output highway FHW0 to FHWn.
【0012】TSW30に対するタイムスロットの交換
データ(以降、パス設定データと称す)の設定は、ハイ
ウェイ・スイッチバス(HBS)90を経由して、通話
路スイッチ制御プロセッサ部(SCP)40によってタ
イムスロット間の交換データを蓄積する通話路スイッチ
・メモリ部(SMEM)50から読み出すことによって
実行される。The time slot exchange data (hereinafter referred to as path setting data) for the TSW 30 is set by the communication path switch control processor (SCP) 40 between the time slots via the highway switch bus (HBS) 90. It is executed by reading from the communication path switch memory unit (SMEM) 50 that stores the exchange data of
【0013】SMEM50はデュアル・ポートRAMで
構成され、転送バス(TBS)100、バス切替部(B
SW)60及び中継バス(RBS)110を経由して、
主プロセッサ部(CCP)70からパス設定データが送
られる。The SMEM 50 is composed of a dual port RAM, and includes a transfer bus (TBS) 100 and a bus switching unit (B
Via SW) 60 and relay bus (RBS) 110,
Path setting data is sent from the main processor unit (CCP) 70.
【0014】BSW60にはRBS110及びRBS1
11が接続されており、CCP70から出力されたバス
切替え信号c0が有効となっているため、TBS100
はRBS110とのみ接続される。このCCP70は、
デュアル・ポートRAMから構成される通信用メモリ部
(TMEM)80及びSBUSを経由して主制御サブシ
ステム(MCS)20からパス設定情報を受け取る。The BSW 60 has RBS 110 and RBS 1
11 is connected and the bus switching signal c0 output from the CCP 70 is valid.
Is only connected to RBS 110. This CCP70
The path setting information is received from the main control subsystem (MCS) 20 via the communication memory unit (TMEM) 80 composed of the dual port RAM and the SBUS.
【0015】また、MCS20が、全パス設定転送指令
をCCP70に送出した場合、CCP70はSMEM5
0からパス設定情報を読み出しRBS110及びSPS
11のバス切替部BSW61及び転送バスTBS101
を経由して待機系通話路スイッチ・メモリ部(SME
M)51に書き込みを行う。この操作は、同一バスに接
続されたメモリ間の転送である。SPS11では主プロ
セッサ部(CCP)71から出力されたバス切替え信号
c1が無効となっており、BSW61では中継バス(R
BS)110と(RBS)111のうちRBS111を
転送バス(TBS)101と接続している。When the MCS 20 sends an all-path setting transfer command to the CCP 70, the CCP 70 sends the SMEM 5
The path setting information is read from 0 and the RBS 110 and SPS are read.
11 bus switching unit BSW61 and transfer bus TBS101
Standby system communication path switch / memory unit (SME
M) Write to 51. This operation is a transfer between memories connected to the same bus. The bus switching signal c1 output from the main processor unit (CCP) 71 is invalid in the SPS11, and the relay bus (R
Of the BS) 110 and the (RBS) 111, the RBS 111 is connected to the transfer bus (TBS) 101.
【0016】図2はCCP70及びCCP71に内蔵さ
れるマイクロ・プロセッサがアクセスするメモリ・マッ
プを示した図であり、PMAはCCP70及びCCP7
1のプログラム・エリア及びワーク・エリアである。P
t及びPeはPMAの開始アドレス及び最終アドレス、
自系パス情報SPIはCCP70からSMEM50への
アクセス及びCCP71からSMEM51へのアクセス
の際に参照するエリアで、St及びSeはSPIの開始
アドレス及び最終アドレスである。他系パス情報OPI
はCCP70からSMEM51へのアクセス及びCCP
71からSMEM50へのアクセスの際に参照するエリ
アで、Ot及びOeはSPIの開始アドレス及び最終ア
ドレスである。FIG. 2 is a diagram showing a memory map accessed by a microprocessor incorporated in the CCP 70 and CCP 71. PMA is CCP 70 and CCP 7.
1 is a program area and a work area. P
t and Pe are the start and end addresses of PMA,
The local path information SPI is an area referred to when the CCP 70 accesses the SMEM 50 and the CCP 71 accesses the SMEM 51, and St and Se are the start address and the end address of the SPI. Other system path information OPI
Access to SMEM51 from CCP70 and CCP
In the area referred to when the SMEM 50 is accessed from 71, Ot and Oe are the start address and end address of the SPI.
【0017】[0017]
【発明の効果】以上説明したように本発明は、待機系通
話路サブシステムに対する全パス設定情報の転送時間を
短縮することが可能で、その結果、呼処理に於ける能力
の低下を防ぎ、かつバス設定の放棄による呼処理異常の
通報信号の発生を極少化することが可能なため、通話路
スイッチ切替えシステムの保守性が向上するという効果
がある。As described above, according to the present invention, it is possible to shorten the transfer time of all path setting information to the standby communication path subsystem, and as a result, it is possible to prevent a decrease in call processing capability. In addition, it is possible to minimize the generation of a call processing abnormality notification signal due to abandonment of the bus setting, which has the effect of improving the maintainability of the speech path switch system.
【図1】本発明の一実施例の構成を示す図である。FIG. 1 is a diagram showing a configuration of an exemplary embodiment of the present invention.
【図2】図1における主プロセッサ部に内蔵されるマイ
クロ・プロセッサがアクセスするメモリ・マップを示し
た図である。FIG. 2 is a diagram showing a memory map accessed by a microprocessor incorporated in a main processor unit in FIG.
10,11 通話路サブシステム(SPS) 20 主制御サブシステム(MCS) 30,31 ハイウェイ・スイッチ部(TSW) 40,41 通話路スイッチ制御プロセッサ部(SC
P) 50,51 通話路スイッチ・メモリ部(SMEM) 60,61 バス切替部(BSW) 70,71 主プロセッサ部(CCP) 80,81 通信用メモリ部(TMEM) 90,91 ハイウェイ・スイッチバス(HSB) 100,101 転送バス(TBS) 110,111 中継バス(RBS) BHW0〜BHWn 入ハイウェイ c0,c1 バス切替え信号 FHW0〜FHWn 出ハイウェイ OPI 他系パス情報 Oi,Pt,St 開始アドレス Oe,Pe,Se 最終アドレス PMA プログラム・エリア及びワーク・エリア SPI 自系パス情報10, 11 Speech path subsystem (SPS) 20 Main control subsystem (MCS) 30, 31 Highway switch section (TSW) 40, 41 Speech path switch control processor section (SC)
P) 50,51 Call path switch memory unit (SMEM) 60,61 Bus switching unit (BSW) 70,71 Main processor unit (CCP) 80,81 Communication memory unit (TMEM) 90,91 Highway switch bus ( HSB) 100, 101 Transfer bus (TBS) 110, 111 Relay bus (RBS) BHW0-BHWn Input highway c0, c1 Bus switching signal FHW0-FHWn Output highway OPI Other system path information Oi, Pt, St Start address Oe, Pe, Se final address PMA program area and work area SPI own path information
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H04Q 3/545 8843−5K ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H04Q 3/545 8843-5K
Claims (1)
けるタイムスロット間での交換を行う二重化された通話
路サブシステムと、該二重化された通話路サブシステム
とバス接続された主制御サブシステムと、該二重化され
た通話路サブシステム間を接続する互いに独立した二組
のバス線とから構成され、前記通話路サブシステムは、
該通話路サブシステム全体を制御する主プロセッサ部
と、該主プロセッサ部とバス接続され前記主制御サブシ
ステム部とタイムスロットの交換データを送受信する通
信用メモリ部と、前記主プロセッサ部に接続されたバス
と他方の通話路サブシステムに接続されたバスとのいず
れか一方を選択するバス切替部と、該バス切替部とバス
接続されタイムスロット間の交換データを蓄積する通話
路スイッチ・メモリ部と、該通話路スイッチ・メモリ部
及び複数の有線伝送路間でタイムスロットの交換を行う
ハイウェイ・スイッチ部とバス接続された通話路スイッ
チ制御プロセッサ部とから構成されることを特徴とする
通話路スイッチ切替えシステム。1. A dual channel subsystem for exchanging between time slots in a plurality of time-division multiplexed wire transmission channels, and a main control subsystem bus-connected to the dual channel subsystem. And two sets of independent bus lines connecting the duplexed speech path subsystems, the speech path subsystem comprising:
A main processor unit that controls the entire communication path subsystem, a communication memory unit that is bus-connected to the main processor unit and that exchanges time slot exchange data with the main control subsystem unit, and that is connected to the main processor unit. Bus and a bus connected to the other communication path subsystem, a bus switching unit, and a communication path switch / memory unit that is connected to the bus switching unit and stores exchange data between time slots And a highway switch section for exchanging time slots between the speech path switch / memory section and a plurality of wired transmission paths, and a speech path switch control processor section connected to a bus. Switch change system.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22676191A JP2940251B2 (en) | 1991-09-06 | 1991-09-06 | Call path switch switching system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22676191A JP2940251B2 (en) | 1991-09-06 | 1991-09-06 | Call path switch switching system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0568293A true JPH0568293A (en) | 1993-03-19 |
JP2940251B2 JP2940251B2 (en) | 1999-08-25 |
Family
ID=16850204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22676191A Expired - Fee Related JP2940251B2 (en) | 1991-09-06 | 1991-09-06 | Call path switch switching system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2940251B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990081606A (en) * | 1998-04-30 | 1999-11-15 | 김영환 | Connected service duplication method of mobile communication system |
-
1991
- 1991-09-06 JP JP22676191A patent/JP2940251B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990081606A (en) * | 1998-04-30 | 1999-11-15 | 김영환 | Connected service duplication method of mobile communication system |
Also Published As
Publication number | Publication date |
---|---|
JP2940251B2 (en) | 1999-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4442502A (en) | Digital information switching system | |
JP2582749B2 (en) | Time-division switching method | |
US4354262A (en) | Logic system for controlling a modular multiplex connection unit in a time-division switching exchange | |
JPH0454438B2 (en) | ||
US4658353A (en) | System control network for multiple processor modules | |
JPH0568293A (en) | Channel switch changeover system | |
JP3875490B2 (en) | Resource interface unit for telecommunications switch nodes | |
JP2953438B2 (en) | Highway switch control method and method | |
JPH10262272A (en) | Simple interface for time division multiplex communication medium | |
JPS6054549A (en) | Data transmitting method and device | |
JP2924713B2 (en) | Secondary group digital line accommodation equipment | |
JP3130859B2 (en) | Voice response service continuation method | |
JPH10276265A (en) | Redundant configuration system for multimedia storage system | |
JPS641987B2 (en) | ||
KR100204876B1 (en) | A multiprocessing apparatus and method for vms service system | |
JP2723266B2 (en) | Facsimile system | |
JPS638500B2 (en) | ||
JPH04352198A (en) | Audio response system | |
KR0146558B1 (en) | A double-interface in hlr for high speed communication | |
JP3484549B2 (en) | Remote information communication method and communication device and terminal adapter used for the same | |
KR100293928B1 (en) | Structure of small scaling system that can be expanded to large scaling one in electronic switching system | |
KR100389134B1 (en) | System for processing voice and data mail | |
JPH08221289A (en) | Control system for duplex system | |
JPH0159780B2 (en) | ||
JP3255837B2 (en) | Network system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990518 |
|
LAPS | Cancellation because of no payment of annual fees |