JPH0567924A - Fet増幅器制御回路 - Google Patents
Fet増幅器制御回路Info
- Publication number
- JPH0567924A JPH0567924A JP3255769A JP25576991A JPH0567924A JP H0567924 A JPH0567924 A JP H0567924A JP 3255769 A JP3255769 A JP 3255769A JP 25576991 A JP25576991 A JP 25576991A JP H0567924 A JPH0567924 A JP H0567924A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- fet
- voltage
- gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 FETのバイアス印加順序を少ない回路構成
で達成するとともに、電源の故障に対してもFETを保
護しうる制御回路を得る。 【構成】 ゲート電源1の出力電圧が正常値であること
を条件にドレイン電源6を起動する。エネルギーバンク
としての電荷蓄積キャパシタ8が十分に充電されたこと
を条件に、FETにドライブ信号を供給する。電源オフ
時、ゲート電圧は電圧維持キャパシタによりゆっくりと
低下させ、ドレイン電圧はドレイン電源を停止させるこ
とと、FETによる放電により積極的に低下させ、ドレ
イン電圧(残留電圧)を安全なレベルにまで低下させ
る。
で達成するとともに、電源の故障に対してもFETを保
護しうる制御回路を得る。 【構成】 ゲート電源1の出力電圧が正常値であること
を条件にドレイン電源6を起動する。エネルギーバンク
としての電荷蓄積キャパシタ8が十分に充電されたこと
を条件に、FETにドライブ信号を供給する。電源オフ
時、ゲート電圧は電圧維持キャパシタによりゆっくりと
低下させ、ドレイン電圧はドレイン電源を停止させるこ
とと、FETによる放電により積極的に低下させ、ドレ
イン電圧(残留電圧)を安全なレベルにまで低下させ
る。
Description
【0001】
【産業上の利用分野】この発明はFET増幅器制御回路
に関し、ゲートが0Vに近づくにつれてドレイン電流が
増す特性を有するFETを用いたパルス増幅器の制御方
式に関するものである。
に関し、ゲートが0Vに近づくにつれてドレイン電流が
増す特性を有するFETを用いたパルス増幅器の制御方
式に関するものである。
【0002】
【従来の技術】図2は、従来のFET増幅器制御回路を
示す。図2(a) において、1はゲート電源、2はこのゲ
ート電源1のゲート電源出力、6はドレイン電源、7は
このドレイン電源6のドレイン電源出力、8はこのドレ
イン電源出力7に接続された電荷蓄積キャパシタ、11
はFETドライブ信号、12はこのFETドライブ信号
11とゲート電源出力2を用いてゲートドライブ信号を
発生する信号処理回路、13はこの信号処理回路12の
出力であるゲートドライブ信号、14はこのゲートドラ
イブ信号13によりパルス増幅動作をするFETであ
り、ゲートドライブ信号13はこのFET14のゲート
に接続されており、ソースは接地されており、ドレイン
は電荷蓄積キャパシタ8に接続されている。15は外部
からの動作制御信号であり、16はこの動作制御信号1
5を入力とし、ゲート電源1を制御するゲート電源制御
信号17,ドレイン電源6を制御するドレイン電源制御
信号18及びFETドライブ信号11を出力とするタイ
ミング発生回路である。図2(b) は(a) の各部の信号の
関係を示す図であり、信号に付けられた番号は(a) の各
信号に対応している。
示す。図2(a) において、1はゲート電源、2はこのゲ
ート電源1のゲート電源出力、6はドレイン電源、7は
このドレイン電源6のドレイン電源出力、8はこのドレ
イン電源出力7に接続された電荷蓄積キャパシタ、11
はFETドライブ信号、12はこのFETドライブ信号
11とゲート電源出力2を用いてゲートドライブ信号を
発生する信号処理回路、13はこの信号処理回路12の
出力であるゲートドライブ信号、14はこのゲートドラ
イブ信号13によりパルス増幅動作をするFETであ
り、ゲートドライブ信号13はこのFET14のゲート
に接続されており、ソースは接地されており、ドレイン
は電荷蓄積キャパシタ8に接続されている。15は外部
からの動作制御信号であり、16はこの動作制御信号1
5を入力とし、ゲート電源1を制御するゲート電源制御
信号17,ドレイン電源6を制御するドレイン電源制御
信号18及びFETドライブ信号11を出力とするタイ
ミング発生回路である。図2(b) は(a) の各部の信号の
関係を示す図であり、信号に付けられた番号は(a) の各
信号に対応している。
【0003】次に動作について説明する。従来のFET
増幅器制御回路は上記のように構成され、外部からの動
作制御信号15により動作開始を指示されると、タイミ
ング発生回路16は、まずゲート電源制御信号17によ
りゲート電源1を動作させ、次にドレイン電源制御信号
18によりドレイン電源6を動作させ、さらに電荷蓄積
キャパシタ8が十分充電されるに要するだけの時間をあ
けて、FETドライブ信号11を出力する。ゲート電源
1はゲート電源制御信号17を受けてゲート電源出力2
を発生し、信号処理回路12に出力する。ドレイン電源
6はドレイン電源制御信号18を受けてドレイン電源出
力7を発生し、FET14のドレイン及び電荷蓄積キャ
パシタ8に印加される。信号処理回路12はFETドラ
イブ信号11とゲート電源出力2を受けてFET14の
ゲートドライブ信号13を発生させ、FET14に印加
して増幅動作を行わせる。
増幅器制御回路は上記のように構成され、外部からの動
作制御信号15により動作開始を指示されると、タイミ
ング発生回路16は、まずゲート電源制御信号17によ
りゲート電源1を動作させ、次にドレイン電源制御信号
18によりドレイン電源6を動作させ、さらに電荷蓄積
キャパシタ8が十分充電されるに要するだけの時間をあ
けて、FETドライブ信号11を出力する。ゲート電源
1はゲート電源制御信号17を受けてゲート電源出力2
を発生し、信号処理回路12に出力する。ドレイン電源
6はドレイン電源制御信号18を受けてドレイン電源出
力7を発生し、FET14のドレイン及び電荷蓄積キャ
パシタ8に印加される。信号処理回路12はFETドラ
イブ信号11とゲート電源出力2を受けてFET14の
ゲートドライブ信号13を発生させ、FET14に印加
して増幅動作を行わせる。
【0004】一方、外部からの動作制御信号15により
動作停止を指示された場合、タイミング発生回路16
は、まずドレイン電源制御信号18によりドレイン電源
6を停止させ、さらに電荷蓄積キャパシタ8を放電させ
るため、FETドライブ信号11は十分放電するに足り
る時間をおいた後停止させ、同時にゲート電源制御信号
17によりゲート電源1を停止させ、増幅動作を停止さ
せる。
動作停止を指示された場合、タイミング発生回路16
は、まずドレイン電源制御信号18によりドレイン電源
6を停止させ、さらに電荷蓄積キャパシタ8を放電させ
るため、FETドライブ信号11は十分放電するに足り
る時間をおいた後停止させ、同時にゲート電源制御信号
17によりゲート電源1を停止させ、増幅動作を停止さ
せる。
【0005】
【発明が解決しようとする課題】従来のFET増幅器制
御回路は以上のように構成されているので、正常に動作
させるために、電源投入・遮断およびドライブ信号の印
加タイミングを制御するシーケンス機能をもつタイミン
グ発生回路を必要とし、また電源が故障した場合、タイ
ミング発生回路では制御不能となり、ゲート電圧が低下
した時にドレイン電荷が残っていると、増幅素子である
FETを破壊させる事態を引き起こすなどという問題点
があった。
御回路は以上のように構成されているので、正常に動作
させるために、電源投入・遮断およびドライブ信号の印
加タイミングを制御するシーケンス機能をもつタイミン
グ発生回路を必要とし、また電源が故障した場合、タイ
ミング発生回路では制御不能となり、ゲート電圧が低下
した時にドレイン電荷が残っていると、増幅素子である
FETを破壊させる事態を引き起こすなどという問題点
があった。
【0006】この発明は上記のような問題点を解消する
ためになされたもので、複雑なタイミング発生回路を不
要とし、また電源の故障に対してもFETを保護するこ
とが可能なFET増幅器制御回路を得ることを目的とし
ており、さらにこの回路を組み込んだ送受信モジュール
を使用することにより、アクティブフェイズドアレイレ
ーダの信頼性を向上させることのできるFET増幅器制
御回路を得ることを目的とする。
ためになされたもので、複雑なタイミング発生回路を不
要とし、また電源の故障に対してもFETを保護するこ
とが可能なFET増幅器制御回路を得ることを目的とし
ており、さらにこの回路を組み込んだ送受信モジュール
を使用することにより、アクティブフェイズドアレイレ
ーダの信頼性を向上させることのできるFET増幅器制
御回路を得ることを目的とする。
【0007】
【課題を解決するための手段】この発明に係るFET増
幅器制御回路は、電源の投入・遮断タイミングを得る方
法としてFETのドレイン電圧の電圧値を検出し、この
検出信号を用いてバイアス印加の制御を行うとともに、
電源遮断時あるいは故障時におけるゲート電圧維持手段
としてキャパシタを用いたものである。
幅器制御回路は、電源の投入・遮断タイミングを得る方
法としてFETのドレイン電圧の電圧値を検出し、この
検出信号を用いてバイアス印加の制御を行うとともに、
電源遮断時あるいは故障時におけるゲート電圧維持手段
としてキャパシタを用いたものである。
【0008】
【作用】この発明におけるFET増幅器制御回路は、F
ETのバイアス条件のうち、まず最初に印加すべきゲー
ト電圧が規定値に達していることを条件として、ドレイ
ン電源を起動する。次に、パルス動作のためのエネルギ
ーバンクとしての電荷蓄積キャパシタが十分に充電され
たことを条件としてFETの増幅動作を開始させる。ま
た、動作停止時あるいは電源故障時には、大容量の電圧
維持キャパシタでゲート電圧の低下を遅らせるととも
に、ゲート電圧の低下を検出してドレイン電源を停止さ
せる。
ETのバイアス条件のうち、まず最初に印加すべきゲー
ト電圧が規定値に達していることを条件として、ドレイ
ン電源を起動する。次に、パルス動作のためのエネルギ
ーバンクとしての電荷蓄積キャパシタが十分に充電され
たことを条件としてFETの増幅動作を開始させる。ま
た、動作停止時あるいは電源故障時には、大容量の電圧
維持キャパシタでゲート電圧の低下を遅らせるととも
に、ゲート電圧の低下を検出してドレイン電源を停止さ
せる。
【0009】さらに、電源故障時の電荷蓄積キャパシタ
の放電を高速にするために、FETの増幅動作を停止さ
せる条件には、電荷蓄積キャパシタの充電量の低下を含
めないこととする。
の放電を高速にするために、FETの増幅動作を停止さ
せる条件には、電荷蓄積キャパシタの充電量の低下を含
めないこととする。
【0010】
【実施例】図1はこの発明の一実施例によるFET増幅
器制御回路を示すものであり、図1(a) において、1,
2,6〜8,11〜14は上記従来装置に対応するもの
であり、3はゲート電源出力2に接続された電圧維持キ
ャパシタ、4はゲート電源出力2に接続された電圧検出
回路、5はこの電圧検出回路4からの電圧検出信号、9
は電荷蓄積キャパシタ8に接続された充電検出回路、1
0はこの充電検出回路9からの充電検出信号である。図
1(b) は(a)の各部の信号の関係を示す図であり、信号
に付けられた番号は(a) の各信号に対応している。
器制御回路を示すものであり、図1(a) において、1,
2,6〜8,11〜14は上記従来装置に対応するもの
であり、3はゲート電源出力2に接続された電圧維持キ
ャパシタ、4はゲート電源出力2に接続された電圧検出
回路、5はこの電圧検出回路4からの電圧検出信号、9
は電荷蓄積キャパシタ8に接続された充電検出回路、1
0はこの充電検出回路9からの充電検出信号である。図
1(b) は(a)の各部の信号の関係を示す図であり、信号
に付けられた番号は(a) の各信号に対応している。
【0011】次に動作について説明する。前記のように
構成されたFET増幅器制御回路は、ゲート電源1のゲ
ート電源出力2がゲート電源停止または故障時に電圧の
低下を遅らせるための電圧維持キャパシタ3に接続さ
れ、この電圧維持キャパシタ3の電圧は電圧検出回路4
でモニタされる。ゲート電圧の上昇を検出すると電圧検
出回路4は電圧検出信号5としてドレイン電源6を起動
する信号を出力する。この信号を受けてドレイン電源は
ドレイン電源出力7を出力し、電荷蓄積キャパシタ8の
充電が開始される。電荷蓄積キャパシタ8が十分充電さ
れたことを、これに接続されている充電検出回路9で検
出し、充電検出信号10として出力する。
構成されたFET増幅器制御回路は、ゲート電源1のゲ
ート電源出力2がゲート電源停止または故障時に電圧の
低下を遅らせるための電圧維持キャパシタ3に接続さ
れ、この電圧維持キャパシタ3の電圧は電圧検出回路4
でモニタされる。ゲート電圧の上昇を検出すると電圧検
出回路4は電圧検出信号5としてドレイン電源6を起動
する信号を出力する。この信号を受けてドレイン電源は
ドレイン電源出力7を出力し、電荷蓄積キャパシタ8の
充電が開始される。電荷蓄積キャパシタ8が十分充電さ
れたことを、これに接続されている充電検出回路9で検
出し、充電検出信号10として出力する。
【0012】FET増幅器の動作タイミングを指示する
FETドライブ信号11は信号処理回路12に入力され
る。充電検出信号10及びゲート電源出力2も信号処理
回路12に入力される。信号処理回路12では、充電検
出信号10が入ると、FETドライブ信号11をゲート
電源出力2を用いてレベル変換し、ゲートドライブ信号
13としてFET14のゲートに出力し、増幅動作を開
始させる。ここでドライブ電源6の停止,故障によっ
て、FET14は破壊されることはない。
FETドライブ信号11は信号処理回路12に入力され
る。充電検出信号10及びゲート電源出力2も信号処理
回路12に入力される。信号処理回路12では、充電検
出信号10が入ると、FETドライブ信号11をゲート
電源出力2を用いてレベル変換し、ゲートドライブ信号
13としてFET14のゲートに出力し、増幅動作を開
始させる。ここでドライブ電源6の停止,故障によっ
て、FET14は破壊されることはない。
【0013】ゲート電源1の停止,故障が発生した場合
には、ゲート電源出力2の低下、即ち0Vへの変化が現
れるが、その速度は電圧維持キャパシタ3の蓄電効果に
より、ゆるやかなものである。ゲート電源出力2の低下
は、電圧検出回路4で検出され、電圧検出信号5として
ドレイン電源6に送られ、ドレイン電源6を停止させ
る。このとき、ドレイン電源出力7は低下し始めるが、
この低下は充電検出回路9では検出されないようになっ
ている。即ち、充電検出回路9は充電時の電圧上昇のみ
を検出するサイリスタ特性を有している。従って、ドレ
イン電源出力7が低下しても、ゲートドライブ信号13
は出力され、FET14を通じて電荷蓄積キャパシタ8
に溜まっている電荷を放電させる。電圧維持キャパシタ
3はこの放電によるFET14のドレイン電圧が十分小
さくなるまで、最低必要なゲート電圧を維持する容量を
持ったものである。
には、ゲート電源出力2の低下、即ち0Vへの変化が現
れるが、その速度は電圧維持キャパシタ3の蓄電効果に
より、ゆるやかなものである。ゲート電源出力2の低下
は、電圧検出回路4で検出され、電圧検出信号5として
ドレイン電源6に送られ、ドレイン電源6を停止させ
る。このとき、ドレイン電源出力7は低下し始めるが、
この低下は充電検出回路9では検出されないようになっ
ている。即ち、充電検出回路9は充電時の電圧上昇のみ
を検出するサイリスタ特性を有している。従って、ドレ
イン電源出力7が低下しても、ゲートドライブ信号13
は出力され、FET14を通じて電荷蓄積キャパシタ8
に溜まっている電荷を放電させる。電圧維持キャパシタ
3はこの放電によるFET14のドレイン電圧が十分小
さくなるまで、最低必要なゲート電圧を維持する容量を
持ったものである。
【0014】FETの増幅動作はドレイン電圧の低下に
よって削減する。このような本実施例ではFETのバイ
アス印加順序を電源電圧レベルの検出による起動制御に
よって行っているため、複雑なタイミング発生回路が不
要となる。また、電源の故障に対しては、ゲート電圧の
維持はキャパシタを用い、維持時間内にFETのドレイ
ン電荷を放電させるように、ドレイン電源の停止と、放
電のためのドライブパルス通過を実施しているため、簡
単な構成でFETが破壊しないバイアス印加順序を達成
するとともに、電源の故障に対してもFETを保護しう
る制御回路を構成できる。
よって削減する。このような本実施例ではFETのバイ
アス印加順序を電源電圧レベルの検出による起動制御に
よって行っているため、複雑なタイミング発生回路が不
要となる。また、電源の故障に対しては、ゲート電圧の
維持はキャパシタを用い、維持時間内にFETのドレイ
ン電荷を放電させるように、ドレイン電源の停止と、放
電のためのドライブパルス通過を実施しているため、簡
単な構成でFETが破壊しないバイアス印加順序を達成
するとともに、電源の故障に対してもFETを保護しう
る制御回路を構成できる。
【0015】なお上記実施例のFET増幅器制御回路
は、例えばフェイズドアレイレーダ用アクティブ送受信
モジュールFET増幅器のバイアス供給に用いることが
できる。
は、例えばフェイズドアレイレーダ用アクティブ送受信
モジュールFET増幅器のバイアス供給に用いることが
できる。
【0016】また上記実施例において、さらにFET増
幅器のドレイン電流が電源オフによるゲート無バイアス
状態によって破壊に至る値になることのないようにする
手段として、電源オフ後も一定時間、ゲート電圧を維持
させるためのキャパシタをゲート電源出力に備えるよう
にしてもよい。さらに上記実施例において、ドレイン電
源として、外部からの制御信号を受けて、例えばシリー
ズレギュレータの場合は基準電圧のオフ等によりレギュ
レート素子を高インピーダンスにして出力を低下ささ、
同時に出力端子に蓄積された電荷をスイッチング素子で
放電させる機能を持った電源方式を採用するようにして
もよい。
幅器のドレイン電流が電源オフによるゲート無バイアス
状態によって破壊に至る値になることのないようにする
手段として、電源オフ後も一定時間、ゲート電圧を維持
させるためのキャパシタをゲート電源出力に備えるよう
にしてもよい。さらに上記実施例において、ドレイン電
源として、外部からの制御信号を受けて、例えばシリー
ズレギュレータの場合は基準電圧のオフ等によりレギュ
レート素子を高インピーダンスにして出力を低下ささ、
同時に出力端子に蓄積された電荷をスイッチング素子で
放電させる機能を持った電源方式を採用するようにして
もよい。
【0017】
【発明の効果】以上のように、この発明にかかるFET
増幅器制御回路によれば、FETのバイアス印加順序を
電源電圧レベルの検出による起動制御によって行ってい
るため、複雑なタイミング発生回路が不要となる。ま
た、電源の故障に対しては、ゲート電圧の維持はキャパ
シタを用い、維持時間内にFETのドレイン電荷を放電
させるように、ドレイン電源の停止と、放電のためのド
ライブパルス通過を実施しているため、簡単な構成でF
ETが破壊しないバイアス印加順序を達成するととも
に、電源の故障に対してもFETを保護しうる制御回路
を構成できるという効果がある。
増幅器制御回路によれば、FETのバイアス印加順序を
電源電圧レベルの検出による起動制御によって行ってい
るため、複雑なタイミング発生回路が不要となる。ま
た、電源の故障に対しては、ゲート電圧の維持はキャパ
シタを用い、維持時間内にFETのドレイン電荷を放電
させるように、ドレイン電源の停止と、放電のためのド
ライブパルス通過を実施しているため、簡単な構成でF
ETが破壊しないバイアス印加順序を達成するととも
に、電源の故障に対してもFETを保護しうる制御回路
を構成できるという効果がある。
【図1】この発明の一実施例によるFET増幅器制御回
路を示す図である。
路を示す図である。
【図2】従来のFET増幅器制御回路を示す図である。
1 ゲート電源 2 ゲート電源出力 3 電圧維持キャパシタ 4 電圧検出回路 5 電圧検出信号 6 ドレイン電源 7 ドレイン電源出力 8 電荷蓄積キャパシタ 9 充電検出回路 10 充電検出信号 11 FETドライブ信号 12 信号処理回路 13 ゲートドライブ信号 14 FET 15 動作制御信号 16 タイミング発生回路 17 ゲート電源制御信号 18 ドレイン電源制御信号
Claims (1)
- 【請求項1】 ドレイン電源にドレイン電極が接続され
たFETと、 上記FETのドレイン電極に接続された電荷蓄積キャパ
シタとを備えたFET増幅器制御回路において、 上記電荷蓄積キャパシタの出力に接続され、上記キャパ
シタの電圧上昇のみを検出する充電検出回路と、 上記FETのゲートに電圧を出力するためのゲート電源
と、該ゲート電源の出力に接続して設けられ、ゲート電
源の停止または故障時に電圧低下を遅らせ得る容量の電
圧維持キャパシタと、 該電圧維持キャパシタの出力を入力とし、その出力であ
る電圧検出信号により上記ドレイン電源を制御する電圧
検出回路と、 上記充電検出回路から入力される充電検出信号および上
記ゲート電源の出力を入力とし、上記FETのゲートに
ゲートドライブ信号を入力するための信号処理回路とを
備えたことを特徴とするFET増幅器制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3255769A JPH0567924A (ja) | 1991-09-06 | 1991-09-06 | Fet増幅器制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3255769A JPH0567924A (ja) | 1991-09-06 | 1991-09-06 | Fet増幅器制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0567924A true JPH0567924A (ja) | 1993-03-19 |
Family
ID=17283367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3255769A Pending JPH0567924A (ja) | 1991-09-06 | 1991-09-06 | Fet増幅器制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0567924A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006229853A (ja) * | 2005-02-21 | 2006-08-31 | Rohm Co Ltd | 信号増幅回路およびそれを用いた電子機器 |
JP2010175333A (ja) * | 2009-01-28 | 2010-08-12 | Japan Radio Co Ltd | 電力増幅器 |
-
1991
- 1991-09-06 JP JP3255769A patent/JPH0567924A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006229853A (ja) * | 2005-02-21 | 2006-08-31 | Rohm Co Ltd | 信号増幅回路およびそれを用いた電子機器 |
JP2010175333A (ja) * | 2009-01-28 | 2010-08-12 | Japan Radio Co Ltd | 電力増幅器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5828207A (en) | Hold-up circuit with safety discharge for preventing shut-down by momentary power interruption | |
US5172012A (en) | Power-on clearing circuit in semiconductor IC | |
US6788513B2 (en) | Switching power supply circuit | |
US6958591B1 (en) | Battery charging safety circuit for simultaneous startup and rapid surge current clamping | |
EP0800259B1 (en) | Standby voltage boosting stage and method for a memory device | |
US5130883A (en) | Circuit for overvoltage protection | |
JP2638533B2 (ja) | 不揮発性メモリ用電圧ブースタ | |
KR19990043981A (ko) | 파워-다운 리셋회로 | |
JPH104635A (ja) | 電池装置 | |
US4697219A (en) | Snubber circuit for gate turnoff thyristor | |
JPH072051A (ja) | 膨張可能補助拘束具装置 | |
US11451225B2 (en) | Apparatus for driving a switching device and method of using the same | |
US6100678A (en) | Single package pin providing soft-start and short-circuit timer functions in a voltage regulator controller | |
US20070109705A1 (en) | Method for suppressing latch-ups occurring in a circuit, and systems for carrying out said method | |
JP3190597B2 (ja) | 充放電制御回路と充電式電源装置 | |
US5309030A (en) | Current source for a supplemental inflatable restraint system | |
US5262691A (en) | Gate turnoff thyristor control circuit with shorted gate detection | |
US5568342A (en) | Apparatus and method for protecting an amplifier circuit | |
JPH0567924A (ja) | Fet増幅器制御回路 | |
KR940004482Y1 (ko) | 셑 플레이트 전압 초기 셑업회로 | |
KR960002438B1 (ko) | 항공기 조종면의 위치 제어 장치 | |
US7633272B2 (en) | Load-off transient acceleration generator control system | |
KR100528457B1 (ko) | 배터리를 사용하는 휴대용 전자 장치의 전원 제어 회로 | |
US6411070B1 (en) | Power control apparatus for timely powering down individual circuit block | |
JP5014965B2 (ja) | ハイサイドスイッチ |