JPH0567055A - 外部バスを複数有するマルチプロセツサシステム - Google Patents
外部バスを複数有するマルチプロセツサシステムInfo
- Publication number
- JPH0567055A JPH0567055A JP3229114A JP22911491A JPH0567055A JP H0567055 A JPH0567055 A JP H0567055A JP 3229114 A JP3229114 A JP 3229114A JP 22911491 A JP22911491 A JP 22911491A JP H0567055 A JPH0567055 A JP H0567055A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- data transfer
- transfer control
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/30—Hydrogen technology
- Y02E60/50—Fuel cells
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】外部バスの総合のスル−プットを高めて装置性
能を向上できるようなマルチプロセッサシステムを提供
することにある。 【構成】モジュール内の演算処理をする中央演算処理ユ
ニットと、データを蓄えておくメモリユニットと、外部
バスの送受信を制御するデ−タ転送制御ユニットと、こ
れらのユニット間を相互接続する内部バスとから成る複
数のモジュ−ルと、デ−タ転送制御ユニットを介してモ
ジュ−ル間にわたり相互接続する外部バスとから構成さ
れるマルチプロセッサシステムにおいて、上記データ転
送制御ユニットを複数と、各データ転送制御ユニットに
それぞれ接続してモジュールを相互接続する外部バスと
を複数有する。
能を向上できるようなマルチプロセッサシステムを提供
することにある。 【構成】モジュール内の演算処理をする中央演算処理ユ
ニットと、データを蓄えておくメモリユニットと、外部
バスの送受信を制御するデ−タ転送制御ユニットと、こ
れらのユニット間を相互接続する内部バスとから成る複
数のモジュ−ルと、デ−タ転送制御ユニットを介してモ
ジュ−ル間にわたり相互接続する外部バスとから構成さ
れるマルチプロセッサシステムにおいて、上記データ転
送制御ユニットを複数と、各データ転送制御ユニットに
それぞれ接続してモジュールを相互接続する外部バスと
を複数有する。
Description
【０００１】
【産業上の利用分野】本発明は、中央演算処理ユニット
を含む複数のモジュ−ルを、複数本の外部バスにより疎
結合した装置に係り、特に、外部バスとの入出力制御を
行なう複数のデ−タ転送制御ユニットが、負荷分担して
同期動作することにより、モジュ−ル間のデ−タ転送能
力を高めて、システムとしての処理能力を向上するマル
チプロセッサシステムのデータ転送に関するものであ
る。
を含む複数のモジュ−ルを、複数本の外部バスにより疎
結合した装置に係り、特に、外部バスとの入出力制御を
行なう複数のデ−タ転送制御ユニットが、負荷分担して
同期動作することにより、モジュ−ル間のデ−タ転送能
力を高めて、システムとしての処理能力を向上するマル
チプロセッサシステムのデータ転送に関するものであ
る。
【０００２】
【従来の技術】従来の装置は、特開昭６１−１６３４６
０号公報に記載のマルチプロセッサシステムのデ−タ転
送方式に示されているように、データ転送時に、データ
が他のプロセッサに確実に転送されたかをチェックする
ようなシステムがある。
０号公報に記載のマルチプロセッサシステムのデ−タ転
送方式に示されているように、データ転送時に、データ
が他のプロセッサに確実に転送されたかをチェックする
ようなシステムがある。
【０００３】また、特開昭６１−１４５６７０号公報に
記載のマルチプロセッサシステムに示されているよう
に、マルチプロセッサシステムにおいて、発信元のアド
レスと、送信先のアドレスとをデータに付与してデ−タ
転送を行う方法がある。
記載のマルチプロセッサシステムに示されているよう
に、マルチプロセッサシステムにおいて、発信元のアド
レスと、送信先のアドレスとをデータに付与してデ−タ
転送を行う方法がある。
【０００４】
【発明が解決しようとする課題】上記従来例によれば、
モジュ−ル間のデ−タ転送能力は、外部バスとの入出力
制御を行なうデ−タ転送制御ユニットのハードウエア処
理能力およびソフトウエア処理能力と、外部バスの伝送
速度とにより制限を受けている。
モジュ−ル間のデ−タ転送能力は、外部バスとの入出力
制御を行なうデ−タ転送制御ユニットのハードウエア処
理能力およびソフトウエア処理能力と、外部バスの伝送
速度とにより制限を受けている。
【０００５】特に、外部バスの下に多数のモジュ−ルを
接続した場合に、外部バスの伝送路長が長くなり伝搬遅
延が生じたり、デ−タ転送制御ユニットの送受信におい
てパルス幅の立上がりや立下がり時間により、外部バス
の伝送速度により制限を受け、これが装置性能を決定し
ていた。
接続した場合に、外部バスの伝送路長が長くなり伝搬遅
延が生じたり、デ−タ転送制御ユニットの送受信におい
てパルス幅の立上がりや立下がり時間により、外部バス
の伝送速度により制限を受け、これが装置性能を決定し
ていた。
【０００６】また、外部バスの下に多数のモジュ−ルを
接続した場合、データ量は増大するが上記のような制限
により、スル−プットを上げることができず、待ち行列
が生じるという問題が生じる。
接続した場合、データ量は増大するが上記のような制限
により、スル−プットを上げることができず、待ち行列
が生じるという問題が生じる。
【０００７】本発明の目的は、外部バスの総合のスル−
プットを高めて装置性能を向上できるようなマルチプロ
セッサシステムを提供することにある。
プットを高めて装置性能を向上できるようなマルチプロ
セッサシステムを提供することにある。
【０００８】
【課題を解決するための手段】上記目的は、演算処理を
する中央演算処理ユニットおよびデータを蓄えておくメ
モリユニットを有する複数のモジュ−ルと、モジュール
を相互接続する外部バスとを持つマルチプロセッサシス
テムにおいて、上記外部バスを複数本併設し、外部バス
の送受信を制御するデ−タ転送制御ユニットを外部バス
に対応して複数有することにより達成される。
する中央演算処理ユニットおよびデータを蓄えておくメ
モリユニットを有する複数のモジュ−ルと、モジュール
を相互接続する外部バスとを持つマルチプロセッサシス
テムにおいて、上記外部バスを複数本併設し、外部バス
の送受信を制御するデ−タ転送制御ユニットを外部バス
に対応して複数有することにより達成される。
【０００９】上記モジュールは、メモリユニット内の送
信データを分割して複数あるデ−タ転送制御ユニットに
対して振り分ける分割手段と、複数あるデ−タ転送制御
ユニットからの受信データを統合して該モジュール内の
メモリユニットに転送する統合手段とをさらに有するこ
とができる。
信データを分割して複数あるデ−タ転送制御ユニットに
対して振り分ける分割手段と、複数あるデ−タ転送制御
ユニットからの受信データを統合して該モジュール内の
メモリユニットに転送する統合手段とをさらに有するこ
とができる。
【００１０】上記分割手段と統合手段とは、デ−タ転送
制御ユニットの台数に対応してメモリユニット上のデー
タを分割またはデ−タ転送制御ユニットのデータの統合
を行うことができる。
制御ユニットの台数に対応してメモリユニット上のデー
タを分割またはデ−タ転送制御ユニットのデータの統合
を行うことができる。
【００１１】また、複数あるデ−タ転送制御ユニット
は、それぞれ独立に送受信を行うことができる。
は、それぞれ独立に送受信を行うことができる。
【００１２】上記デ−タ転送制御ユニットは、外部バス
からの受信データの受信終了を中央演算処理ユニットに
通知する手段を有し、中央演算処理ユニットは、全ての
デ−タ転送制御ユニットからの受信終了を受けて、統合
手段に通知することができる。
からの受信データの受信終了を中央演算処理ユニットに
通知する手段を有し、中央演算処理ユニットは、全ての
デ−タ転送制御ユニットからの受信終了を受けて、統合
手段に通知することができる。
【００１３】
【作用】これによれば、モジュ−ル内のメモリユニット
上の送信デ−タを、他のモジュ−ルのメモリニットへ、
転送する場合、以下の動作をする。
上の送信デ−タを、他のモジュ−ルのメモリニットへ、
転送する場合、以下の動作をする。
【００１４】まず、中央演算処理ユニットは、メモリユ
ニット上に送信制御情報を作成する。つぎに、モジュ−
ル内の各デ−タ転送制御ユニットに対し、送信起動を行
う。送信起動を受けたデ−タ転送制御ユニットは、メモ
リユニット上の送信制御情報を読み取り、送信先のモジ
ュ−ルアドレス、送信デ−タの先頭アドレスおよび送信
デ−タバイト長等を得る。
ニット上に送信制御情報を作成する。つぎに、モジュ−
ル内の各デ−タ転送制御ユニットに対し、送信起動を行
う。送信起動を受けたデ−タ転送制御ユニットは、メモ
リユニット上の送信制御情報を読み取り、送信先のモジ
ュ−ルアドレス、送信デ−タの先頭アドレスおよび送信
デ−タバイト長等を得る。
【００１５】さらに、付与された自分のＩＤ番号から、
その全体の送信デ−タのうち、自分の分担分の送信デ−
タのアドレスおよび送信バイト量を計算により求め、分
割手段により分割して、逐次送信する。送信処理を終了
したデ−タ転送制御ユニットは、中央演算処理ユニット
に対し、それぞれ終了報告をする。中央演算処理ユニッ
トは、すべてのデ−タ転送制御ユニットから、終了報告
を受けた時点で、その転送処理が終了したとする。
その全体の送信デ−タのうち、自分の分担分の送信デ−
タのアドレスおよび送信バイト量を計算により求め、分
割手段により分割して、逐次送信する。送信処理を終了
したデ−タ転送制御ユニットは、中央演算処理ユニット
に対し、それぞれ終了報告をする。中央演算処理ユニッ
トは、すべてのデ−タ転送制御ユニットから、終了報告
を受けた時点で、その転送処理が終了したとする。
【００１６】また、他のモジュ−ルから、受信デ−タを
受信したデ−タ転送制御ユニットは、以下の動作をす
る。
受信したデ−タ転送制御ユニットは、以下の動作をす
る。
【００１７】まず、メモリユニット上の受信動作制御情
報を読み取り、メモリユニット上の受信デ−タを格納す
る先頭アドレス等を得る。さらに、付与された自分のＩ
Ｄ番号から、その格納領域のうち、自分の書き込みすべ
きアドレスを計算し、逐次書き込む。そして、受信処理
終了後、中央演算処理ユニットに対し、受信報告をす
る。中央演算処理ユニットは、すべてのデ−タ転送制御
ユニットからの受信報告を統合手段により統合し、一つ
のまとまった受信デ−タを得たことになる。
報を読み取り、メモリユニット上の受信デ−タを格納す
る先頭アドレス等を得る。さらに、付与された自分のＩ
Ｄ番号から、その格納領域のうち、自分の書き込みすべ
きアドレスを計算し、逐次書き込む。そして、受信処理
終了後、中央演算処理ユニットに対し、受信報告をす
る。中央演算処理ユニットは、すべてのデ−タ転送制御
ユニットからの受信報告を統合手段により統合し、一つ
のまとまった受信デ−タを得たことになる。
【００１８】
【実施例】以下、本発明の一実施例について図面を用い
て説明する。
て説明する。
【００１９】図１は、システムの全体構成図である。図
１において、本実施例のシステムは、中央演算処理ユニ
ットを内部にそれぞれ有する複数のモジュ−ル１、２、
…ｎ（ただし、ｎは自然数）を、少なくとも２本以上の
伝送媒体の外部バス１０、２０で、接続することにより
構成している。さらに、各モジュ−ルは、それぞれ、デ
−タを送受信するための制御をする転送制御手段のデ−
タ転送制御ユニット１１、１２、２１、２２、ｎ１、ｎ
２を複数と、プログラムの実行およびモジュ−ル内の指
示制御を行う中央演算処理ユニット（ＣＰＵ）１３、２
３、ｎ３と、デ−タを蓄えておく記憶手段のメモリユニ
ット１４、２４、ｎ４と、端末、ホスト、他の中継装置
などに接続する各モジュール複数の回線制御ユニット１
６、２６、ｎ６と、モジュ−ル内部の各ユニットを接続
する内部バス１５、２５、ｎ５とから成る。モジュ−ル
は、例えば、ネットワークにおけるノードや、マルチプ
ロセッサの情報処理システムにおける各プロセッサや、
複数のＣＰＵを有して処理するような交換機のモジュー
ルなどがある。回線制御ユニットは、他の中継装置、端
末、ホスト、交換機などに回線を介して接続するための
制御手段である。外部バスは、シリアルバスやパラレル
バスの共通バスとなっている。外部バスには、別に外部
バスの管理をしているバスアビタがバスごとに接続され
ている。データ転送ユニットから外部バスに送信するの
は、バスアビタからのポーリングにより、またはＣＳＭ
Ａ／ＣＤなどの方法により送信要求を送出して許可があ
ると送出する。受信は常に外部バスからデータの宛先ア
ドレスを受信して、宛先アドレスが自宛かを判断し、自
宛のデータを受信する。
１において、本実施例のシステムは、中央演算処理ユニ
ットを内部にそれぞれ有する複数のモジュ−ル１、２、
…ｎ（ただし、ｎは自然数）を、少なくとも２本以上の
伝送媒体の外部バス１０、２０で、接続することにより
構成している。さらに、各モジュ−ルは、それぞれ、デ
−タを送受信するための制御をする転送制御手段のデ−
タ転送制御ユニット１１、１２、２１、２２、ｎ１、ｎ
２を複数と、プログラムの実行およびモジュ−ル内の指
示制御を行う中央演算処理ユニット（ＣＰＵ）１３、２
３、ｎ３と、デ−タを蓄えておく記憶手段のメモリユニ
ット１４、２４、ｎ４と、端末、ホスト、他の中継装置
などに接続する各モジュール複数の回線制御ユニット１
６、２６、ｎ６と、モジュ−ル内部の各ユニットを接続
する内部バス１５、２５、ｎ５とから成る。モジュ−ル
は、例えば、ネットワークにおけるノードや、マルチプ
ロセッサの情報処理システムにおける各プロセッサや、
複数のＣＰＵを有して処理するような交換機のモジュー
ルなどがある。回線制御ユニットは、他の中継装置、端
末、ホスト、交換機などに回線を介して接続するための
制御手段である。外部バスは、シリアルバスやパラレル
バスの共通バスとなっている。外部バスには、別に外部
バスの管理をしているバスアビタがバスごとに接続され
ている。データ転送ユニットから外部バスに送信するの
は、バスアビタからのポーリングにより、またはＣＳＭ
Ａ／ＣＤなどの方法により送信要求を送出して許可があ
ると送出する。受信は常に外部バスからデータの宛先ア
ドレスを受信して、宛先アドレスが自宛かを判断し、自
宛のデータを受信する。
【００２０】また、図２にデ−タ転送制御ユニットの機
能ブロック図を示す。図２に示すように、デ−タ転送制
御ユニット１１は、通信制御手順のマイクロプログラム
の処理をするマイクロプログラム処理部１１０と、モジ
ュ−ル内部の内部バスに接続するための内部バスインタ
−フェイス部１１１と、外部バス１０または２０に接続
するための外部バスインターフェイス部１１２と、転送
デ−タを一時的に蓄えておく転送デ−タバッファメモリ
部１１３とから成る。外部バスインターフェイス部１１
２内部には、外部バスに転送をする時にフラグを立てる
外部バス転送要求フラグ１５５と、外部バスから受信す
るときにフラグを立てる外部バス受信通知フラグ１５４
とがある。外部バスインターフェイス部１１２では、転
送先アドレスから自宛の情報であるかないかを判断して
いる。また、内部バスインタ−フェイス部１１１の内部
には、モジュール内のＣＰＵユニットからの制御線が接
続されているＣＰＵ制御フラグ１５１と、ＣＰＵユニッ
トへの制御線が接続されて受信の報告をする受信報告フ
ラグ１５３および送信処理終了を報告する送信処理終了
通知フラグ１５２とがある。複数あるデ−タ転送制御ユ
ニットは、それぞれ転送デ−タに付与されたアドレスに
より割り当てられたデ−タを転送する。
能ブロック図を示す。図２に示すように、デ−タ転送制
御ユニット１１は、通信制御手順のマイクロプログラム
の処理をするマイクロプログラム処理部１１０と、モジ
ュ−ル内部の内部バスに接続するための内部バスインタ
−フェイス部１１１と、外部バス１０または２０に接続
するための外部バスインターフェイス部１１２と、転送
デ−タを一時的に蓄えておく転送デ−タバッファメモリ
部１１３とから成る。外部バスインターフェイス部１１
２内部には、外部バスに転送をする時にフラグを立てる
外部バス転送要求フラグ１５５と、外部バスから受信す
るときにフラグを立てる外部バス受信通知フラグ１５４
とがある。外部バスインターフェイス部１１２では、転
送先アドレスから自宛の情報であるかないかを判断して
いる。また、内部バスインタ−フェイス部１１１の内部
には、モジュール内のＣＰＵユニットからの制御線が接
続されているＣＰＵ制御フラグ１５１と、ＣＰＵユニッ
トへの制御線が接続されて受信の報告をする受信報告フ
ラグ１５３および送信処理終了を報告する送信処理終了
通知フラグ１５２とがある。複数あるデ−タ転送制御ユ
ニットは、それぞれ転送デ−タに付与されたアドレスに
より割り当てられたデ−タを転送する。
【００２１】つぎに、図１および図２におけるシステム
の動作説明を図３と図４とを用いて説明する。図３は、
本実施例のシステムにおけるデ−タ転送の動作処理フロ
−であり、図４は、送信デ−タに付される送信制御情報
のフォ−マット図である。
の動作説明を図３と図４とを用いて説明する。図３は、
本実施例のシステムにおけるデ−タ転送の動作処理フロ
−であり、図４は、送信デ−タに付される送信制御情報
のフォ−マット図である。
【００２２】まず、モジュ−ル１内のメモリユニット１
４上のデ−タを、モジュ−ル２内のメモリユニット２４
上に、転送するケ−スを説明する。
４上のデ−タを、モジュ−ル２内のメモリユニット２４
上に、転送するケ−スを説明する。
【００２３】モジュ−ル１内の中央演算処理ユニット１
３が、回線制御ユニット１６を介して他の装置からのデ
ータをメモリユニット１４上に、図４に示す送信制御情
報を書き込む（図３の処理Ａ）。
３が、回線制御ユニット１６を介して他の装置からのデ
ータをメモリユニット１４上に、図４に示す送信制御情
報を書き込む（図３の処理Ａ）。
【００２４】つぎに、モジュ−ル１内の中央演算処理ユ
ニット１３は、デ−タ転送制御ユニット１１および１２
に対し送信起動をかける（図３の処理Ｂ）。起動が係る
と、各デ−タ転送制御ユニット１１および１２内の送信
起動フラグ１５１がＯＮとなり、マイクロプログラム処
理部１１０が、中央演算処理ユニット１３からの送信起
動を認識する。
ニット１３は、デ−タ転送制御ユニット１１および１２
に対し送信起動をかける（図３の処理Ｂ）。起動が係る
と、各デ−タ転送制御ユニット１１および１２内の送信
起動フラグ１５１がＯＮとなり、マイクロプログラム処
理部１１０が、中央演算処理ユニット１３からの送信起
動を認識する。
【００２５】つぎに、送信起動を受けた各デ−タ転送制
御ユニット１１、１２内のマイクロプログラム処理部１
１０は、メモリユニット１４上の同一の送信制御情報を
読み取り、送信デ−タの先頭アドレスおよび送信バイト
長を知る（図３の処理Ｃ）。
御ユニット１１、１２内のマイクロプログラム処理部１
１０は、メモリユニット１４上の同一の送信制御情報を
読み取り、送信デ−タの先頭アドレスおよび送信バイト
長を知る（図３の処理Ｃ）。
【００２６】つぎに、デ−タ転送制御ユニット１１、１
２は、それぞれが送信すべきデータを各外部バスからの
送信許可があったときに送信を始める。各外部バスは同
期を取らずにそれぞれデータを転送する。別々に転送さ
れたデータは、受側のデ−タ転送制御ユニットにて受信
され、メモリに読みだすときに１つのデータとして同期
を取って読みだされる。これにより、外部バスを管理し
ているバスアビタは従来と同様のものを使用することが
できる。
２は、それぞれが送信すべきデータを各外部バスからの
送信許可があったときに送信を始める。各外部バスは同
期を取らずにそれぞれデータを転送する。別々に転送さ
れたデータは、受側のデ−タ転送制御ユニットにて受信
され、メモリに読みだすときに１つのデータとして同期
を取って読みだされる。これにより、外部バスを管理し
ているバスアビタは従来と同様のものを使用することが
できる。
【００２７】送信すべきデータを各デ−タ転送制御ユニ
ットに分割する分割手段としては以下のようなものがあ
る。例えば、各デ−タ転送制御ユニットに割り当てるＩ
Ｄ番号を、デ−タ転送制御ユニット１１はＩＤ番号の値
（００）、デ−タ転送制御ユニット１２はＩＤ番号の値
（０１）とする。ＩＤ番号表示レジスタ１１５に、各デ
−タ転送制御ユニットのＩＤ番号を記録しておき、マイ
クロプログラム処理部１１０がこのレジスタを参照する
ことにより、送信すべき分担分のアドレス計算をする。
例えば、デ−タ転送制御ユニットが２つのときは、送信
デ−タの先頭アドレスの奇数番地と偶数番地とに分けて
各デ−タ転送制御ユニットから送信する。また、メモリ
が４バイト単位で記憶するものであれば、４バイトずつ
に分ける。すなわち、図４に示すように、アドレスをＨ
ＥＸ表現で表すと、デ−タ転送制御ユニット１１は、送
信デ−タの先頭アドレス（Ｘ）番地より４バイト、（Ｘ
＋８）番地より４バイト、（Ｘ＋１０）番地より４バイ
トのように送信をする。すなわち、１０進数で表すと、
（Ｘ＋４ｎ）番地（ただしｎは偶数）を送信をする。ま
た、デ−タ転送制御ユニット１２は、送信デ−タの先頭
アドレス（Ｘ＋４）番地より４バイト、（Ｘ＋Ｃ）番地
より４バイト、（Ｘ＋１４）番地より４バイトのように
送信をする。すなわち、１０進数で表すと、（Ｘ＋４
ｍ）番地（ただしｍは奇数）を送信する（図３の処理
Ｄ）。マイクロプログラム処理部１１０が読み込むアド
レスを計算するかわりに、ＣＰＵユニットが計算するこ
ともできる。この場合、読み込み指示はＣＰＵユニット
から送出する。また、いくつのデ−タ転送制御ユニット
のハードウェアが装着されたかは事前にセットする。も
しくは、ハードウェアの構成でデ−タ転送制御ユニット
を装着すると電気的にＣＰＵユニット１３がデ−タ転送
制御ユニットの装着枚数を検知するようにすることもで
きる。さらに、デ−タ転送制御ユニットがメモリからデ
ータを読み込むのに、スイッチ手段を各デ−タ転送制御
ユニットの前段か内部バスに接続して設けておいて、ス
イッチ手段にてデータを振り分けるようにしてもよい。
ットに分割する分割手段としては以下のようなものがあ
る。例えば、各デ−タ転送制御ユニットに割り当てるＩ
Ｄ番号を、デ−タ転送制御ユニット１１はＩＤ番号の値
（００）、デ−タ転送制御ユニット１２はＩＤ番号の値
（０１）とする。ＩＤ番号表示レジスタ１１５に、各デ
−タ転送制御ユニットのＩＤ番号を記録しておき、マイ
クロプログラム処理部１１０がこのレジスタを参照する
ことにより、送信すべき分担分のアドレス計算をする。
例えば、デ−タ転送制御ユニットが２つのときは、送信
デ−タの先頭アドレスの奇数番地と偶数番地とに分けて
各デ−タ転送制御ユニットから送信する。また、メモリ
が４バイト単位で記憶するものであれば、４バイトずつ
に分ける。すなわち、図４に示すように、アドレスをＨ
ＥＸ表現で表すと、デ−タ転送制御ユニット１１は、送
信デ−タの先頭アドレス（Ｘ）番地より４バイト、（Ｘ
＋８）番地より４バイト、（Ｘ＋１０）番地より４バイ
トのように送信をする。すなわち、１０進数で表すと、
（Ｘ＋４ｎ）番地（ただしｎは偶数）を送信をする。ま
た、デ−タ転送制御ユニット１２は、送信デ−タの先頭
アドレス（Ｘ＋４）番地より４バイト、（Ｘ＋Ｃ）番地
より４バイト、（Ｘ＋１４）番地より４バイトのように
送信をする。すなわち、１０進数で表すと、（Ｘ＋４
ｍ）番地（ただしｍは奇数）を送信する（図３の処理
Ｄ）。マイクロプログラム処理部１１０が読み込むアド
レスを計算するかわりに、ＣＰＵユニットが計算するこ
ともできる。この場合、読み込み指示はＣＰＵユニット
から送出する。また、いくつのデ−タ転送制御ユニット
のハードウェアが装着されたかは事前にセットする。も
しくは、ハードウェアの構成でデ−タ転送制御ユニット
を装着すると電気的にＣＰＵユニット１３がデ−タ転送
制御ユニットの装着枚数を検知するようにすることもで
きる。さらに、デ−タ転送制御ユニットがメモリからデ
ータを読み込むのに、スイッチ手段を各デ−タ転送制御
ユニットの前段か内部バスに接続して設けておいて、ス
イッチ手段にてデータを振り分けるようにしてもよい。
【００２８】つぎに、各デ−タ転送制御ユニット１１、
１２は、所定のバイト数の送信処理を終了すると、メモ
リユニット１４上に、送信処理終了報告情報を書き込む
（図３の処理Ｅ）。そして、送信処理終了報告フラグ１
５２をＯＮすることで、送信処理終了報告をする（図３
の処理Ｆ）。
１２は、所定のバイト数の送信処理を終了すると、メモ
リユニット１４上に、送信処理終了報告情報を書き込む
（図３の処理Ｅ）。そして、送信処理終了報告フラグ１
５２をＯＮすることで、送信処理終了報告をする（図３
の処理Ｆ）。
【００２９】送信処理終了報告を受けた中央演算処理ユ
ニット１３は、メモリユニット１４上のデ−タ転送制御
ユニット１１からと、デ−タ転送制御ユニット１２から
の送信処理終了報告情報を読み取り（図３の処理Ｇ）、
送信処理の終了結果を知る。
ニット１３は、メモリユニット１４上のデ−タ転送制御
ユニット１１からと、デ−タ転送制御ユニット１２から
の送信処理終了報告情報を読み取り（図３の処理Ｇ）、
送信処理の終了結果を知る。
【００３０】つぎに、転送デ−タを受信するモジュ−ル
２内の受信処理を記述する。
２内の受信処理を記述する。
【００３１】まず、モジュ−ル２内の転送制御ユニット
２１の受信バッファメモリ１１３に外部バス１０から受
信したデ−タが格納され、転送制御ユニット２２の受信
バッファメモリ１１３に外部バス２０から受信したデ−
タが格納される。
２１の受信バッファメモリ１１３に外部バス１０から受
信したデ−タが格納され、転送制御ユニット２２の受信
バッファメモリ１１３に外部バス２０から受信したデ−
タが格納される。
【００３２】外部バス１０、２０からそれぞれデ−タ受
信をすると、外部バスインタ−フェイス１１２内の受信
通知フラグ１５４がＯＮし、マイクロプログラム処理部
１１０が受信を認識する。受信が終了すると、マイクロ
プログラム処理部１１０が、内部バスインターフェイス
１１１の送受信処理終了報告フラグ１５２をＯＮにし
て、受信が終了したことを各デ−タ転送制御ユニットが
それぞれＣＰＵユニット２３に報告する。ＣＰＵユニッ
トは、すべての送受信処理終了報告フラグがＯＮになる
とメモリユニット２４上に受信デ−タを書き込むように
指示する。
信をすると、外部バスインタ−フェイス１１２内の受信
通知フラグ１５４がＯＮし、マイクロプログラム処理部
１１０が受信を認識する。受信が終了すると、マイクロ
プログラム処理部１１０が、内部バスインターフェイス
１１１の送受信処理終了報告フラグ１５２をＯＮにし
て、受信が終了したことを各デ−タ転送制御ユニットが
それぞれＣＰＵユニット２３に報告する。ＣＰＵユニッ
トは、すべての送受信処理終了報告フラグがＯＮになる
とメモリユニット２４上に受信デ−タを書き込むように
指示する。
【００３３】指示があると、既に持っている受信処理制
御情報および受信デ−タに含まれる図４に示すような制
御情報をもとに、メモリユニット２４上に受信デ−タを
書き込む（図３の処理Ｈ）。この際、マイクロプログラ
ム処理部１１０は、モジュール１での送信時と同様に自
分のＩＤ番号の値より受信デ−タのメモリ格納アドレス
を計算する。受信デ−タを統合するには、上述した分割
手段と同様に統合手段を設ける。例えば、デ−タ転送制
御ユニット２１は、メモリユニット２４上の格納領域の
先頭アドレス（Ｙ）番地へ４バイト、（Ｙ＋８）番地へ
４バイト、（Ｙ＋１２）番地へ４バイト、（Ｙ＋４ｎ）
番地（ただしｎは偶数）のように受信デ−タを書き込
む。また、デ−タ転送制御ユニット２２は、メモリユニ
ット２４上の格納領域の先頭アドレス（Ｙ＋４）番地へ
４バイト、（Ｙ＋１２）番地へ４バイト、（Ｙ＋２０）
番地へ４バイト、（Ｙ＋４ｍ）番地（ただしｍは奇数）
のように受信デ−タを書き込む（図３の処理Ｈ）。
御情報および受信デ−タに含まれる図４に示すような制
御情報をもとに、メモリユニット２４上に受信デ−タを
書き込む（図３の処理Ｈ）。この際、マイクロプログラ
ム処理部１１０は、モジュール１での送信時と同様に自
分のＩＤ番号の値より受信デ−タのメモリ格納アドレス
を計算する。受信デ−タを統合するには、上述した分割
手段と同様に統合手段を設ける。例えば、デ−タ転送制
御ユニット２１は、メモリユニット２４上の格納領域の
先頭アドレス（Ｙ）番地へ４バイト、（Ｙ＋８）番地へ
４バイト、（Ｙ＋１２）番地へ４バイト、（Ｙ＋４ｎ）
番地（ただしｎは偶数）のように受信デ−タを書き込
む。また、デ−タ転送制御ユニット２２は、メモリユニ
ット２４上の格納領域の先頭アドレス（Ｙ＋４）番地へ
４バイト、（Ｙ＋１２）番地へ４バイト、（Ｙ＋２０）
番地へ４バイト、（Ｙ＋４ｍ）番地（ただしｍは奇数）
のように受信デ−タを書き込む（図３の処理Ｈ）。
【００３４】メモリユニット２４上への受信デ−タの書
き込みが終了すると、デ−タ転送制御ユニット２１およ
び２２は、それぞれ、メモリユニット２４上に受信報告
情報を書き込む（図３の処理Ｉ）。そして、受信報告フ
ラグ１５３をＯＮし、中央演算処理ユニット２３に対し
受信通知をする（図３の処理Ｊ）。
き込みが終了すると、デ−タ転送制御ユニット２１およ
び２２は、それぞれ、メモリユニット２４上に受信報告
情報を書き込む（図３の処理Ｉ）。そして、受信報告フ
ラグ１５３をＯＮし、中央演算処理ユニット２３に対し
受信通知をする（図３の処理Ｊ）。
【００３５】受信通知を受けたＣＰＵユニット２３は、
メモリユニット２４上へのデ−タ転送制御ユニット２１
および２２からの受信報告情報を読み取り（図３の処理
Ｋ）、受信デ−タの内容を知る。
メモリユニット２４上へのデ−タ転送制御ユニット２１
および２２からの受信報告情報を読み取り（図３の処理
Ｋ）、受信デ−タの内容を知る。
【００３６】以上のように、デ−タ転送制御ユニットを
複数設けて転送することで、既存のバスを利用すること
ができ、データ転送の総合のスル−プットを高めて装置
性能を向上できる。
複数設けて転送することで、既存のバスを利用すること
ができ、データ転送の総合のスル−プットを高めて装置
性能を向上できる。
【００３７】さらに、本実施例によれば、同一のデ−タ
転送制御ユニットを増設することで、データ転送の総合
のスル−プットを高め、必要なときにオプション的にか
つ段階的に追加することが容易にできる。
転送制御ユニットを増設することで、データ転送の総合
のスル−プットを高め、必要なときにオプション的にか
つ段階的に追加することが容易にできる。
【００３８】
【発明の効果】本発明によれば、外部バスを複数本接続
することで、外部バスのスル−プットを高めて、性能の
向上が図れる。
することで、外部バスのスル−プットを高めて、性能の
向上が図れる。
【図１】本発明の一実施例におけるシステムの全体構成
を示す説明図。
を示す説明図。
【図２】デ−タ転送制御ユニットの機能ブロック図。
【図３】デ−タ転送の動作処理フロ−図。
【図４】送信制御情報のフォ−マット図。
１・２・ｎ…モジュ−ル、１０および２０…外部バス、
１１・１２・２１・２２・ｎ１・ｎ２…デ−タ転送制御
ユニット、１３・２３・ｎ３…中央演算処理ユニット、
１４・２４・ｎ４…メモリユニット、１５・２５・ｎ５
…内部バス、１１０…マイクロプログラム処理部、１１
１…内部バスインタ−フェイス部、１１２…外部バスイ
ンタ−フェイス部、１１３…送信デ−タバッファメモリ
部、１１４…受信デ−タバッファメモリ部、１５１…送
信起動フラグ、１５２…送信処理終了通知フラグ、１５
３…受信報告フラグ、１５４…受信通知フラグ。
１１・１２・２１・２２・ｎ１・ｎ２…デ−タ転送制御
ユニット、１３・２３・ｎ３…中央演算処理ユニット、
１４・２４・ｎ４…メモリユニット、１５・２５・ｎ５
…内部バス、１１０…マイクロプログラム処理部、１１
１…内部バスインタ−フェイス部、１１２…外部バスイ
ンタ−フェイス部、１１３…送信デ−タバッファメモリ
部、１１４…受信デ−タバッファメモリ部、１５１…送
信起動フラグ、１５２…送信処理終了通知フラグ、１５
３…受信報告フラグ、１５４…受信通知フラグ。
Claims (6)
- 【請求項１】演算処理をする中央演算処理ユニットおよ
びデータを蓄えておくメモリユニットを有する複数のモ
ジュ−ルと、モジュールを相互接続する外部バスとを持
つマルチプロセッサシステムにおいて、 上記外部バスを複数本併設し、外部バスの送受信を制御
するデ−タ転送制御ユニットを外部バスに対応して複数
有することを特徴とするマルチプロセッサシステム。 - 【請求項２】請求項１において、モジュールは、メモリ
ユニット内の送信データを分割して複数あるデ−タ転送
制御ユニットに対して振り分ける分割手段と、複数ある
デ−タ転送制御ユニットからの受信データを統合して該
モジュール内のメモリユニットに転送する統合手段とを
さらに有することを特徴とするマルチプロセッサシステ
ム。 - 【請求項３】請求項２において、分割手段と統合手段と
は、デ−タ転送制御ユニットの台数に対応してメモリユ
ニット上のデータを分割またはデ−タ転送制御ユニット
のデータの統合を行うことを特徴とするマルチプロセッ
サシステム。 - 【請求項４】請求項１、２または３において、複数ある
デ−タ転送制御ユニットは、それぞれ独立に送受信を行
うことを特徴とするマルチプロセッサシステム。 - 【請求項５】請求項４において、デ−タ転送制御ユニッ
トは、外部バスからの受信データの受信終了を中央演算
処理ユニットに通知する手段を有し、 中央演算処理ユニットは、全てのデ−タ転送制御ユニッ
トからの受信終了を受けて、統合手段に通知することを
特徴とするマルチプロセッサシステム。 - 【請求項６】演算処理をする中央演算処理ユニットおよ
びデータを蓄えておくメモリユニットを有する複数のモ
ジュ−ルと、モジュールを相互接続する外部バスとを持
つ回線交換機システムにおいて、 上記外部バスを複数本併設し、外部バスの送受信を制御
するデ−タ転送制御ユニットを外部バスに対応して複数
有することを特徴とする回線交換機システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3229114A JPH0567055A (ja) | 1991-09-09 | 1991-09-09 | 外部バスを複数有するマルチプロセツサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3229114A JPH0567055A (ja) | 1991-09-09 | 1991-09-09 | 外部バスを複数有するマルチプロセツサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0567055A true JPH0567055A (ja) | 1993-03-19 |
Family
ID=16886970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3229114A Pending JPH0567055A (ja) | 1991-09-09 | 1991-09-09 | 外部バスを複数有するマルチプロセツサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0567055A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6513078B1 (en) | 1997-11-19 | 2003-01-28 | Nec Corporation | Data transfer control apparatus, data transfer control system and data transfer control method |
| USRE41353E1 (en) | 1999-03-03 | 2010-05-25 | Panduit Corp. | Cable manager for network rack |
| US8371663B2 (en) | 2008-09-12 | 2013-02-12 | Funai Electric Co., Ltd. | Cabinet for electronic device |
-
1991
- 1991-09-09 JP JP3229114A patent/JPH0567055A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6513078B1 (en) | 1997-11-19 | 2003-01-28 | Nec Corporation | Data transfer control apparatus, data transfer control system and data transfer control method |
| USRE41353E1 (en) | 1999-03-03 | 2010-05-25 | Panduit Corp. | Cable manager for network rack |
| US8371663B2 (en) | 2008-09-12 | 2013-02-12 | Funai Electric Co., Ltd. | Cabinet for electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0169248B1 (ko) | 패킷 상호 연결망에서의 메시지 송신 장치 및 메시지 송신 제어방법 | |
| CA2170458C (en) | Multi-cluster computer system | |
| US6070219A (en) | Hierarchical interrupt structure for event notification on multi-virtual circuit network interface controller | |
| GB2248007A (en) | Local area network terminal server with data movement module | |
| EP1288785B1 (en) | Method and interface for improved efficiency in performing bus-to-bus read data transfers | |
| JPH0748196B2 (ja) | スイツチ・サブシステム及びスイツチング方法 | |
| JPH0567055A (ja) | 外部バスを複数有するマルチプロセツサシステム | |
| US6701407B1 (en) | Multiprocessor system with system modules each having processors, and a data transfer method therefor | |
| JP2004318628A (ja) | 演算処理装置 | |
| JP4928683B2 (ja) | データ処理装置 | |
| JP2000022728A (ja) | ネットワーク装置 | |
| JPS61217858A (ja) | デ−タ伝送装置 | |
| JPH0619838A (ja) | 光バックプレーン | |
| RU1810890C (ru) | Устройство дл передачи информации между процессорами в многопроцессорной вычислительной системе | |
| JPH087694B2 (ja) | 割込制御方式 | |
| JP2527335B2 (ja) | 高速転送方式 | |
| JP2976700B2 (ja) | プロセッサ間同期制御方式 | |
| JP2820054B2 (ja) | バスインタフェース装置 | |
| US7177997B2 (en) | Communication bus system | |
| JPH07319823A (ja) | プロセッサ間通信方式 | |
| SU734697A1 (ru) | Коммутационное устройство дл мультипроцессорной системы | |
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JPH0512744B2 (ja) | ||
| JP3233470B2 (ja) | コンピュータシステム | |
| JPS61153770A (ja) | 画像処理装置 |