JPH0567049B2 - - Google Patents
Info
- Publication number
- JPH0567049B2 JPH0567049B2 JP62002776A JP277687A JPH0567049B2 JP H0567049 B2 JPH0567049 B2 JP H0567049B2 JP 62002776 A JP62002776 A JP 62002776A JP 277687 A JP277687 A JP 277687A JP H0567049 B2 JPH0567049 B2 JP H0567049B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- forming
- period
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 21
- 238000001020 plasma etching Methods 0.000 claims 1
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に写
真蝕刻工程での露光方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a semiconductor device, and more particularly to an exposure method in a photolithographic process.
従来行なわれている写真蝕刻工程における露光
方法は例えば刊行物ジヤーナル・オブ・バキユー
ム・サイエンス・アンド・テクノロジー（J.Vac.
Sci.Technol.）第17巻第５号1147頁〜（1980）に
示されているような縮小投影露光法により、１つ
のパターンを感光性樹脂に転写する際には、光源
から出射した光をレンズで集束し、１枚のマスク
に照射し、このマスクを選択的に透過した光をレ
ンズで集光してウエハ上に結像する。この際、ウ
エハにあらがじめ塗布してあつた感光性樹脂が露
光され、その後の現像処理によつてパターンがこ
の感光性樹脂に転写されるものである。
The exposure method in the conventional photo-etching process is described, for example, in the publication Journal of Vacuum Science and Technology (J.Vac.
Sci. Technol.) Vol. 17, No. 5, p. 1147-(1980), when transferring a single pattern onto a photosensitive resin, the light emitted from the light source is The light is focused by a lens, irradiated onto one mask, and the light that selectively passes through this mask is focused by the lens and imaged onto the wafer. At this time, the photosensitive resin that has been applied on the wafer in advance is exposed to light, and the pattern is transferred to this photosensitive resin through a subsequent development process.
上述した従来の写真蝕刻工程における露光方法
は、微細なパターン転写を行なう際には様々な問
題点をかかえている。その一つは露光光学系の解
像限界である。一般に縮小投影露光系の解像限界
はＲ＝ｋ（λ／NA）で表わされる。ここでλは
露光波長、NAはレンズの開口数で、またｋはプ
ロセスによつて決まる比例定数で0.6程度が限界
とされている。
The exposure method in the conventional photolithography process described above has various problems when transferring fine patterns. One of them is the resolution limit of the exposure optical system. Generally, the resolution limit of a reduction projection exposure system is expressed as R=k(λ/NA). Here, λ is the exposure wavelength, NA is the numerical aperture of the lens, and k is a proportionality constant determined by the process, with a limit of about 0.6.
例えばNA＝0.35のレンズを使用し、λ＝
0.4358μｍの光により露光する場合、解像限界Ｒ
は0.8μｍという値となる。この解像限界Ｒは、レ
ンズの高開口数化、露光波長の短波長化によつて
年々、徐徐には向上しているものの急速な向上は
レンズの製造技術上困難であり、したがつて0.8μ
ｍ以下のパターンを得ることは極めて困難である
という欠点があつた。 For example, use a lens with NA=0.35 and λ=
When exposed to light of 0.4358 μm, the resolution limit R
has a value of 0.8 μm. This resolution limit R has been gradually improving year by year due to higher numerical apertures of lenses and shorter exposure wavelengths, but rapid improvements are difficult due to lens manufacturing technology, so it is 0.8 μ
A drawback is that it is extremely difficult to obtain a pattern with a size smaller than m.
本発明の微細パターン形成方法は、被エツチン
グ物上に塗布された感光性樹脂層にマスクのパタ
ーンを露光・現像処理によつて転写する微細パタ
ーンの形成方法において、所定のパターンの周期
の２倍の周期パターンを有する第１のマスクを用
いて、感光性樹脂層にこの２倍の周期を有する第
１のパターンを形成する工程と、２倍の周期パタ
ーン有する第２のマスクを用いて、感光性樹脂層
に、第１のパターンとは、所定の周期分平行移動
した状態に、２倍の周期を有する第２のパターン
を形成する工程とを有している。
The fine pattern forming method of the present invention is a method for forming a fine pattern in which a mask pattern is transferred to a photosensitive resin layer coated on an object to be etched by exposure and development processing, and the pattern is twice the period of a predetermined pattern. A step of forming a first pattern having twice the period on the photosensitive resin layer using a first mask having a periodic pattern of The first pattern includes a step of forming a second pattern having twice the period in a state in which the first pattern is translated in parallel by a predetermined period.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第３図は本発明の原理を示すものである。第３
図ａに示す周期Ｌなるライン・アンド・スペース
パターン２１を形成する場合、まず第３図ｂに示
すように周期2Lのパターン２２を有するマスク
を用いて露光・現像を行ないパターン２２を形成
する。ここで、細いラインバターンは容易に形成
される。何故なら、一般にボジ型フオトレジスト
を使用してパターンを形成する場合、解像限界は
スペース寸法によつて決まり、スペース幅を大き
くライン幅を小さく形成することは容易であるか
らである。 FIG. 3 illustrates the principle of the invention. Third
When forming the line-and-space pattern 21 with a period L shown in FIG. 3A, first, as shown in FIG. Here, thin line patterns are easily formed. This is because, when a pattern is generally formed using a positive type photoresist, the resolution limit is determined by the space dimension, and it is easy to form the space width to be large and the line width to be small.
次に第３図ｃに示すようにパターン２３を有す
るマスクを用いて露光・現像処理を行ない、パタ
ーン２２の間にパターン２３を形成することによ
つて、周期Ｌのパターン１２を形成することが可
能となる。 Next, as shown in FIG. 3c, exposure and development are performed using a mask having a pattern 23 to form a pattern 23 between the patterns 22, thereby forming a pattern 12 with a period L. It becomes possible.
第１図は本発明の第１の実施例の主たる工程を
示す断面図である。第１図ａに示すように、半導
体基板１５上の被エツチング物１４に三層レジス
ト１６を塗布する。三層レジスト１６は下層レジ
スト１３、中間層１２、上層レジスト１１から成
る。この中間層１２はスピン−オン−グラス等に
より形成される。次に第１図ｂに示すように希望
するパターンの周期Ｌの２倍の周期2Lのパター
ンを有する第１のマスクを用いて、上層レジスト
にパターンを形成した後、中間層１２にリアクテ
イブ・イオン・エツチング法（以下、RAEとい
う）を用いて転写する。この際、第１図ｃに示す
ように、再び中間層１８および上層レジスト１７
を塗布し、次に第１図ｄに示すように周期2Lの
パターンを有する第２のマスクを用いて露光・現
像処理を行ない、上層レジスト１７をパターニン
グした後、中間層１８にRIEを用いて転写する。
この後、第１図ｅに示すように、中間層１２、中
間層１８をマスクとして下層レジスト１３をRIE
でエツチングし、下層レジスト１３に周期Ｌのパ
ターンを得る。このようにして、半導体基板１５
上の被エツチング物１４の上に周期Ｌの微細パタ
ーンを得ることが可能となる。 FIG. 1 is a sectional view showing the main steps of the first embodiment of the present invention. As shown in FIG. 1a, a three-layer resist 16 is applied to the object to be etched 14 on the semiconductor substrate 15. As shown in FIG. The three-layer resist 16 includes a lower resist 13, an intermediate resist 12, and an upper resist 11. This intermediate layer 12 is formed of spin-on-glass or the like. Next, as shown in FIG. 1b, a pattern is formed on the upper resist layer using a first mask having a pattern with a period 2L, which is twice the period L of the desired pattern, and then reactive ions are applied to the intermediate layer 12.・Transfer using the etching method (hereinafter referred to as RAE). At this time, as shown in FIG. 1c, the intermediate layer 18 and the upper resist layer 17 are again
Next, as shown in FIG. 1d, exposure and development are performed using a second mask having a pattern with a period of 2L to pattern the upper resist 17, and then the intermediate layer 18 is coated with RIE. Transcribe.
After that, as shown in FIG.
Then, a pattern with a period L is obtained on the lower resist 13. In this way, the semiconductor substrate 15
It becomes possible to obtain a fine pattern with a period L on the upper object to be etched 14.
第２図は本発明の第２の実施例の主たる工程を
示す断面図である。中間層１８及び上層レジスト
１７を塗布するまでの工程は、第１の実施例の第
１図ｃに示した工程と同様である。次に第２図ａ
に示すように半導体基板全面に遠紫外線等を照射
し、第２図ｂに示すように現像処理によつて下層
レジスト１３をパターニングすることによつて、
周期Ｌからなる微細パターンを下層レジスト１３
に形成することができる。 FIG. 2 is a sectional view showing the main steps of a second embodiment of the present invention. The steps up to coating the intermediate layer 18 and the upper resist layer 17 are similar to those shown in FIG. 1c of the first embodiment. Next, Figure 2 a
As shown in FIG. 2, the entire surface of the semiconductor substrate is irradiated with deep ultraviolet rays, etc., and the lower resist 13 is patterned by a development process as shown in FIG.
A fine pattern with a period L is formed on the lower resist 13.
can be formed into
以上、本発明の実施例を最も単純なライン・ア
ンド・スペースパターンについて説明したきた
が、もちろんライン・アンド・スペースパターン
以外に、Ｌ字型あるいはコの字型パターン等ほと
んどあらゆるパターン形状に本発明は適用でき
る。また光露光について説明してきたが、それ以
外に電子ビーム露光、Ｘ線露光に対しても有効で
あることは明らかである。 The embodiments of the present invention have been described above with respect to the simplest line-and-space pattern, but the present invention can be applied to almost any pattern shape other than the line-and-space pattern, such as an L-shape or a U-shape pattern. is applicable. Further, although the explanation has been made regarding optical exposure, it is clear that the present invention is also effective for electron beam exposure and X-ray exposure.
以上説明したように本発明は、写真蝕刻工程を
２つの工程に分け、パターンを一つおきに分けて
露光することによつて従来の露光方法が有する解
像限界の1/2倍の微細パターンが形成できる効果
がある。
As explained above, the present invention divides the photoetching process into two steps and exposes every other pattern separately, thereby creating fine patterns that are 1/2 times the resolution limit of conventional exposure methods. It has the effect of forming
第１図は本発明の第１の実施例の主たる工程を
示す断面図、第２図は本発明の第２の実施例の主
たる工程を示す断面図、第３図は本発明の原理を
説明する平面図である。
１１……上層レジスト、１２……中間層、１３
……下層レジスト、１４……被エツチング物、１
５……半導体基板、１６……三層レジスト、１７
……上層レジスト、１８……中間層、１９……遠
紫外光、２１……希望のパターン、２２……第１
の露光で形成するパターン、２３……第２の露光
で形成するパターン。
Fig. 1 is a sectional view showing the main steps of the first embodiment of the invention, Fig. 2 is a sectional view showing the main steps of the second embodiment of the invention, and Fig. 3 explains the principle of the invention. FIG. 11...Upper layer resist, 12...Middle layer, 13
... lower layer resist, 14 ... object to be etched, 1
5... Semiconductor substrate, 16... Three-layer resist, 17
... Upper layer resist, 18 ... Middle layer, 19 ... Far ultraviolet light, 21 ... Desired pattern, 22 ... First
A pattern formed by the second exposure, 23... a pattern formed by the second exposure.
Claims (1)
レジストパターンを形成する微細パターンの形成
方法であつて、前記レジストパターンの元となる
レジスト層を前記被エツチング物上に形成する工
程、前記所定周期の２倍の周期を有する第１のパ
ターンを前記レジスト層上に形成する工程、前記
所定周期の２倍の周期を有する第２のパターンで
あつて前記第１のパターンとは前記所定周期だけ
ずらした第２のパターンを前記レジスト層上に形
成する工程、及び前記第１及び第２のパターンを
マスクとして前記レジスト層を選択的に除去して
前記レジストパターンを形成する工程を有するこ
とを特徴とする微細パターンの形成方法。 ２ 前記第１及び第２のパターンをマスクとし
て、前記レジスト層をリアクテイブ・イオン・エ
ツチング法により選択的に除去して前記レジスト
パターンを形成する工程を有することを特徴とす
る特許請求の範囲第１項記載の微細パターンの形
成方法。 ３ 前記第１及び第２のバターンをマスクとし
て、遠紫外光により露光を行つたのち現像して前
記レジストパターンを形成する工程を有すること
を特徴とする特許請求の範囲第１項記載の微細パ
ターンの形成方法。[Scope of Claims] 1. A fine pattern forming method for forming a resist pattern repeated at a predetermined period on an object to be etched, the method comprising forming a resist layer, which is the source of the resist pattern, on the object to be etched. a step of forming a first pattern having a period twice the predetermined period on the resist layer; a second pattern having a period twice the predetermined period, which is different from the first pattern; a step of forming a second pattern on the resist layer shifted by the predetermined period; and a step of selectively removing the resist layer using the first and second patterns as masks to form the resist pattern. A method for forming a fine pattern, comprising: 2. The method further comprises a step of selectively removing the resist layer by a reactive ion etching method using the first and second patterns as masks to form the resist pattern. A method for forming a fine pattern as described in Section 1. 3. The fine pattern according to claim 1, further comprising the step of exposing the resist pattern to deep ultraviolet light using the first and second patterns as masks, and then developing the resist pattern. How to form.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62002776A JPS63170917A (en) | 1987-01-09 | 1987-01-09 | Formation of fine pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62002776A JPS63170917A (en) | 1987-01-09 | 1987-01-09 | Formation of fine pattern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63170917A JPS63170917A (en) | 1988-07-14 |
| JPH0567049B2 true JPH0567049B2 (en) | 1993-09-24 |
Family
ID=11538742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62002776A Granted JPS63170917A (en) | 1987-01-09 | 1987-01-09 | Formation of fine pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63170917A (en) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2291207B (en) * | 1994-07-14 | 1998-03-25 | Hyundai Electronics Ind | Method for forming resist patterns |
| JP4613364B2 (en) * | 2000-06-14 | 2011-01-19 | 学校法人東京電機大学 | Resist pattern formation method |
| JP2002134394A (en) * | 2000-10-25 | 2002-05-10 | Mitsubishi Materials Corp | Method and apparatus for multiple exposures |
| JP4987411B2 (en) * | 2006-09-29 | 2012-07-25 | 東京応化工業株式会社 | Pattern formation method |
| JP5000250B2 (en) * | 2006-09-29 | 2012-08-15 | 東京応化工業株式会社 | Pattern formation method |
| US8148052B2 (en) | 2006-11-14 | 2012-04-03 | Nxp B.V. | Double patterning for lithography to increase feature spatial density |
| JP4927678B2 (en) * | 2007-03-13 | 2012-05-09 | パナソニック株式会社 | Pattern formation method |
| JP4932671B2 (en) * | 2007-10-26 | 2012-05-16 | 東京エレクトロン株式会社 | Etching mask forming method, control program, and program storage medium |
| JP2009265505A (en) * | 2008-04-28 | 2009-11-12 | Jsr Corp | Pattern formation method and resin composition for fine pattern formation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55138839A (en) * | 1979-04-17 | 1980-10-30 | Nec Kyushu Ltd | Method of fabricating semiconductor device |
-
1987
- 1987-01-09 JP JP62002776A patent/JPS63170917A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55138839A (en) * | 1979-04-17 | 1980-10-30 | Nec Kyushu Ltd | Method of fabricating semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63170917A (en) | 1988-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100464843B1 (en) | Avoidance of pattern shortening by using an off axis illumination with twisting dipole and polarizing apertures | |
| KR100799527B1 (en) | Composite optical lithography method for patterning lines of significantly different widths | |
| JP2007053403A (en) | Lithography method | |
| US5338626A (en) | Fabrication of phase-shifting lithographic masks | |
| US5589303A (en) | Self-aligned opaque regions for attenuating phase-shifting masks | |
| JPH0567049B2 (en) | ||
| JP2641362B2 (en) | Lithography method and manufacturing method of phase shift mask | |
| US6093507A (en) | Simplified process for fabricating levinson and chromeless type phase shifting masks | |
| JPH06163365A (en) | Manufacture of semiconductor device | |
| US6707538B2 (en) | Near-field exposure system selectively applying linearly polarized exposure light to exposure mask | |
| US6448164B1 (en) | Dark field image reversal for gate or line patterning | |
| JPS5914888B2 (en) | Pattern formation method | |
| JP3475309B2 (en) | Method for manufacturing phase shift photomask | |
| JPH10186630A (en) | Phase shift exposure mask and its production | |
| US6406819B1 (en) | Method for selective PSM with assist OPC | |
| US6645707B2 (en) | Device manufacturing method | |
| JP3253686B2 (en) | Method of forming resist pattern | |
| KR0128833B1 (en) | Micro-patterning method of semiconductor device | |
| US6348288B1 (en) | Resolution enhancement method for deep quarter micron technology | |
| JPH0817703A (en) | Pattern formation method | |
| JP2783582B2 (en) | Photo mask | |
| JPH05142751A (en) | Photomask and projection exposure method | |
| US7008729B2 (en) | Method for fabricating phase mask of photolithography process | |
| JPH0473758A (en) | Formation of phase shift mask | |
| KR100223324B1 (en) | Fine structure pattern fabricating method of semiconductor |