JPH0564375B2

JPH0564375B2 -

Info

Publication number: JPH0564375B2
Application number: JP60214060A
Authority: JP
Inventors: Junichi Iwasaki; Takashi Nakayama
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1985-09-26
Filing date: 1985-09-26
Publication date: 1993-09-14
Also published as: JPS6273333A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はコンピユータのプロセツサに関し、特
に複数の命令セツトをエミユレートできるプロセ
ツサのエミユレーシヨン制御装置に関する。

〔概要〕

本発明は、異なる命令セツトを持つ複数のプロ
セツサの動作をエミユレートするプロセツサ装置
のエミユレーシヨン制御装置において、プロセツサのアクセスする主メモリのアドレス
空間に命令セツト個々の属性を付したアドレス区
間を設け、上記属性によつてプロセツサが実行す
るべき命令が存在するアドレス空間を選択し命令
セツトを選択することにより、プロセツサ・モードを新設することなく、異な
る命令セツトで書かれた既存のプログラムを容易
に結合できるようにしたものである。

〔従来の技術〕

近年のLSI技術の進歩により、次々と新しいマ
イクロプロセツサが発表されているが、命令セツ
トが同一のまま高性能化された例は少ない。多く
のマイクロプロセツサは過去のマイクロプロセツ
サの命令セツトとは全く異なる命令セツトや上位
互換性を持つ命令セツトを持つ。既存のソフトウ
エアを有効利用するためには、上位互換性のある
命令セツトは効果的であるが、過去のマイクロプ
ロセツサのアーキテクチヤの制限があるため、大
幅な性能向上は望めない。しかし、命令セツトの
互換性のない新しいマイクロプロセツサを開発す
ると既存のソフトウエアを新しいマイクロプロセ
ツサ用に再開発しなければならず、再開発のため
の時間、費用およびバグの発生による保守の問題
が生じる。

そこで、従来、過去のソフトウエアを最大限に
利用する方法として、エミユレーシヨンが用いら
れている。エミユレーシヨンとは、ひとつのプロ
セツサのハードウエア資源を用いて、複数種類の
命令セツトを実行させることである。エミユレー
シヨンを用いることにより、新しいアーキテクチ
ヤおよび命令セツトを持つマイクロプロセツサで
ありながら、過去のマイクロプロセツサ用のプロ
グラムを実行することができる。エミユレーシヨ
ンをマイクロプロセツサ上で実現した従来例とし
てμPD70116（μPD7018／70116 ユーザーズ・マ
ニユアル日本電気(株)1984年10月12日発行）があ
る。

μPD70116は16ビツト・マイクロプロセツサの
命令セツトを実行するネイテイブ・モードと、８
ビツト・マイクロプロセツサの命令セツトを実行
するエミユレーシヨン・モードとの２つのモード
を有する。

第６図はかかる従来例のマイクロプロセツサの
要部を示すブロツク構成図である。マイクロプロ
セツサ２００は、マイクロプロセツサ２００の状
態を保持する複数のフラグの集合であるプログラ
ム・ステータス・ワード・レジスタ（PSW）２
０４、プログラム・ステータス・ワード・レジス
タ２０４内にあつてマイクロプロセツサ２００が
ネイテイブ・モードで動作しているかエミユレー
シヨン・モードで動作しているか（この区別をプ
ロセツサ・モードという。）を示すモード・フラ
グ（MF）２０５、外部メモリ２０３からバス２
０２を通して読み出した命令を解釈する命令デコ
ーダ２０８、命令デコーダ２０８から得られた制
御信号２０９をもとにマイクロプロセツサ２００
内の制御を行う制御回路２１０、制御回路２１０
によつて制御を受けるレジスタや演算論理回路
（ALU）を含むデータ処理回路２０７を含んでい
る。

モード・フラグ２０５の内容が「１」ならば、
マイクロプロセツサ２０１のプロセツサ・モード
はネイテイブ・モードであり、「０」ならばエミ
ユレーシヨン・モードである。モード・フラグ２
０５の内容を示すプロセツサ・モード信号２０６
によつて、命令デコーダ２０８および制御回路２
１０の２通りの動作を行う。

第７図に、マイクロプロセツサ２００のプロセ
ツサ・モード遷移の様子を示す。システムのリセ
ツト３０３時と割込み３０４発生時は、プロセツ
サ・モードはネイテイブ・モード３０１である。
ネイテイブ・モード３０１とエミユレーシヨン・
モード３０２との間のプロセツサ・モード切換え
は、次の２種類の命令を実行することにより行わ
れる。

(ア) プロセツサ・モード変更命令プロセツサ・モード変更命令は、ネイテイ
ブ・モードの命令セツト中のBRKEM（ブレー
ク・フオア・エミユレーシヨン）命令３０５と
エミユレーシヨン・モードの命令セツト中の
CALLN（コール・ネイテイブ・プロシージヤ）
命令３０６であり、各々エミユレーシヨン・モ
ードおよびネイテイブ・モードの命令セツトが
書かれたサブルーチンを呼び出すための命令で
ある。プロセツサ・モード変更命令が命令デコ
ーダ２０８で解釈されると、制御回路２１０の
制御によつて第８図に示すように以下の動作が
行われる。

(i) ステツプ１これから遷移するモードから現在のモード
に復帰した際に次の命令から実行を再開する
ために、現在のプログラム・ステータス・ワ
ード・レジスタ２０４の内容psw、プログラ
ム・カウンタ２１１の内容ｍを、外部メモリ
２０３のスタツク領域に退避する。

(ii) ステツプ２外部メモリ２０３のデコーダ領域からエミ
ユレーシヨン開始アドレスｎを読み出し、プ
ログラム・カウンタ２１１に設定する。

(iii) ステツプ３プログラム・ステータス・ワード・レジス
タ２０４内のモードフラグ２０５を、
BRKEM命令３０５なら「０」に、CALLN
命令３０６なら「１」に設定する。以上の動
作の結果、プログラムの実行をｎ番地に移
し、プロセツサ・モードが変更される。

(イ) プロセツサ・モード復帰命令プロセツサ・モード復帰命令は、エミユレー
シヨン・モードの命令セツト中のRETEM（リ
ターン・フロム・エミユレシヨン）命令３０７
とネイテイブ・モードの命令セツト中のRETI
（リターン・フロム・インタラプト）命令３０
８であり、各々BRKRM命令３０５および
CALLN命令３０６で呼び出されたサブルーチ
ンから復帰するための命令である。プロセツ
サ・モード復帰命令から命令デコーダ２０８で
解釈されると、制御回路２１０の制御によつて
第９図に示すように以下の動作が行われる。

(i) 外部メモリ２０３のスタツク領域から、プ
ロセツサ・モード変更命令によつて退避して
おいた、モード遷移前のプログラム・ステー
タス・ワード・レジスタ２０４の内容pswお
よびプログラム・カウンタ２１１の内容ｍを
それぞれプログラム・ステータス・ワード・
レジスタ２０４およびプログラム・カウンタ
２１１に復帰させる。

(ii) プログラム・ステータス・ワード・レジス
タ２０４内のモード・フラグ２０５の内容が
モード遷移前の状態となつたことにより、プ
ロセツサ・モードが変化する。

以上の動作の結果、ｍ番地（プロセツサ・モー
ド変更命令の次の命令）からプログラム実行が再
開される。

〔発明が解決しようとする問題点〕

上述した従来のエミユレーシヨン制御方式には
次る述べる二つの欠点がある。

(i) モード・フラグ２０５がプログラム・ステー
タス・ワード・レジスタ２０４内にあるため、
プログラム・ステータス・ワード・レジスタ２
０４を適当に扱う命令がない場合は、エミユレ
ーシヨンを実現するために命令セツトにプロセ
ツサ・モード変更／復帰命令を追加しなければ
ならない。従来例ではネイテイブ・モードの
BRKEM命令およびエミユレーシヨン・モー
ドのCALLN命令、RETEM命令がそれぞれ元
来の16ビツト・マイクロプロセツサおよび８ビ
ツト・マイクロプロセツサの命令セツトに追加
されている。16ビツト・マイクロプロセツサ用
および８ビツト・マイクロプロセツサ用に作成
されたプログラムを組合せて新たにプログラム
を作成する場合、プログラム中にプロセツサ・
モード変更／復帰命令を埋込まなければならな
いが、これは既存のプログラムに修正を加える
ことであり、プログラム・ミスの原因となる。

(ii) モード・フラグ２０５がプログラム・ステー
タス・ワード・レジスタ２０４内に設けられて
いるため、ユーザーが誤つてプログラム・ステ
ータス・ワード・レジスタを操作し、意に反し
たプロセツサ・モード切換えを行つてしまうお
それがある。従来例では、μPD70116のモー
ド・フラグは16ビツト・マイクロプロセツサで
は未定義である。16ビツト・マイクロプロセツ
サ用に作成されたプログラムは、モード・フラ
グについてなんら配慮していないため・プログ
ラム・ステータス・ワード・レジスタの変更を
伴う命令を実行により意図していないプロセツ
サ・モード切換えが起きプロセツサが暴走して
しまう恐れがある。

本発明の目的は、上記の欠点を除去することに
より、プロセツサ・モードを切換える命令を新設
することなく、異なる命令セツトで書かれた既存
のプログラムを容易に結合することのできるエミ
ユレーシヨン制御装置を提供することにある。

〔問題点を解決するための手段〕

第一の発明は、異なる命令セツトを持つ複数の
プロセツサの動作をエミユレートするプロセツサ
装置のエミユレーシヨン制御装置において、主記憶が各々のエミユレートすべきプロセツサ
用の領域に分割され、この領域の境界を示すレジ
スタと、前記レジスタの内容と前記プロセツサ装
置の命令アドレスとを比較する比較器と、前記比
較器の出力から命令アドレスが前記領域のいずれ
に含まれるかを判定する手段と、実行すべき命令
を前記判定する手段の判定結果に基づいて解釈す
る命令デコーダ手段とを含むことを特徴とする。

第二の発明は、主記憶が各々のエミユレートす
べきプロセツサ用の領域に分割され、アドレス変
換用のアドレスレジスタに付加したモードフラグ
の値によつて命令アドレスが前記領域のいずれに
含まれるかを判定する手段と、実行すべき命令を
前記判定する手段の判定結果に基づいて解釈する
命令デコーダ手段とを含むことを特徴とする。

〔作用〕

本発明は、プロセツサアドレス空間を、例えば
エミユレーシヨン・モード用およびネイテイブ・
モード用のそれぞれの属性を付したアドレス空間
に分割し、プロセツサの命令を実行するときに
は、上記属性により、プロセツサが実行すべき命
令がエミユレーシヨン・モード用のアドレス空間
に含まれているか、ネイテイブ・モード用のアド
レス空間に含まれているかを選択して、命令セツ
トを実行するように制御されるので、従来のよう
に新たにプロセツサ・モード変更／復帰命令を必
要とすることなく、異なる命令セツトで書かれた
既存のプログラムを結合できる。

〔実施例〕

本発明のエミユレーシヨン制御装置は、エミユ
レートする命令セツトが主メモリをどのようにア
クセスするかによつて異なる。以下、それぞれの
場合についての実施例を図面を参照して説明す
る。

第１図は本発明の第一実施例によるマイクロプ
ロセツサの要部を示すブロツク構成図である。本
実施例は第６図に示した従来例と同じ、16ビツ
ト・マイクロプロセツサおよび８ビツト・マイク
ロプロセツサをエミユレートするマイクロプロセ
ツサである。そして、本実施例は、８ビツト・マ
イクロプロセツサは１バイト単位で2¹⁶バイトが
アドレス可能な主メモリを、ほぼ全ての命令で
2¹⁶バイトをアクセス可能のものである（以下、
このアクセス方式のものをリニア方式という。）。

第１図において、マイクロプロセツサ１００は
命令のプリフエツチおよび外部バス１０１に対す
るバスサイクルの駆動を行うバス・インターフエ
ース・ユニツト１１０と、データ処理の実行を行
う実行ユニツト１５０とを含んでいる。さらに、
バス・インタフエース・ユニツト１１０はバスコ
ントロール部１１１、バス修飾回路（ADM）１
１６およびエミユレーシヨン制御手段１３０とを
含んでいる。

第１図において、バス・コントロール部１１１
は外部バス１０１を制御する回路、メイン・デー
タ・バス１１２はバス・コントロール部１１１お
よびバス・インタフエース・ユニツト１１０、実
行ユニツト１５０内の各種レジスタの間でデータ
を転送するバス、セグメント・レジスタ１１３は
2¹⁶バイトのセグメントの開始アドレスを16バイ
ト単位で指定するレジスタ、プログラム・セグメ
ント・レジスタ（PS）１１４はマイクロプロセ
ツサ１００がプリフエツチする命令のセグメント
を指定するセグメント・レジスタ、プリフエツ
チ・ポインタ（PFP）１１５はプログラム・セ
グメント・レジスタ１１４で示されるセグメント
内のオフセツト値でマイクロプロセツサ１００が
プリフエツチする命令のアドレスを示すレジス
タ、アドレス修飾回路（ADM）１１６は、プリ
フエツチ・ポインタ１１５のインクリメントおよ
びプログラム・セグメント・レジスタ１１４の16
倍の値とプリフエツチ・ポインタ１１５の値との
加算を行う加算器、物理アドレス・バス１１７は
アドレス修飾回路１１６の出力をバス・コントロ
ール部１１１、プリフエツチ・ポインタ１１５お
よび比較器１２２，１２３に伝えるバス、プリフ
エツチ・キユー１１８は主メモリからバス・コン
トロール部１１１を介してプリフエツチした命令
を命令バス１９により蓄えるFIFO（フアースト−
イン、フアースト−アウト）型バツフアである。
エミユレーシヨン上限ポインタ（EUP）１２０
およびエミユレーシヨン下限ポインタ（ELP）
１２１は、エミユレーシヨン・モードを属性とす
るアドレス空間の上限と下限を示すレジスタ、比
較器１２２および１２３は、エミユレーシヨン上
限ポインタ１２０およびエミユレーシヨン下限ポ
インタ１２１の値と命令プリフエツチの際の物理
アドレス・バス１１７からのアドレス値の大小を
判定する比較器、アンドゲート１２４は比較器１
２２および１２３の大小判定出力の理論積を作る
ゲート、プロセツサ・モード・キユー１２５はプ
リフエツチ・キユー１１８の一部であり、命令ア
ドレスの属性を示すアンドゲート１２４の出力を
蓄積するFIFO型バツフアである。データ処理回
路１５１は命令に示された演算処理を行う回路、
キユー・データ・バス１５２はプリフエツチ・キ
ユー１１８が出力する命令が転送されるバス、プ
ロセツサモード信号１５３は、プロセツサ・モー
ド・キユー１２５から出力されキユー・データ・
バス１５２に出力される命令の属性を示す信号、
命令デコーダ１５４はキユー・データ・バス１５
２からの命令とプロセツサ・モード信号１５３を
デコードしてデータ処理回路１５１を制御するデ
コーダ、シーケンサ１５５はキユー・データ・バ
ス１５２が示す命令とプロセツサ・モード信号１
５３とから制御メモリ１５６とともにデータ処理
回路１５１を順序制御するシーケンサである。

本発明の特徴は、第１図において、アドレス修
飾回路１１６、エミユレーシヨン制御手段１３
０、命令デコーダ１５４、シーケンサ１５５およ
び制御メモリ１５６を設けたことにある。

次に本実施例の動作について説明する。マイク
ロプロセツサ１００での命令実行は、バス・イン
タフエース・ユニツト１１０による命令のプリフ
エツチと、実行ユニツト１５０による命令のデコ
ードおよび実行の２段のパイプライン処理となつ
ている。本実施例においてはバス・インタフエー
ス・ユニツト１１０において、プリフエツチする
命令の物理アドレスの属性を調べ、プロセツサ・
モード信号１５３として、キユー・データ・バス
１５２を通してのプリフエツチした命令とともに
実行ユニツト１５０に伝える。

命令の物理アドレスは、プログラム・セグメン
ト・レジスタ１１４の16倍の値にプリフエツチ・
ポインタ１１５の値を加算器１１６で加算するこ
とで、信号１１７に出力される。信号１１７の物
理アドレスは外部バス１０１に出力され、プログ
ラム・メモリを読み出し、命令バス１１９を経由
してプリフエツチ・キユー１１８に命令コードを
入力する。それと同時に、命令の物理アドレス
（信号１１７）は、比較器１２２，１２３によつ
てエミユレーシヨン上限ポインタ１２０とエミユ
レーシヨン下限ポインタ１２１と比較される。ゲ
ート１２４で論理積をとることによつて、物理ア
ドレス（信号１１７）がエミユレーシヨン上限ポ
インタ１２０とエミユレーシヨン下限ポインタ１
２１との中間値であれば論理「１」を、そうでな
ければ「０」をモード・キユー１２５に入力す
る。ゲート１２４の出力は、命令セツトを選択す
る信号となる。モード「０」はプロセツサがネイ
テイブ・モード（第１の命令セツト）であること
を、モード「１」はプロセツサがエミユレーシヨ
ン・モード（第２の命令セツト）であることを示
す。このようにして、命令コードとそのモードが
ペアで、プリフエツチ・キユー１１８、プロセツ
サ・モード・キユー１２５からはFIFO方式で、
命令コード１５２とモード信号１５３が出力され
る。

命令コード１５２の意味は、モード信号１５３
の値が「０」か「１」かで異なる。命令コードの
意味が命令セツトによつて異なり、データ処理回
路１５１での処理も異なるからである。したがつ
て、命令デコーダ１５４は、モード信号１６３と
命令コード１５２の両方をデコードして、データ
処理回路１５１を制御する。シーケンサ１５５に
ついても同様である。

第２図にマイクロプロセツサ１００のアドレス
空間を示す。アドレス６０３および６０４は、エ
ミユレーシヨン上限ポインタ１２０およびエミユ
レーシヨン下限ポインタ１２１が示すアドレスで
ある。アドレス６０３と６０４の間のアドレス空
間６０５（斜線部）は、エミユレーシヨン・モー
ドの属性を持ち、アドレス空間６０５以外のアド
レス空間はネイテイブ・モードの属性を持つ。エ
ミユレーシヨン・モードでのプログラム実行時の
2¹⁶バイトのアドレス空間がアドレス空間６０２
となるようにプログラム・セグメント・レジスタ
１１４を定めると、マイクロプロセツサ１００が
ネイテイブ・モード、エミユレーシヨン・モード
のいずれで実行中であつても、異なるプロセツ
サ・モードの属性を持つアドレスへ制御を移すこ
とができる。制御を移す方法はブランチ命令やサ
ブルーチンコール／リターン命令などを用いる。

第３図ａに、ネイテイブ・モードの命令セツト
で書かれたメイン・ルーチンから、エミユレーシ
ヨン・モードの命令セツトで書かれたサブ・ルー
チンを呼出した例を示し、第３図ｂにその逆の例
を示す。プログラム，，，，７１１，７
１２，７１３，７１４は、それぞれ第２図のアド
レス空間，，，，６１１，６１２，６１
３，６１４に存在する。ネイテイブ・モードとエ
ミユレーシヨン・モードでは、サブルーチン・コ
ール（CALL）命令およびリターン（RET）命
令で用いるスタツク領域およびスタツクに格納す
るデータが異なるため、サブルーチン・コールを
二重に行う。CALL命令７２０，７３１および
RET命令７２４，７３２はネイテイブ・モード
の命令セツトのサプルーチン・コール命令および
リターン命令、CALL命令７２１，７３０および
RET命令７２２，７３４はエミユレーシヨン・
モードの命令セツトのサブルーチン・コール命令
およびリターン命令、JP命令７２３およびBR命
令７３３はそれぞれエミユレーシヨン・モードお
よびネイテイブ・モードでのブランチ命令であ
る。

以上述べたように、本実施例によると、プロセ
ツサ・モードの切換えが特別な命令を新設せずに
行え、異なる命令セツトで書かれた既存のサブル
ーチンおよびメインルーチンを改造することなく
組合わせることができる。

第４図は本発明の第二実施例によるマイクロプ
ロセツサの要部を示すブロツク構成図で、エミユ
レーシヨン制御手段を示す。本実施例では、エミ
ユレートする二つのプロセツサの主メモリをアク
セスする方式が、双方ともにセグメント方式であ
るマイクロプロセツサである。ここでセグメント
方式とは、16ビツト・マイクロプロセツサは2²⁰
バイトの主メモリを１バイト単位でアクセス可能
であるが多くの命令では2¹⁶バイトのセグメント
の中だけにアクセスが限定されるアクセス方式を
いう。

本実施例は、第１図におけるエミユレーシヨン
制御手段１３０を、第４図に示すエミユレーシヨ
ン制御手段１３０ａで置き換えたマイクロプロセ
ツサである。第４図において、セグメント・レジ
スタ１１３ａはプログラム・セグメントのベース
アドレスとして動作する。そしてプログラム・セ
グメント・レジスタ０（PS0）１４１とプログラ
ム・セグメント・レジスタ１（PS1）１４２とは、
それぞれモード・フラグ０（MF0）１４３、モー
ド・フラグ１（MF1）１４４とが付加される。そ
してプロセツサ・モード信号１４５がプロセツ
サ・モード・キユー１２５に送出される。

次に、本実施例の動作について説明する。エミ
ユレートする命令セツトは双方共に第５図に類似
するセグメント・テーブルを主メモリ上に持つて
いる。セグメント・テーブル８０１は、セグメン
トのベース・アドレス８０２、セグメント・サイ
ズ８０３およびいずれの命令セツトを実行するか
を示すプロセツサのモード・フラグ（MF）８０
４を含んでいる。マイクロプロセツサが主メモリ
をアクセスするための複数のセグメントの内、命
令をフエツチするためのセグメントをプログラ
ム・セグメントという。モード・フラグ８０４の
内容はセグメント・テーブル８０１がプログラ
ム・セグメントとして使用されるとき有効とな
る。セグメント・テーブル８０１からセグメント
のベース・アドレス８０２がセグメント・レジス
タ１１３ａへ転送される際、同時にモード・フラ
グ８０４がモード・フラグ１４３または１４４に
転送される。

セグメント・レジスタ１１３ａの内の１個がプ
ログラム・セグメントのベース・アドレスとして
命令をプリフエツチに使用されるとき、そのセグ
メント・レジスタに付加されたモード・フラグの
内容が、プロセツサ・モード信号１４５に出力さ
れ、プロセツサ・モード・キユー１２５に入力さ
れる。プログラム・セグメント・レジスタ
（PS0）１４１に対応するモード・フラグ（MF0）
１４３の内容が命令セツトＡを示し、プログラ
ム・セグメント・レジスタ（PS1）１４２に対応
するモード・フラグ（MF1）の内容が命令セツ
トＢを示している場合、プログラム・セグメン
ト・レジスタ１４１のセグメント命令セツトＡを
実行していたマイクロプロセツサがプログラム・
セグメント・レジスタをプログラム・セグメン
ト・レジスタ１４２に切り換える命令を実行する
と、マイクロプロセツサは次の命令から命令セツ
トＢを実行し始める。

以上のように、プログラム・セグメントを切り
換えることにより、セグメントに属性として付加
されたモード・フラグに従つて命令セツトを選択
する。

〔発明の効果〕

以上説明したように本発明は、プロセツサのア
ドレス空間に命令セツトの個々の属性を付したア
ドレス空間を設け、個々のアドレス空間に付けら
れた属性によつてエミユレートする命令セツトを
決定することにより、プロセツサ・モードを切り
換える命令を新設することなく、異なる命令セツ
トで書かれた既存のプログラムを容易に結合でき
るエミユレーシヨンが実現できる効果がある。

【図面の簡単な説明】

第１図は本発明の第一実施例によるマイクロプ
ロセツサの要部を示すブロツ構成図。第２図は第
一実施例のアドレス空間を示す説明図。第３図
ａ，ｂは第一実施例におけるプロセツサ・モード
切り換えの説明図。第４図は本発明の第二実施例
によるマイクロプロセツサの要部を示すブロツク
構成図。第５図は第二実施例のアドレス空間を示
す説明図。第６図は従来例によるマイクロプロセ
ツサの要部を示すブロツク構成図。第７図は従来
例のプロセツサ・モード変更／復帰命令に関する
状態遷移図。第８図は従来例のプロセツサ・モー
ド変更命令の動作を示す説明図。第９図は従来例
のプロセツサ・モード復帰命令の動作を示す説明
図。１００，２００……マイクロプロセツサ、１０
１……外部バス、１１０……バス・インターフエ
ース・ユニツト、１１１……バス・コントロール
部、１１２……メイン・データ・バス、１１３，
１１３ａ……セグメント・レジスタ、１１４，１
４１，１４２……プログラム・セグメント・レジ
スタ（PS）、１１５……プリフエツチ・ポインタ
（PFP）、１１６……アドレス修飾回路（ADM）、
１１７……物理アドレス・バス、１１８……プリ
フエツチ・キユー、１１９……命令バス、１２０
……エミユレーシヨン上限ポインタ（EUP）、１
２１……エミユレーシヨン下限ポイタ（ELP）、
１２２，１２３……比較器、１２４……アンドゲ
ート、１２５……プロセツサ・モード・キユー、
１３０，１３０ａ……エミユレーシヨン制御手
段、１４３，１４４，２０５，８０４……モー
ド・フラグ、１４５，１５３……プロセツサ・モ
ード信号、１５０……実行ユニツト、１５１……
データ処理回路、１５２……キユー・データ・バ
ス、１５４……命令デコーダ、１５５……シーケ
ンサ、１５６……制御メモリ、２０２……バス、
２０３……外部メモリ、２０４……プログラム・
ステータス・ワード・レジスタ（PSW）、２０６
……プロセツサ・モード信号、２０７……データ
処理回路、２０８……命令デコーダ、２０９……
制御信号、２１０……制御回路、２１１……プロ
グラム・カウンタ、３０１……ネイテイブモー
ド、３０２……エミユレーシヨン・モード、３０
３……リセツト、３０４……割込み、３０５……
BRKEM命令、３０６……CALLN命令、３０７
……RETEM命令、３０８……RET命令、６０
１，６０２，６０５，６１１〜６１４……アドレ
ス空間、６０３，６０４……アドレス、７１１〜
７１４……プログラム、７２０，７２１，７３
０，７３１……CALL命令、７２２，７２４，７
３２，７３４……RET命令、７２３，７３３…
…BR命令、８０１……セグメント・テーブル、
８０２……ベース・アドレス、８０３……セグメ
ント・サイズ。

Claims

【特許請求の範囲】１異なる命令セツトを持つ複数のプロセツサの
動作をエミユレートするプロセツサ装置のエミユ
レーシヨン制御装置において、主記憶が各々のエミユレートすべきプロセツサ
用の領域に分割され、この領域の境界を示すレジスタと、前記レジスタの内容と前記プロセツサ装置の命
令アドレスとを比較する比較器と、前記比較器の出力から実行すべき命令のアドレ
スが前記領域のいずれに含まれるかを判定する手
段と、実行すべき命令を前記判定する手段の判定結果
に基づいて解釈する命令デコーダ手段とを含むことを特徴とするエミユレーシヨン制御
装置。２異なる命令セツトを持つ複数のプロセツサの
動作をエミユレートするプロセツサ装置のエミユ
レーシヨン制御装置において、主記憶が各々のエミユレートすべきプロセツサ
用の領域に分割され、アドレス変換用のアドレスレジスタに付加した
モードフラグの値によつて実行すべき命令のアド
レスが前記領域のいずれに含まれるかを判定する
手段と、実行すべき命令を前記判定する手段の判定結果
に基づいて解釈する命令デコーダ手段とを含むことを特徴とするエミユレーシヨン制御装
置。