JPH0563783A - Dtmf signal generating circuit - Google Patents
Dtmf signal generating circuitInfo
- Publication number
- JPH0563783A JPH0563783A JP24235791A JP24235791A JPH0563783A JP H0563783 A JPH0563783 A JP H0563783A JP 24235791 A JP24235791 A JP 24235791A JP 24235791 A JP24235791 A JP 24235791A JP H0563783 A JPH0563783 A JP H0563783A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sine waveform
- output
- network
- pseudo sine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、デジタル的にプッシュ
電話回線用のＤＴＭＦ(dual-tone multifrequency)信号
を合成して出力するＤＴＭＦ信号発生回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DTMF signal generation circuit for digitally synthesizing and outputting a DTMF (dual-tone multifrequency) signal for a push telephone line.
【０００２】[0002]
【従来の技術】サイン波形を含む任意波形をデジタル的
に合成するためには、例えば、「ＩＣ論理回路設計の基
礎」西野聡著(日刊工業新聞社発行)200頁に記載の構成
により行うことが一般的である。2. Description of the Related Art In order to digitally synthesize an arbitrary waveform including a sine waveform, for example, the structure described in "Basics of IC logic circuit design", Satoshi Nishino (published by Nikkan Kogyo Shimbun), page 200 is used. Is common.
【０００３】また、プッシュ電話回線用のＤＴＭＦ信
号、つまり周波数の異なる２波のサイン波を加算合成し
た信号(ＤＴＭＦ)を得るには、サイン波形合成回路を２
つ用いて、加算合成することが知られている。In order to obtain a DTMF signal for a push telephone line, that is, a signal (DTMF) obtained by adding and synthesizing two sine waves having different frequencies, two sine waveform synthesizing circuits are used.
It is known that the two are used to perform additive synthesis.
【０００４】図５は、従来のサイン波形を含む任意のア
ナログ波形を合成する回路のブロック図である。これ
は、制御回路１よりの信号によりアドレスカウンタ２の
内容が変化し、ＲＯＭ３の出力はアドレスカウンタ２の
示すアドレスに格納されたＲＯＭコードをＤ／Ａコンバ
ータ４に出力する。FIG. 5 is a block diagram of a circuit for synthesizing an arbitrary analog waveform including a conventional sine waveform. This is because the content of the address counter 2 is changed by the signal from the control circuit 1, and the output of the ROM 3 outputs the ROM code stored at the address indicated by the address counter 2 to the D / A converter 4.
【０００５】Ｄ／Ａコンバータ４はＲＯＭ３から入力さ
れるＲＯＭコードに従い任意の波形のアナログ電圧ＡＶ
を出力する。この時のＤ／Ａコンバータ４のビット数は
必要に応じて選択される。また、通常は、アドレスカウ
ンタ２が変化しＲＯＭ出力が変化するとき、ＲＯＭ出力
の各ビットのタイミングのバラツキにより、Ｄ／Ａコン
バータ４の出力信号の変化点でグリッジ(幅の狭いパル
ス)が生じる。The D / A converter 4 has an analog voltage AV of an arbitrary waveform according to the ROM code input from the ROM 3.
Is output. The number of bits of the D / A converter 4 at this time is selected as necessary. Normally, when the address counter 2 changes and the ROM output changes, a glitch (a narrow pulse) is generated at the change point of the output signal of the D / A converter 4 due to the variation in the timing of each bit of the ROM output. ..
【０００６】図６は上記Ｄ／Ａコンバータ４の出力にグ
リッジが生じるのを防止する回路構成例を示し、図に示
すようにＲＯＭ３からのデジタル入力とＤ／Ａコンバー
タ４の入力間にデータバッファ５等のラッチ回路を設け
ることにより、ＲＯＭ３からのデジタル入力の各ビット
が同時にＤ／Ａコンバータ４に入力するようビット数分
入っている。FIG. 6 shows an example of a circuit configuration for preventing the occurrence of glitches in the output of the D / A converter 4, and a data buffer is provided between the digital input from the ROM 3 and the input of the D / A converter 4 as shown in the figure. By providing the latch circuits such as 5, the bits of the digital input from the ROM 3 are input so as to be simultaneously input to the D / A converter 4.
【０００７】また、上記Ｄ／Ａコンバータ４の出力によ
り疑似サイン波形を出力するためには、図５のアドレス
カウンタ２によりＲＯＭ３のアドレスが変化していく順
序でサイン波形になるような電圧がＤ／Ａコンバータ４
より順次出力されるコードをＲＯＭ３よりＤ／Ａコンバ
ータ４に与える必要がある。In order to output a pseudo sine waveform by the output of the D / A converter 4, a voltage such that the sine waveform becomes a sine waveform in the order in which the address of the ROM 3 is changed by the address counter 2 of FIG. / A converter 4
It is necessary to provide the codes output more sequentially from the ROM 3 to the D / A converter 4.
【０００８】図７は、Ｄ／Ａコンバータ４が５ビットの
ときの疑似サイン波の波形例を示す。図７において、横
軸はＲＯＭ３のアドレスを示し、０から始まり２5-1＝3
1までカウントアップした後は、再び０となり、以降こ
れを繰返すが、ここでは、図７に示すとおり１周期分の
みを示している。FIG. 7 shows a waveform example of a pseudo sine wave when the D / A converter 4 has 5 bits. In FIG. 7, the horizontal axis indicates the address of ROM3, starting from 0 and 2 5 -1 = 3
After counting up to 1, it becomes 0 again, and this is repeated thereafter, but here, as shown in FIG. 7, only one cycle is shown.
【０００９】次に縦軸はＲＯＭ３の出力コードを示し、
また同時にＤ／Ａコンバータ４の出力電圧波形でもあ
る。この場合、波形の一番低い電圧は、例えば、基準電
圧等であり、一番高い電圧は、例えば、電源電圧等であ
る。また、中間の波形の電圧は、一番高い電圧と低い電
圧を２のビット数乗に分割した電圧の整数倍の値をとる
ものである。Next, the vertical axis shows the output code of the ROM 3,
At the same time, it is the output voltage waveform of the D / A converter 4. In this case, the lowest voltage of the waveform is, for example, the reference voltage, and the highest voltage is, for example, the power supply voltage. The voltage of the intermediate waveform has a value which is an integral multiple of the voltage obtained by dividing the highest voltage and the lowest voltage into the power of 2 bits.
【００１０】そして、ＤＴＭＦ信号発生のため、上記図
５や図６に例示した疑似サイン波形回路を２つ使用し、
その各出力を加算してＤＴＭＦ信号を合成するのが、従
来一般的に行われていた。To generate the DTMF signal, two pseudo sine waveform circuits illustrated in FIGS. 5 and 6 are used.
It has been common practice in the past to add the respective outputs and synthesize a DTMF signal.
【００１１】[0011]
【発明が解決しようとする課題】上述した疑似サイン波
形発生回路の場合、Ｄ／Ａコンバータでは量子化誤差が
必ず発生するため、疑似サイン波を発生させた場合、そ
の量子化誤差によりサイン波形の基本波に対する高調波
成分で、低次(基本波の２倍，３倍，４倍などの周波数
成分)の成分が多くなり、歪の少ないサイン波でなくな
ってくる。In the case of the pseudo sine waveform generating circuit described above, a quantization error is always generated in the D / A converter. Therefore, when a pseudo sine wave is generated, the sine waveform of the sine waveform is generated by the quantization error. Of the harmonic components with respect to the fundamental wave, low-order (frequency components such as 2 times, 3 times, and 4 times the fundamental wave) components increase, and the sine wave with less distortion disappears.
【００１２】上記図７でＲＯＭアドレスが変化する段の
高次の高調波成分は、簡単にローパスフィルタで減衰さ
せることが出来るので、低次の成分が問題となる。例え
ば、図７の疑似サイン波形の場合、２次高調波成分は1.
35％、３次高調波成分は1.12％、４次高調波成分は0.73
％と計算される。また、20次までの高調波成分による歪
率は1.53％である。つまり、量子化誤差によりサイン波
形が歪んでしまうという問題がある。Since the high-order harmonic components at the stage where the ROM address changes in FIG. 7 can be easily attenuated by the low-pass filter, the low-order components pose a problem. For example, in the case of the pseudo sine waveform in Fig. 7, the second harmonic component is 1.
35%, third harmonic component 1.12%, fourth harmonic component 0.73
Calculated as%. The distortion rate due to the harmonic components up to the 20th order is 1.53%. That is, there is a problem that the sine waveform is distorted due to the quantization error.
【００１３】本発明は、上記問題に鑑み低歪のサイン波
によりＤＴＭＦ信号を作成することを第１の目的とす
る。In view of the above problems, it is a first object of the present invention to create a DTMF signal with a low distortion sine wave.
【００１４】次に従来の回路構成ではＤ／Ａコンバータ
の出力信号の変化点でのグリッジ防止のためＤ／Ａコン
バータのビット数分のデータバッファ等のラッチ回路が
必要であり、半導体集積回路で作る場合など回路規模が
大きくなってしまう問題がある。Next, in the conventional circuit configuration, a latch circuit such as a data buffer for the number of bits of the D / A converter is required to prevent glitches at the change point of the output signal of the D / A converter. There is a problem that the circuit scale becomes large when making it.
【００１５】本発明は、ビット数によらず、ある一定の
集積化可能なサンプルホールド回路を追加するだけで、
グリッジを防止することを第２の目的とする。According to the present invention, regardless of the number of bits, it is possible to add a certain certain sample-hold circuit which can be integrated.
The second purpose is to prevent glitches.
【００１６】また、従来はサイン波の振幅レベルを調整
する場合、ＲＯＭ出力コードを変更するとか、または、
Ｄ／Ａコンバータの出力端子に新たに抵抗等を付けて調
整する必要があり、部品が増加しコストアップとなる問
題があった。Conventionally, when adjusting the amplitude level of the sine wave, the ROM output code is changed, or
It was necessary to newly add a resistor or the like to the output terminal of the D / A converter for adjustment, and there was a problem that the number of parts increased and the cost increased.
【００１７】本発明は、抵抗の値を変えるだけでＤＴＭ
Ｆ信号の２波のサイン波の振幅レベルを調整可能とする
ことを第３の目的とする。According to the present invention, the DTM can be obtained by simply changing the resistance value.
A third object is to make it possible to adjust the amplitude levels of the two sine waves of the F signal.
【００１８】また、サイン波の振幅レベルを電源電圧に
依存せず一定にするためには、Ｄ／Ａコンバータに基準
電圧を供給すればよいが、本発明においては簡単な回路
を追加することで上記サイン波の振幅レベルを一定にす
ることを第４の目的とする。Further, in order to make the amplitude level of the sine wave constant without depending on the power supply voltage, a reference voltage may be supplied to the D / A converter, but in the present invention, a simple circuit is added. A fourth object is to make the amplitude level of the sine wave constant.
【００１９】更に本発明は、Ｄ／Ａコンバータのビット
数をｎとすると〔２のｎ乗〕×〔ｎ〕ビットのＲＯＭが
必要である従来の回路規模の大形化を排除し、回路規模
が小さい集積化に適したコストダウンが可能なＤＴＭＦ
信号発生回路の提供を第５の目的とする。Further, according to the present invention, when the number of bits of the D / A converter is n, it is possible to eliminate the conventional circuit scale increase which requires a ROM of [2 to the power of n] × [n] bits, and to reduce the circuit scale. DTMF suitable for integration with small size
A fifth object is to provide a signal generating circuit.
【００２０】[0020]
【課題を解決するための手段】本発明は、所定電圧端子
と基準電圧端子間に必要本数の抵抗を直列に接続し、該
抵抗の各接続点の電位をサイン波形より計算される電位
に近くなるように各抵抗値が選ばれた抵抗ネットワーク
と、該抵抗ネットワーク内の個々の抵抗の接続点の電位
を、各スイッチのオン／オフにより出力端子に得られる
ようにするスイッチネットワークと、該スイッチネット
ワークの各々のスイッチのオン／オフを制御するカウン
タを含む制御回路とで疑似サイン波形合成回路を構成
し、前記スイッチネットワークの各スイッチのオン／オ
フにより出力端子に疑似サイン波が合成されて出力され
るように２つの前記疑似サイン波形合成回路の出力を加
算回路にて加算し出力するよう構成したことを特徴とす
る。According to the present invention, a required number of resistors are connected in series between a predetermined voltage terminal and a reference voltage terminal, and the potential at each connection point of the resistors is close to the potential calculated from a sine waveform. A resistance network whose resistance values are selected so that the potential at the connection point of the individual resistances in the resistance network is obtained at the output terminal by turning on / off each switch, and the switch network A pseudo sine waveform synthesizing circuit is configured with a control circuit including a counter for controlling the on / off of each switch of the network, and the pseudo sine wave is synthesized and output to the output terminal by turning on / off each switch of the switch network. As described above, the output of the two pseudo sine waveform synthesizing circuits is added by an adding circuit and output.
【００２１】[0021]
【作用】本発明によれば、各疑似サイン波形合成回路の
各２波の疑似サイン波形は、抵抗ネットワークの抵抗に
よる分圧電圧を、サイン波形の時間軸方向に等分に分割
して各タイミングにおけるサイン波形の電圧と等しくす
ることにより上記疑似サイン波形を合成しているので、
合成したサイン波形の基本波に対する高調波成分を計算
すると、疑似サイン波形の階段部波形(クロック成分)の
高調波は存在するが、それ以外の高調波成分が存在しな
い。According to the present invention, each of the two pseudo sine waveforms of each pseudo sine waveform synthesizing circuit divides the divided voltage by the resistance of the resistor network into equal parts in the time axis direction of the sine waveform at each timing. Since the pseudo sine waveform is synthesized by making it equal to the voltage of the sine waveform in,
When a harmonic component of the synthesized sine waveform with respect to the fundamental wave is calculated, a harmonic of the staircase waveform (clock component) of the pseudo sine waveform exists, but no other harmonic component exists.
【００２２】そして、前記階段部波形のクロック成分
は、基本波と周波数が離れているため簡単なローパスフ
ィルタにより可成り減衰させることができ、低歪のサイ
ン波を生成することが可能である。Since the clock component of the staircase waveform has a frequency different from that of the fundamental wave, it can be considerably attenuated by a simple low-pass filter, and a low-distortion sine wave can be generated.
【００２３】[0023]
【実施例】図１は、本発明の基本回路構成図を示し、図
１において、６及び７は疑似サイン波形合成回路、８は
加算回路、９及び10は夫々上記疑似サイン波形合成回路
６，７への階段部波形のクロック成分入力端子、６Ａ及
び７Ａは疑似サイン波形の出力端子，８Ａは加算回路８
からのＤＴＭＦ信号出力端子である。1 shows a basic circuit configuration of the present invention. In FIG. 1, 6 and 7 are pseudo sine waveform synthesizing circuits, 8 is an adding circuit, and 9 and 10 are the pseudo sine waveform synthesizing circuits 6 and 6, respectively. Clock component input terminal of staircase waveform to 7, 6A and 7A are output terminals of pseudo sine waveform, 8A is adder circuit 8
From the DTMF signal output terminal.
【００２４】これは、疑似サイン波形の階段部波形にお
けるクロック成分が入力端子９及び10に加えられると、
疑似サイン波形合成回路６及び７にて疑似サイン波形が
生成され、出力端子６Ａ及び７Ａに疑似サイン波形が出
力され、加算回路８により両疑似サイン波形が加算され
て、出力端子８ＡにＤＴＭＦ信号が出力される。This is because when the clock component in the staircase waveform of the pseudo sine waveform is applied to the input terminals 9 and 10,
The pseudo sine waveform synthesizing circuits 6 and 7 generate pseudo sine waveforms, the pseudo sine waveforms are output to the output terminals 6A and 7A, the pseudo sine waveforms are added by the adding circuit 8, and the DTMF signal is output to the output terminal 8A. Is output.
【００２５】図２は、疑似サイン波形合成回路６及び７
の一実施例を示し、両回路とも同じ構成である。FIG. 2 shows pseudo-sine waveform synthesizing circuits 6 and 7.
One example is shown, and both circuits have the same configuration.
【００２６】図２において、11は抵抗ネットワークで、
その一端は所定電圧端子11Ａに接続され、また、他端は
基準電圧端子11Ｂに接続されている。この抵抗ネットワ
ーク11は、例えば、図２に示すように抵抗Ｒ0，Ｒ1，…
Ｒm，Ｒm+1を直列に接続したものである。In FIG. 2, 11 is a resistor network,
One end thereof is connected to the predetermined voltage terminal 11A, and the other end is connected to the reference voltage terminal 11B. This resistor network 11 has resistors R 0 , R 1 , ... As shown in FIG.
R m and R m + 1 are connected in series.
【００２７】12はスイッチネットワークで、図２に例示
するようにＳ1，Ｓ2，…Ｓm-1，Ｓmの各スイッチを備
え、この各スイッチＳ1〜Ｓmの可動片に上記抵抗ネット
ワーク11の各々の抵抗の接続点の分圧電圧Ｖ1，Ｖ2…Ｖ
m，Ｖm+1が入力される。A switch network 12 includes switches S 1 , S 2 , ... S m-1 and S m , as shown in FIG. 2, and the resistors are connected to the movable pieces of the switches S 1 to S m. The divided voltages V 1 , V 2 ... V at the connection points of the resistors of the network 11
m and V m + 1 are input.
【００２８】13は制御回路で、上記スイッチネットワー
ク12の各スイッチＳ1〜Ｓmをオン／オフ制御するための
カウンタ(図略)を含むものであり、そのオン／オフ制御
の切替タイミングは、入力端子９(10)から入力されるク
ロックにより制御され、抵抗ネットワーク11の各抵抗の
接続点の分圧電圧Ｖ1〜Ｖm+1を順繰りにスイッチネット
ワーク12の出力端子12Ａへ出力する。A control circuit 13 includes a counter (not shown) for ON / OFF controlling each of the switches S 1 to S m of the switch network 12, and the ON / OFF control switching timing is as follows. Controlled by the clock input from the input terminal 9 (10), the divided voltages V 1 to V m + 1 at the connection points of the resistors of the resistor network 11 are sequentially output to the output terminal 12A of the switch network 12.
【００２９】ここで、上記抵抗ネットワーク11の各抵抗
値は、例えば、次のように決められる。即ち、出力端子
12Ａにより疑似サイン波形を出力するために、各抵抗値
を決めるには、波形の最大電位を、例えば、Ｖ1とし、
最小電位をＶm+1とすると、Ｖk(ｋ＝１，２，…，ｍ)の
電位は、Here, each resistance value of the resistance network 11 is determined as follows, for example. That is, the output terminal
To determine each resistance value in order to output a pseudo sine waveform with 12 A, the maximum potential of the waveform is set to, for example, V 1 .
If the minimum potential is V m + 1 , the potential of V k (k = 1, 2, ..., M) is
【００３０】[0030]
【数１】 [Equation 1]
【００３１】とすればよい。従って、Ｖkでの抵抗の関
係式は、It suffices that Therefore, the relational expression of resistance at V k is
【００３２】[0032]
【数２】 [Equation 2]
【００３３】となる。Ｒ1＋Ｒ2＋…Ｒm＝Ｒ(一定)と、
例えば、決めると、上式より、It becomes R 1 + R 2 + ... R m = R (constant),
For example, if you decide, from the above formula,
【００３４】[0034]
【数３】 [Equation 3]
【００３５】と決めることができる。It can be determined that
【００３６】上述した各抵抗値をもつ抵抗ネットワーク
を使って、出力端子12Ａに疑似サイン波形を出力させる
ためには、例えば、スイッチＳ1〜Ｓmは、まず、Ｖm+1
の電位を出力端子12Ａに出力した後、次のタイミングで
はＶm，次はＶm-1のように制御回路13によってスイッチ
Ｓ1〜Ｓmを順次オン／オフ制御し、Ｖ1を出力端子12Ａ
に出力した後は、元に戻って、Ｖ2を出力し、Ｖ3，Ｖ4
…Ｖm+1まで出力することにより１周期の疑似サイン波
形を作ることができる。In order to output a pseudo sine waveform to the output terminal 12A using the resistance network having the above-mentioned resistance values, for example, the switches S 1 to S m are first set to V m + 1.
After outputting the potential at the output terminal 12A, V m at the next timing, the next sequential on / off control of the switches S 1 to S m by the control circuit 13 as V m-1, the output terminals V 1 12A
After the output, back to the original, and outputs V 2, V 3, V 4
By outputting up to V m + 1, a pseudo-sine waveform of one cycle can be created.
【００３７】上記疑似サイン波形を連続的に出力端子12
Ａに出力するためには、制御回路13によりスイッチＳ1
〜Ｓmのオン／オフ制御を順繰りに繰返せばよい。The above pseudo sine waveform is continuously output terminal 12
In order to output to A, the control circuit 13 switches S 1
On / off control of to S m may be repeated in sequence.
【００３８】次にスイッチが切替わるオン／オフのタイ
ミングについては実際にはバラツクため、出力端子12Ａ
には、Ｖ1〜Ｖm+1以外の電圧、いわゆるグリッジが出力
されることがある。このグリッジ防止のため図３に例示
するように出力端子12からの類似サイン波形出力をサン
プルホールド回路14へ入力し、該サンプルホールド回路
の出力端子14Ａからの疑似サイン波形出力を用いる。Next, since the on / off timing at which the switch is switched actually varies, the output terminal 12A
May output a voltage other than V 1 to V m + 1 , a so-called glitch. To prevent this glitch, a similar sine waveform output from the output terminal 12 is input to the sample hold circuit 14 as shown in FIG. 3, and a pseudo sine waveform output from the output terminal 14A of the sample hold circuit is used.
【００３９】このサンプルホールド回路14では、スイッ
チネットワーク12のオン／オフのバタック間をホールド
し、スイッチが安定してからサンプルするようにするこ
とで、グリッジ出力が防止される。The sample-hold circuit 14 holds the interval between the on / off batches of the switch network 12 so as to sample after the switch becomes stable, thereby preventing the glitch output.
【００４０】また、上記図２の所定電圧端子11Ａの電位
を、例えば、Ｖ(＞０v)とすると、Ｖ1及びＶm+1の電位
は、夫々下式となる。Further, assuming that the potential of the predetermined voltage terminal 11A in FIG. 2 is V (> 0 v ), the potentials of V 1 and V m + 1 are given by the following equations.
【００４１】[0041]
【数４】 [Equation 4]
【００４２】[0042]
【数５】 [Equation 5]
【００４３】従って、疑似サイン波形の最大電位，最小
電位は、抵抗Ｒ0，Ｒm+1を変えることにより、変更可能
であり、サイン波形の振幅を簡単に調整することができ
る。Therefore, the maximum potential and the minimum potential of the pseudo sine waveform can be changed by changing the resistors R 0 and R m + 1 , and the amplitude of the sine waveform can be easily adjusted.
【００４４】また、サイン波形の振幅レベルを一定に保
つ必要がある場合、次の２つの手段で実施可能である。
即ち、第１は図４に例示するように所定電圧端子11Ａと
抵抗ネットワーク11の間に定電流源15を設けることによ
り、抵抗ネットワーク11の各抵抗Ｒ0〜Ｒm+1は一定であ
るため、Ｖ0の電位は所定電圧端子11Ａの電位によらず
一定に保つことができ、サイン波形の振幅レベルが一定
となる。If it is necessary to keep the amplitude level of the sine waveform constant, the following two means can be used.
That is, first, since the constant current source 15 is provided between the predetermined voltage terminal 11A and the resistor network 11 as illustrated in FIG. 4, the resistors R 0 to R m + 1 of the resistor network 11 are constant. , V 0 can be kept constant regardless of the potential of the predetermined voltage terminal 11A, and the amplitude level of the sine waveform becomes constant.
【００４５】また、第２は上記定電圧電流源15に代え、
所定電圧端子11Ａに定電圧源を接続しても、Ｖ0の電位
は一定となるため、サイン波形の振幅レベルを一定にす
ることができる。In the second, instead of the constant voltage current source 15,
Even if a constant voltage source is connected to the predetermined voltage terminal 11A, the potential of V 0 becomes constant, so that the amplitude level of the sine waveform can be made constant.
【００４６】[0046]
【発明の効果】以上説明したように本発明のＤＴＭＦ信
号発生回路は、ＤＴＭＦ信号を合成した場合、各２波の
疑似サイン波形は、抵抗ネットワークによる分圧電圧を
サイン波形の時間軸方向に等分に分割して各タイミング
におけるサイン波形の電圧と等しくすることにより疑似
サイン波形を合成しているため、合成したサイン波形の
基本波に対する高調波成分が存在しない。そして、疑似
サイン波形における階段部波形のクロック成分は基本波
と周波数が離れているため簡単なローパスフィルタによ
り可成り減衰させることが出来、低歪なサイン波形を合
成することができる。As described above, in the DTMF signal generating circuit of the present invention, when the DTMF signals are combined, the pseudo sine waveform of each two waves has the divided voltage by the resistor network in the time axis direction of the sine waveform. Since the pseudo sine waveform is synthesized by dividing into minutes and equalizing the voltage of the sine waveform at each timing, there is no harmonic component with respect to the fundamental wave of the synthesized sine waveform. Since the clock component of the staircase waveform in the pseudo sine waveform is separated from the fundamental wave in frequency, it can be considerably attenuated by a simple low-pass filter, and a low-distortion sine waveform can be synthesized.
【００４７】また本発明においては、サイン波形を抵抗
ネットワークの各抵抗値(抵抗比)にプログラムするた
め、従来のようなＲＯＭが不要であり、回路が簡単にな
りコストダウンが可能である。Further, in the present invention, since the sine waveform is programmed to each resistance value (resistance ratio) of the resistance network, the ROM as in the prior art is unnecessary, the circuit becomes simple and the cost can be reduced.
【００４８】また、本発明の疑似サイン波形合成回路に
おいては、クロックタイミングの変化時点におけるアナ
ログ出力電圧に生じるグリッジを取り除くためには、サ
ンプルホールド回路を１個追加すればよく、従来のよう
にビットごとに同期回路を入れていると、ビット数が増
えると、グリッジ除去回路も増えてしまうため、コスト
アップにつながるが、本発明の場合には、ビット数によ
ってグリッジ除去回路が増加しないため、回路規模が小
さくなりコストダウンが可能となる。Further, in the pseudo-sine waveform synthesizing circuit of the present invention, in order to remove the glitch generated in the analog output voltage at the time of changing the clock timing, one sample hold circuit may be added. If a synchronizing circuit is provided for each of them, an increase in the number of bits leads to an increase in the number of glitch removing circuits, which leads to an increase in cost.However, in the case of the present invention, the number of the glitch removing circuits does not increase depending on the number of bits. The scale becomes smaller and the cost can be reduced.
【００４９】また、抵抗ネットワークの一部の抵抗の大
きさを変えることによりサイン波形の振幅レベルを変更
することが出来るため、抵抗トリミング等により振幅レ
ベルの合わせ込みとか、調整が容易に可能である。特に
ＤＴＭＦ信号の高群(４波)と低群(４波)の振幅レベル比
の合わせ込みに有効である。Since the amplitude level of the sine waveform can be changed by changing the size of the resistance of a part of the resistance network, it is possible to adjust the amplitude level easily by resistance trimming or the like. .. Particularly, it is effective for matching the amplitude level ratios of the high group (4 waves) and the low group (4 waves) of the DTMF signal.
【００５０】さらに本発明は、出力のサイン波の振幅レ
ベルを電源電圧に依存せず一定にするために、本発明に
おいては、抵抗ネットワークに定電圧源または定電流源
のどちらも利用可能であるため、全体の回路システムに
合わせてどちらか一方を選択出来るため、コストメリッ
トの出る方法を選択して使用することが可能である。Further, in the present invention, either a constant voltage source or a constant current source can be used for the resistor network in order to make the amplitude level of the output sine wave constant independent of the power supply voltage. Therefore, either one can be selected in accordance with the entire circuit system, and thus it is possible to select and use the method with the cost advantage.
【図１】本発明の基本回路構成図である。FIG. 1 is a basic circuit configuration diagram of the present invention.
【図２】図１の疑似サイン波形合成回路の一実施例を示
す図である。FIG. 2 is a diagram showing an embodiment of the pseudo sine waveform synthesis circuit of FIG.
【図３】本発明のグリッジ防止のための一回路例を示す
図である。FIG. 3 is a diagram showing an example of a circuit for preventing glitches of the present invention.
【図４】本発明の振幅レベルを一定に調整するための一
回路列である。FIG. 4 is a circuit row for adjusting the amplitude level of the present invention to be constant.
【図５】従来のアナログ波形を合成する回路のブロック
図である。FIG. 5 is a block diagram of a conventional circuit for synthesizing analog waveforms.
【図６】従来のＤ／Ａコンバータの出力にグリッジが生
じるのを防止する回路構成例を示す図である。FIG. 6 is a diagram showing an example of a circuit configuration for preventing a glitch from occurring in an output of a conventional D / A converter.
【図７】従来のＤ／Ａコンバータが５ビットのときの疑
似サイン波の波形例を示す図である。FIG. 7 is a diagram showing a waveform example of a pseudo sine wave when the conventional D / A converter has 5 bits.
６，７…疑似サイン波形合成回路、 ８…加算回路、
８Ａ…ＤＴＭＦ信号出力端子、 ９，10…クロック入力
端子、 11…抵抗ネットワーク、 11Ａ…所定電圧端
子、 11Ｂ…基準電圧端子、 12…スイッチネットワー
ク、 12Ａ，14Ａ…疑似サイン信号出力端子、 13…制
御回路、 14…サンプルホールド回路、 15…定電流
源、 Ｒ0，Ｒ1，・・・Ｒm，Ｒm+1…抵抗、 Ｖ1，Ｖ2，・
・・Ｖm，Ｖm+1…分圧電圧、 Ｓ1，Ｓ2，・・・Ｓm，Ｓm-1
…スイッチ。6, 7 ... Pseudo-sine waveform synthesis circuit, 8 ... Addition circuit,
8A ... DTMF signal output terminal, 9,10 ... clock input terminal, 11 ... resistor network, 11A ... predetermined voltage terminal, 11B ... reference voltage terminal, 12 ... switch network, 12A, 14A ... pseudo sign signal output terminal, 13 ... control Circuit, 14 ... Sample and hold circuit, 15 ... Constant current source, R 0 , R 1 , ... R m , R m + 1 ... Resistor, V 1 , V 2 , ...
..V m , V m + 1 ... Divided voltage, S 1 , S 2 , ... S m , S m-1
…switch.
Claims (4)
数の抵抗を直列に接続し、該抵抗の各接続点の電位をサ
イン波形より計算される電位に近くなるように各抵抗値
が選ばれた抵抗ネットワークと、該抵抗ネットワーク内
の個々の抵抗の接続点の電位を、各スイッチのオン／オ
フにより出力端子に得られるようにするスイッチネット
ワークと、該スイッチネットワークの各々のスイッチの
オン／オフを制御するカウンタを含む制御回路とで疑似
サイン波形合成回路を構成し、前記スイッチネットワー
クの各スイッチのオン／オフにより出力端子に疑似サイ
ン波が合成されて出力されるように２つの前記疑似サイ
ン波形合成回路の出力を加算回路にて加算し出力するよ
う構成したことを特徴とするＤＴＭＦ信号発生回路。1. A required number of resistors are connected in series between a predetermined voltage terminal and a reference voltage terminal, and each resistance value is selected so that the potential at each connection point of the resistors is close to the potential calculated from a sine waveform. Resistor network, a switch network for obtaining the potential at the connection point of the individual resistors in the resistor network at the output terminal by turning on / off each switch, and on / off of each switch of the switch network. A pseudo sine waveform synthesizing circuit is configured with a control circuit including a counter for controlling off, and two pseudo sine waves are synthesized so that a pseudo sine wave is synthesized and output to an output terminal by turning on / off each switch of the switch network. A DTMF signal generating circuit characterized in that the output of a sine waveform synthesizing circuit is added and output by an adding circuit.
サンプルホールド回路を通した後、加算回路にて加算す
るよう構成したことを特徴とする請求項１記載のＤＴＭ
Ｆ信号発生回路。2. The DTM according to claim 1, wherein the outputs of the respective pseudo sine waveform synthesizing circuits are configured to be added by an adding circuit after passing through respective sample and hold circuits.
F signal generation circuit.
ワークの所定電圧端子側または基準電圧端子側に一番近
い抵抗の値を調整して、疑似サイン波形の振幅の大きさ
を調整することにより、ＤＴＭＦ信号の２つのサイン波
形の振幅比を調整可能にしたことを特徴とする請求項１
記載のＤＴＭＦ信号発生回路。3. The value of the resistor closest to the predetermined voltage terminal side or the reference voltage terminal side of the resistance network of each pseudo sine waveform synthesizing circuit is adjusted to adjust the magnitude of the amplitude of the pseudo sine waveform. 2. An amplitude ratio between two sine waveforms of a DTMF signal is adjustable.
The DTMF signal generation circuit described.
ワークの所定電圧端子と該抵抗ネットワークの間に接続
された定電流源または定電圧源により駆動することを特
徴とする請求項１記載のＤＴＭＦ信号発生回路。4. The DTMF signal according to claim 1, which is driven by a constant current source or a constant voltage source connected between a predetermined voltage terminal of a resistance network of each pseudo sine waveform synthesizing circuit and the resistance network. Generator circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24235791A JPH0563783A (en) | 1991-08-29 | 1991-08-29 | Dtmf signal generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24235791A JPH0563783A (en) | 1991-08-29 | 1991-08-29 | Dtmf signal generating circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0563783A true JPH0563783A (en) | 1993-03-12 |
Family
ID=17087988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24235791A Pending JPH0563783A (en) | 1991-08-29 | 1991-08-29 | Dtmf signal generating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0563783A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7019567B2 (en) * | 2003-04-30 | 2006-03-28 | Sony Corporation | Sine wave generation circuit |
| KR101127760B1 (en) * | 2011-11-03 | 2012-03-27 | 부흥시스템(주) | A test device for correcting the voltage of a circuit breaker in the distribution line, the method of correcting using a test device |
-
1991
- 1991-08-29 JP JP24235791A patent/JPH0563783A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7019567B2 (en) * | 2003-04-30 | 2006-03-28 | Sony Corporation | Sine wave generation circuit |
| KR101127760B1 (en) * | 2011-11-03 | 2012-03-27 | 부흥시스템(주) | A test device for correcting the voltage of a circuit breaker in the distribution line, the method of correcting using a test device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4338592A (en) | High accuracy digital-to-analog converter and transient elimination system thereof | |
| US4727570A (en) | Waveform generators | |
| JPS5970019A (en) | Shift register delay circuit | |
| GB2341501A (en) | A high speed test waveform generator using delay elements, and a self-testing semiconductor device incorporating the generator | |
| US3992582A (en) | Reverberation sound producing apparatus | |
| US4939518A (en) | Analog to digital converter | |
| US4061909A (en) | Variable waveform synthesizer using digital circuitry | |
| US3941942A (en) | Two of eight tone encoder | |
| WO2001004732A1 (en) | Waveform generator and test apparatus | |
| JPH04152715A (en) | Digital/analog converter | |
| EP0743758B1 (en) | Quadratic digital/analog converter | |
| JPH0563783A (en) | Dtmf signal generating circuit | |
| GB2253103A (en) | Video analog-to-digital converter | |
| EP0570444B1 (en) | Frequency synthesiser | |
| JPH04294618A (en) | Sine wave synthesis circuit | |
| US4084111A (en) | Apparatus for the digital control of analog signal | |
| JPS61144930A (en) | Signal forming circuit | |
| JPH04323914A (en) | D/a converter | |
| KR19980065270A (en) | Digital-to-Analog Converter Using Resistive Heat | |
| JP2605680B2 (en) | Audio noise generation circuit | |
| JPS59141805A (en) | Repeated waveform generating circuit | |
| JP2000183741A (en) | A/d converter circuit | |
| JPS5928091B2 (en) | Digital-analog conversion process | |
| KR900000250B1 (en) | Triangular wave generating circuit | |
| JPH06188965A (en) | Dtmf signal generating circuit |