JPH0563098B2 - - Google Patents
Info
- Publication number
- JPH0563098B2 JPH0563098B2 JP1005581A JP558189A JPH0563098B2 JP H0563098 B2 JPH0563098 B2 JP H0563098B2 JP 1005581 A JP1005581 A JP 1005581A JP 558189 A JP558189 A JP 558189A JP H0563098 B2 JPH0563098 B2 JP H0563098B2
- Authority
- JP
- Japan
- Prior art keywords
- image recognition
- recognition mark
- anode electrode
- metal electrode
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 49
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 17
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 10
- 238000000034 method Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Image Analysis (AREA)
- Image Processing (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は画像認識用標識を有する半導体素子に
関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device having a mark for image recognition.
半導体素子（半導体チツプ）上の電極と外部リ
ードとの間を電気的に接続するためのリード細線
は、周知の自動ワイヤボンダによつてワイヤボン
デイングされる。
Lead thin wires for electrically connecting electrodes on a semiconductor element (semiconductor chip) and external leads are wire bonded by a well-known automatic wire bonder.
〔発明が解決しようとする課題〕
ワイヤボンデイングにおいて、リード細線を半
導体チツプ上の電極と外部リードとの間に正確に
接続するためには、ワイヤボンダのボンデイング
ヘツド（リード細線を加圧する部分）を半導体チ
ツプ上の電極に正確に配置することが重要であ
る。従来、整流ダイオードのような電極が比較的
大面積の半導体チツプでは、リードフレームの支
持板上に半導体チツプを正確に位置決めして固着
し、このリードフレームを所定ピツチで間欠的に
搬送して半導体チツプ上の電極をボンデイングヘ
ツドの下方に正確に配置させることでそれを実現
していた。ところが、上記の方法によると、支持
板上の半導体チツプの位置決め精度がそなままワ
イヤボンデイングの接続精度（ボンデイング精
度）となるため、精度の高いワイヤボンデイング
を行うことが困難である。したがつて、半導体チ
ツプが小形化した場合やリード細線を半導体チツ
プの一方の側に片寄つた位置にワイヤボンデイン
グするような場合にボンデイングの位置精度が不
十分になることがある。また、半導体チツプを認
識せずにワイヤボンデイングを行うために、何ら
かの理由により半導体チツプが固着されなかつた
支持板に対しても不要なワイヤボンデイングが施
されることになり、生産性の点が不利である。上
記問題を解決するには画像認識機能を有するワイ
ヤボンダを使用する方法が考えられる。即ち、半
導体チツプ上に設けられた画像認識用標識を予め
記憶させた画像データとのパターンマツチツグに
より認識することにより半導体チツプの位置を検
出してからワイヤボンデイングする方法である。
この方法によれば、接続精度の高いワイヤボンデ
イグが可能となるし、チツプの固着されていない
支持板に対してワイヤボンデイングが施されるこ
ともない。ところで、半導体チツプの支持板への
固着を量産化した場合、半導体チツプが支持板の
標準位置に対して回転方向に偏位して固着される
ことがある。この場合、画像認識用標識も回転方
向に偏位する。ところで単一電極の整流ダイオー
ドチツプ等ではワイヤボンデイング位置が正しけ
れば上記回転方向の偏位はワイヤボーデイングに
さほど支障を来たさない。したがつて、回転方向
の偏位のみの半導体チツプではワイヤボンデイン
グが施されるのが望ましい。しかしながら、従来
一般に使用されている「〓」形状の画像認識用標
識では回転方向に偏位すると画像認識ができない
ために、ワイヤボンデイングが行えなくなること
があつた。もちろん、半導体チツプの回転方向で
の位置検出も行えば画像認識が可能となるが、認
識時間が長くなりワイヤボンデイングの高速化の
点で不利である。[Problem to be Solved by the Invention] In wire bonding, in order to accurately connect a thin lead wire between an electrode on a semiconductor chip and an external lead, the bonding head (the part that presses the thin lead wire) of the wire bonder must be connected to the semiconductor chip. Accurate placement of the electrodes on the chip is important. Conventionally, for semiconductor chips such as rectifier diodes with relatively large electrodes, the semiconductor chips were accurately positioned and fixed on the support plate of a lead frame, and the lead frame was intermittently conveyed at predetermined pitches. This was achieved by placing the electrodes on the chip precisely below the bonding head. However, according to the above method, the positioning accuracy of the semiconductor chip on the support plate directly becomes the connection accuracy (bonding accuracy) of wire bonding, so it is difficult to perform highly accurate wire bonding. Therefore, when a semiconductor chip is downsized or when a thin lead wire is wire-bonded to a position offset to one side of the semiconductor chip, the positional accuracy of the bonding may become insufficient. Furthermore, since wire bonding is performed without recognizing the semiconductor chip, unnecessary wire bonding is performed on support plates to which the semiconductor chip is not fixed for some reason, which is disadvantageous in terms of productivity. It is. A possible solution to the above problem is to use a wire bonder with an image recognition function. That is, this is a method in which the position of the semiconductor chip is detected by recognizing an image recognition mark provided on the semiconductor chip by pattern matching with pre-stored image data, and then wire bonding is performed.
According to this method, wire bonding with high connection accuracy is possible, and wire bonding is not performed on a support plate to which a chip is not fixed. By the way, when the semiconductor chips are mass-produced to be fixed to the support plate, the semiconductor chips may be fixed in a rotational direction deviated from the standard position of the support plate. In this case, the image recognition mark is also displaced in the rotational direction. By the way, in the case of a single-electrode rectifier diode chip, etc., if the wire bonding position is correct, the deviation in the rotational direction does not cause much trouble in wire boarding. Therefore, it is desirable that wire bonding be applied to semiconductor chips that are only deviated in the rotational direction. However, with the commonly used "〓"-shaped image recognition mark, image recognition cannot be performed if the mark is deviated in the direction of rotation, which sometimes makes wire bonding impossible. Of course, if the position of the semiconductor chip in the rotational direction is also detected, image recognition becomes possible, but this increases the recognition time and is disadvantageous in terms of increasing the speed of wire bonding.
そこで、本発明の目的は、回転方向の偏位が発
生した場合であつても画像認識によつてワイヤボ
ンデイングすることができる半導体素子を提供す
ることにある。 SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a semiconductor element that can be wire-bonded by image recognition even when deviation in the rotational direction occurs.
上記目的を達成するための本願の第１番目の発
明は、半導体基体の一方の主面にリード細線を接
続するための金属電極が形成されており、該金属
電極が画像認識用標識を備えており、該画像認識
用標識は平面的に見て円環状パターン又は切欠領
域を有する略円環状パターンに形成されており、
前記金属電極は平面的に見て前記画像認識用標識
の内側と外側との両方に設けられていることを特
徴とする半導体素子に係わるものである。
A first invention of the present application to achieve the above object is that a metal electrode for connecting a thin lead wire is formed on one main surface of a semiconductor substrate, and the metal electrode is provided with an image recognition mark. The image recognition mark is formed in a circular pattern or a substantially circular pattern having a cutout area when viewed from above,
The present invention relates to a semiconductor element characterized in that the metal electrode is provided both inside and outside the image recognition mark when viewed in plan.
上記目的を達成するための本願の第２番目の発
明は、半導体基体の一方の主面に金属電極が形成
されており、前記金属電極が画像認識用標識を備
えており、前記画像認識用標識は前記金属電極の
中央部に位置するとともに円形又は略円形又は略
円環状の平面形状を有しており、前記金属電極の
前記画像認識用標識の一方の外側部分と他方の外
側部分とがリード細線の接続領域とされているこ
とを特徴とする半導体素子に係わるものである。 A second invention of the present application for achieving the above object is that a metal electrode is formed on one main surface of a semiconductor substrate, the metal electrode is provided with an image recognition mark, and the image recognition mark is located at the center of the metal electrode and has a circular, substantially circular, or substantially annular planar shape, and one outer portion of the image recognition mark of the metal electrode and the other outer portion of the metal electrode are connected to each other. The present invention relates to a semiconductor element characterized by a thin wire connection region.
第１番目の発明の半導体素子の画像認識用標識
は円環状パターン又は略円環状パターンを有す
る。したがつて、半導体素子が支持板等に対して
回転方向に偏位して固着された場合であつても、
画像認識用標識を円環状の画像としてとらえるこ
とができる。このため、回転方向の偏位が生じて
もワイヤボンデイングに支障のない半導体素子の
場合に画像認識機能を有するワイヤボンダを使用
して高速かつ「認識不可能」の少ないワイヤボン
デイングを行える。また、画像認識用標識の内側
領域と外側領域との両方にボンデイングパツドと
して機能する電極が存在するため、画像認識用標
識を設けたことによる電極の実効面積の低下は実
質的にない。また、半導体素子の欠落も当然検出
されるので、半導体素子の欠落している支持板に
不要なワイヤボンデイングを行うことがない。
The mark for image recognition of a semiconductor device according to the first aspect of the invention has a circular pattern or a substantially circular pattern. Therefore, even if the semiconductor element is fixed to the support plate etc. with deviation in the rotational direction,
The image recognition mark can be captured as a circular image. Therefore, in the case of a semiconductor element in which wire bonding is not affected even if deviation occurs in the rotational direction, wire bonding can be performed at high speed and with less "unrecognizability" using a wire bonder having an image recognition function. Further, since the electrodes functioning as bonding pads are present in both the inner region and the outer region of the image recognition mark, there is substantially no reduction in the effective area of the electrodes due to the provision of the image recognition mark. Further, since the missing semiconductor element is naturally detected, unnecessary wire bonding is not performed on the support plate where the semiconductor element is missing.
第２番目の発明の半導体素子では、画像認識用
標識の平面形状が円形又は略円形又は円環状とな
つているから、回転方向に偏位した場合でも画像
認識用標識を円形又は円環状の画像として識別で
きる。従つて、半導体素子が支持板に対して回転
方向に曲つて固定された場合でも高速かつ「認識
不可能」の少ない画像認識を行うことができる。
更に画像認識用標識が金属電極の略中央部に配置
されており、画像認識用標識の周囲の金属電極を
リード細線の接続部分として利用できる。したが
つて、リード細線を画像認識用標識の両側に位置
精度良く接続でき、これらのリード細線及び半導
体素子内の電流分布が良好となり、許容通電電流
値の増大が良好に達成できる。 In the semiconductor device of the second invention, since the planar shape of the image recognition mark is circular, approximately circular, or annular, even when the image recognition mark is deviated in the rotational direction, the image recognition mark can be used as a circular or annular image. can be identified as Therefore, even when the semiconductor element is bent and fixed in the rotational direction with respect to the support plate, image recognition can be performed at high speed and with fewer "unrecognizable" problems.
Further, the image recognition mark is arranged approximately at the center of the metal electrode, and the metal electrode around the image recognition mark can be used as a connecting portion for the thin lead wire. Therefore, the thin lead wires can be connected to both sides of the image recognition mark with high positional accuracy, the current distribution in these thin lead wires and the semiconductor element becomes good, and the allowable current value can be increased satisfactorily.
〔第１の実施例〕
次に、第１図〜第６図を参照して本発明の第１
の実施例に係わる整流素子及びその製造方法を説
明する。[First Embodiment] Next, referring to FIGS. 1 to 6, the first embodiment of the present invention will be described.
A rectifying element and a method of manufacturing the same according to an embodiment will be described.
第２図に示すように、ダイオードチツプ１１
は、n+形領域１とｎ形領域２とp+形領域３とか
ら成るシリコン半導体基体４の一方の主面にアノ
ード電極（第１の主電極）５を有し、他方の主面
にカソード電極（第２の主電極）６を有する。ア
ノード電極５及びカソード電極６はいずれも略正
四角形の平面形状を有しており、それぞれ縁部を
除いて半導体基体４の一方の主面及び他方の主面
のほぼ全面に形成されている。アノード電極５は
アルミニウム電極から成つており、後述するよう
にリード細線が接続される。カソード電極６はチ
タンとニツケルの二層電極から成つており、支持
板の一方の主面に固着される。本実施例の従来例
と異なる点は、アノード電極５に画像認識用標識
７が形成されていること、及び画像認識用標識７
の平面形状にある。画像認識用標識７は、半導体
基体４の一方の主面にアノード電極５を形成せず
に、半導体基体４の一方の主面を露出させた非電
極部分から成る。本実施例の画像認識用標識７は
アノード電極５を真空蒸着によつて全面に形成し
た後にエツチング等でアノード電極５の一部を除
去することによつて形成されている。第１図に示
すように、画像認識用標識７はアノード電極５の
ほぼ中央部、即ち半導体基体４のほぼ中央部に形
成されており、略円環状の平面形状を有する。但
し、画像認識用標識７は完全に閉じた円環状パタ
ーンとはなつておらず、切欠領域を有する円環状
パターンになつている。円環状パターンの切欠領
域はアノード電極５の残存部８である。したがつ
て、画像認識用標識７はアノード電極５残存部８
で分断されている。アノード電極５は画像認識用
標識７の内側と外側との両方に形成されており、
両者は残存部８で電気的に接続されている。 As shown in FIG.
has an anode electrode (first main electrode) 5 on one main surface of a silicon semiconductor substrate 4 consisting of an n + type region 1, an n type region 2, and a p + type region 3, and an anode electrode (first main electrode) 5 on the other main surface. It has a cathode electrode (second main electrode) 6. Both the anode electrode 5 and the cathode electrode 6 have a substantially square planar shape, and are formed on substantially the entire surface of one main surface and the other main surface of the semiconductor substrate 4, respectively, except for the edges. The anode electrode 5 is made of an aluminum electrode, and a thin lead wire is connected thereto as will be described later. The cathode electrode 6 is made of a two-layer electrode made of titanium and nickel, and is fixed to one main surface of the support plate. The difference between this embodiment and the conventional example is that an image recognition mark 7 is formed on the anode electrode 5, and an image recognition mark 7 is formed on the anode electrode 5.
It is in the planar shape of. The image recognition mark 7 is composed of a non-electrode portion in which one main surface of the semiconductor substrate 4 is exposed without the anode electrode 5 formed thereon. The image recognition mark 7 of this embodiment is formed by forming the anode electrode 5 on the entire surface by vacuum deposition and then removing a part of the anode electrode 5 by etching or the like. As shown in FIG. 1, the image recognition mark 7 is formed approximately at the center of the anode electrode 5, that is, approximately at the center of the semiconductor substrate 4, and has a substantially annular planar shape. However, the image recognition mark 7 does not have a completely closed annular pattern, but has a notched area. The cutout area of the annular pattern is the remaining portion 8 of the anode electrode 5. Therefore, the image recognition mark 7 is the remaining part 8 of the anode electrode 5.
It is divided by The anode electrode 5 is formed on both the inside and outside of the image recognition mark 7,
Both are electrically connected through the remaining portion 8.
次に、この画像認識用標識７を用いてワイヤボ
ンデイングする方法を説明する。第６図は自動ワ
イヤボンデイングの構成を概念的に示す。この自
動ワイヤボンダは、ダイオードチツプ１１の固着
された支持板９を載置するボンデイングステージ
１０と、照明装置１２と、白黒TVカメラ１３
と、ボンデイングツール１４、移動機構１５と、
画像読取装置１６と、コンピユータ１７とから成
る。移動機構１５は、照明装置１２、カメラ１
３、ツール１４を支持し、ステージ１０に相対的
に移動自在であり、周辺装置を伴つているコンピ
ユータ１７の制御によつて目的位置へ移動する。 Next, a method of wire bonding using this image recognition mark 7 will be explained. FIG. 6 conceptually shows the configuration of automatic wire bonding. This automatic wire bonder includes a bonding stage 10 on which a support plate 9 on which a diode chip 11 is fixed, a lighting device 12, and a black and white TV camera 13.
, a bonding tool 14 , a moving mechanism 15 ,
It consists of an image reading device 16 and a computer 17. The moving mechanism 15 includes a lighting device 12 and a camera 1.
3. The tool 14 is supported, is movable relative to the stage 10, and is moved to a target position under the control of a computer 17 with peripheral devices.
ワイヤボンデイングを行うには、まず、第５図
に示すように支持板９と外部リード２４とから成
るセンタタツプ型整流素子用のリードフレーム１
８を用意し、ダイオードチツプ１１を支持板９上
に固着する。次に、リードフレーム１８をボンデ
イングステージ１０の所定位置にセツトする。
TVカメラ１３は、予めの設定により、画像認識
により決定すべき基準点を確実に含む第１図で点
線で囲んで示す領域２０を写し出す。なお、第１
図ではダイオードチツプ１１が標準位置に対して
縦、横及び回転方向に偏位している場合を描いて
いる。そしてこのアナログ画像データは、画像読
取装置１６において、Ａ−Ｄ変換されて256階調
のデイジタル画像データに変換され、更に所定の
しきい値によつて２値化されて２価化画像データ
として画像読取装置１６内のメモリに入力され
る。コンピユータ１７には、第３図に示すような
標準パターン２１が比較用の２値化画像データと
して予め格納されている。コンピユータ１７はパ
ターンマツチングのための所定の手順に基づいて
画像データの演算を行い、第１図の領域２０の２
値化画像（図示は省略）の中から標準パターン２
１とほぼ合致する領域２２を見つけ出す（所定の
合致率以上となる領域を見出したとき、一致した
ものと見なす）。 To carry out wire bonding, first, as shown in FIG.
8 is prepared, and a diode chip 11 is fixed on a support plate 9. Next, the lead frame 18 is set at a predetermined position on the bonding stage 10.
By setting in advance, the TV camera 13 projects an area 20 shown surrounded by a dotted line in FIG. 1, which reliably includes the reference point to be determined by image recognition. In addition, the first
The figure depicts the case where the diode chip 11 is deviated from the standard position in the vertical, horizontal, and rotational directions. This analog image data is then A-D converted into 256-gradation digital image data in the image reading device 16, and further binarized using a predetermined threshold value as binary image data. The data is input to the memory within the image reading device 16. A standard pattern 21 as shown in FIG. 3 is stored in advance in the computer 17 as binary image data for comparison. The computer 17 performs calculations on the image data based on a predetermined procedure for pattern matching, and
Standard pattern 2 from the digitized image (not shown)
1 (when a region with a predetermined matching rate or higher is found, it is considered to be a match).
第４図は、パターンマツチングしたと認識され
た領域２２の２値化画像２３を模式的に示すもの
である。半導体基体４が露出して成る画像認識用
標識７はほぼ確実に「黒」画素、アルミニウム電
極から成るアノード電極５はほぼ確実に「白」画
素となるようにしきい値が決定されている。画像
認識用標識７が閉環状でないため、２値化画像デ
ータ２１と２３の合致率はあまり高くならない
が、実用上問題にはならない。 FIG. 4 schematically shows a binarized image 23 of an area 22 recognized as having undergone pattern matching. The threshold value is determined so that the image recognition mark 7 formed by exposing the semiconductor substrate 4 almost certainly becomes a "black" pixel, and the anode electrode 5 made of an aluminum electrode almost certainly becomes a "white" pixel. Since the image recognition mark 7 is not in a closed ring shape, the matching rate between the binarized image data 21 and 23 is not very high, but this does not pose a practical problem.
こうしてボンデイングステージ上における基準
点（例えば領域２２の中心点）の位置（Ｘ、Ｙ座
標）が正確に決定される。基準点が決定される
と、アノード電極５の位置が決定されたことにな
り、アノード電極５中のボンデイング位置（リー
ド細線１９を接続する位置）は、予め設定してあ
る基準点からの位置関係から相対的に算出及び決
定され、コンピユータ１７のメモリにボンデイン
グ位置データとして入力される。また、外部リー
ド２４へのボンデイング位置は、決定された基準
点の位置から相対的に算出及び決定されコンピユ
ータ１７にボンデイング位置データとしてメモリ
される。外部リード２４へのボンデイング位置
は、支持板９に対するダイオードチツプ１１の固
着位置のバラツキの影響を受けて精度が低い。し
かし、外部リード２４のボンデイングパツドは比
較的大きい面積を有するので、ダイオードチツプ
１１の位置ずれによる影響は無視できる程度であ
る。もちろん、外部リード２４のボンデイング位
置も画像認識で決定するようにしてもよい。ま
た、基準点の領域２０からの位置ずれを算出し、
外部リード２４のボンデイング位置データを修正
してもよい。このようにしてボンデイング位置が
決定されたら、コンピユータ１７はボンデイング
位置のデータを参照しつつ所定のワイヤボンデイ
ング動作を行う指令を出し、第５図に示すように
リード細線１９の一端をアノード電極５のほぼ中
央、他端を外部リード２４のボンデイングパツド
に接続する。 In this way, the position (X, Y coordinates) of the reference point (for example, the center point of the area 22) on the bonding stage is accurately determined. Once the reference point has been determined, the position of the anode electrode 5 has been determined, and the bonding position in the anode electrode 5 (the position where the thin lead wire 19 is connected) is determined based on the positional relationship from the preset reference point. It is relatively calculated and determined from , and input into the memory of the computer 17 as bonding position data. Further, the bonding position to the external lead 24 is calculated and determined relatively from the position of the determined reference point, and is stored in the computer 17 as bonding position data. The bonding position to the external lead 24 has low accuracy due to the influence of variations in the position where the diode chip 11 is fixed to the support plate 9. However, since the bonding pad of the external lead 24 has a relatively large area, the effect of misalignment of the diode chip 11 is negligible. Of course, the bonding position of the external lead 24 may also be determined by image recognition. Also, calculate the positional deviation of the reference point from the area 20,
The bonding position data of the external leads 24 may be modified. Once the bonding position is determined in this way, the computer 17 issues a command to perform a predetermined wire bonding operation while referring to the bonding position data, and connects one end of the thin lead wire 19 to the anode electrode 5 as shown in FIG. The other end, approximately in the center, is connected to the bonding pad of the external lead 24.
本実施例は以下の効果を有する。 This embodiment has the following effects.
(1) 画像認識用標識７が円環状の平面形状となつ
ているため、ダイオードチツプ１１が支持板９
に対して回転方向に偏位して固着された場合で
も、画像認識用標識７を円環状の画像としてと
らえることができる。したがつて、画像認識用
標識７の回転方向の偏位によつて画像認識が行
えなくなる問題は解消されている。(1) Since the image recognition sign 7 has an annular planar shape, the diode chip 11 is attached to the support plate 9.
Even when the image recognition mark 7 is fixed and deviated in the rotational direction relative to the image recognition mark 7, the image recognition mark 7 can be captured as an annular image. Therefore, the problem that image recognition cannot be performed due to deviation of the image recognition mark 7 in the rotational direction is solved.
(2) 画像認識用標識７がアノード電極５に形成さ
れているので、画像認識用標識７を設けたこと
によりダイオードチツプ１１が大型化すること
がない。(2) Since the image recognition mark 7 is formed on the anode electrode 5, the diode chip 11 does not become larger due to the provision of the image recognition mark 7.
(3) 画像認識用標識７がアノード電極５を部分的
に形成しない領域から成るので、製造工程を煩
雑化することなく画像認識用標識７を設けるこ
とができる。(3) Since the image recognition mark 7 is formed of a region in which the anode electrode 5 is not partially formed, the image recognition mark 7 can be provided without complicating the manufacturing process.
(4) アノード電極５は画像認識用標識７の内側領
域と外側領域とを有し、２つの領域が残存部８
を介いて電気的に接続されており、両領域が電
極として良好に動作する。したがつて、アノー
ド電極５の実働面積が大きく、電流分布等の電
気的特性が良好に得られる。例えば、円形の画
像認識用標識であつても、上記(1)の効果は得ら
れる。しかしながら、アノード電極５の面積が
減少するし、電気的特性が低下するから望まし
くない。なお、残存部８を形成しない場合であ
つても上記の２の領域はｐ形領域３を介して電
気的に導通する。しかしながら、良好な電気的
特性を得るためには、残存部８を設けるのが望
ましい。(4) The anode electrode 5 has an inner area and an outer area of the image recognition mark 7, and the two areas are the remaining part 8.
, and both regions work well as electrodes. Therefore, the actual working area of the anode electrode 5 is large, and good electrical characteristics such as current distribution can be obtained. For example, the above effect (1) can be obtained even with a circular image recognition mark. However, this is not desirable because the area of the anode electrode 5 decreases and the electrical characteristics deteriorate. Note that even in the case where the remaining portion 8 is not formed, the above-mentioned region 2 is electrically connected via the p-type region 3. However, in order to obtain good electrical characteristics, it is desirable to provide the remaining portion 8.
(5) ダイオードチツプ１１が欠落している支持板
９に対して不要なワイヤボンデイングが行われ
ることはない。(5) Unnecessary wire bonding is not performed on the support plate 9 where the diode chip 11 is missing.
〔第２の実施例〕
次に、第７図〜第１２図を参照して本発明の第
２の実施例に係わる整流素子及びその製造方法を
説明する。[Second Embodiment] Next, a rectifying element and a method for manufacturing the same according to a second embodiment of the present invention will be described with reference to FIGS. 7 to 12.
第８図に示すように、この実施例のダイオード
チツプ１１は、シリコン半導体基体４と、アノー
ド電極５と、カソード電極６とを有する。アノー
ド電極５は半導体基体４の一方の主面の縁部を除
いたほぼ全面に形成されたアルミニウム電極から
成る。カソード電極６は半導体基体４の他方の主
面の縁部を除いたほぼ全面に形成されており、チ
タンとニツケルの２層電極から成る。半導体基体
４はカソード電極６側から順にn+形領域１と、
ｎ形領域２と、p+形領域３とから成る。 As shown in FIG. 8, the diode chip 11 of this embodiment has a silicon semiconductor substrate 4, an anode electrode 5, and a cathode electrode 6. The anode electrode 5 is made of an aluminum electrode formed on almost the entire surface of the semiconductor substrate 4 except for the edge of one main surface. The cathode electrode 6 is formed on almost the entire surface of the other main surface of the semiconductor substrate 4 except for the edge, and is made of a two-layer electrode made of titanium and nickel. The semiconductor substrate 4 has an n + type region 1 in order from the cathode electrode 6 side,
It consists of an n-type region 2 and a p + type region 3.
アノード電極５には、本発明に基づく画像認識
用標識７が形成されている。第７図及び第８図か
ら明らかなように、画像認識用標識７は半導体基
体４の一方の主面にアノード電極５が部分的に形
成されなかつた非電極領域であり、半導体基体４
の表面が円形状に露出した部分である。本実施例
では、アノード電極５を真空蒸着で形成する際
に、所定パターンのマスクを用いて画像認識用標
識７に対応する領域に真空蒸着を施さないことに
よつて画像認識用標識７を形成した。しかし、画
像認識用標識７はアノード電極５を半導体基体４
の一方の主面の全体に形成した後に、アノード電
極５の一部をエツチング等で部分的に除去して形
成してもよい。 An image recognition mark 7 based on the present invention is formed on the anode electrode 5 . As is clear from FIGS. 7 and 8, the image recognition mark 7 is a non-electrode region in which the anode electrode 5 is not partially formed on one main surface of the semiconductor substrate 4.
This is the exposed circular part of the surface. In this embodiment, when forming the anode electrode 5 by vacuum evaporation, the image recognition mark 7 is formed by using a mask with a predetermined pattern and not performing vacuum evaporation on the area corresponding to the image recognition mark 7. did. However, in the image recognition mark 7, the anode electrode 5 is connected to the semiconductor substrate 4.
The anode electrode 5 may be formed by forming the anode electrode 5 on the entire main surface of the anode electrode 5 and then partially removing the anode electrode 5 by etching or the like.
次に、画像認識用標識７を用いてワイヤボンデ
イングする方法について説明する。 Next, a method of wire bonding using the image recognition mark 7 will be described.
自動ワイヤボンダは、第１の実施例と同様に第
６図に行すものを使用する。ワイヤボンデイング
を行う際には、第８図に示すダイオードチツプ１
１が第１１図の支持板９の上に固着されたリード
フレーム（但し、リード細線１９ａ，１９ｂの接
続されていないもの）１８を第６図のボンデイン
グステージ１０の所定位置にセツトする。TVカ
メラ１３は予めの設定により、画像認識によつて
決定すべき基準点を確実を含む第７図で点線で囲
んで示す領域２０を写し出す。次にこのアナログ
画像データを画像読取装置１６でアナログ−デイ
ジタル変換して256階調のデイジタル画像データ
とし、便に所定のしきい値によつて２値化して２
値化画像データとして画像読取装置１６内のメモ
リに入力される。 The automatic wire bonder shown in FIG. 6 is used as in the first embodiment. When performing wire bonding, diode chip 1 shown in Fig.
A lead frame 18 (with thin lead wires 19a and 19b not connected) having a lead frame 1 fixed on a support plate 9 shown in FIG. 11 is set at a predetermined position on a bonding stage 10 shown in FIG. The TV camera 13 is set in advance to project an area 20 shown surrounded by a dotted line in FIG. 7, which includes a reference point to be determined by image recognition. Next, this analog image data is converted into analog-to-digital data by the image reading device 16 to obtain 256-gradation digital image data, which is then binarized using a predetermined threshold value.
The data is input to the memory within the image reading device 16 as digitized image data.
第９図は領域２０の２値化画像２３を模式的に
示すものである。半導体基体４が露出して成る画
像認識用標識７は、ほぼ確実に「黒」画素、アル
ミニウム電極から成るアノード電極５はほぼ確実
に「白」画素となるようにしきい値が設定されて
いる。コンピユータ１７には、第１０図に示すよ
うな標準パターン２１が比較用の２値化画像デー
タとして予め設定されている。コンピユータ１７
はパターンマツチングのための所定の手順に基づ
いて画像データの演算を行い、第９図の２値化画
像２３の中から標準パターン２１と合致する領域
２２を見つけ出す（所定の合致率以上となる領域
を見出したとき一致したものと見なす）。こうし
て、ボンデイングステージ上における基準点（例
えば領域２２の中心点）の位置（Ｘ、Ｙ座標）が
正確に決定される。 FIG. 9 schematically shows the binarized image 23 of the area 20. The threshold value is set so that the image recognition mark 7 formed by exposing the semiconductor substrate 4 almost certainly becomes a "black" pixel, and the anode electrode 5 made of an aluminum electrode almost certainly becomes a "white" pixel. A standard pattern 21 as shown in FIG. 10 is preset in the computer 17 as binary image data for comparison. computer 17
calculates the image data based on a predetermined procedure for pattern matching, and finds an area 22 that matches the standard pattern 21 from the binarized image 23 in FIG. (It is considered a match when the area is found.) In this way, the position (X, Y coordinates) of the reference point (for example, the center point of the area 22) on the bonding stage is determined accurately.
基準点が決定されるとアノード電極５の位置が
決定されたことになり、アノード電極５中のボン
デイング位置（リード細線１９ａ，１９ｂの接続
される部分）は、予め設定してある基準点からの
位置関係から相対的に算出及び決定され、コンピ
ユータ１７のメモリにボンデイング位置データと
して入力される。また、外部リード２４へのボン
デイング位置は決定された基準点の位置から相対
的に算出及ひ決定され、コンピユータ１７にボン
デイング位置データとしてメモリされる。外部リ
ード２４へのボンデイング位置は支持板９に対す
るダイオードチツプ１１の固着位置のバラツキの
影響を受けて精度が低い。しかし、外部リード２
４のボンデイングパツドは比較的大きい面積を有
するので、アヂオードチツプ１１の位置ずれは無
視できる程度である。もちろん、外部リード２４
のボンデイング位置も画像認識で決定するように
してもよい。また、基準点の領域２０内でのずれ
を算出して、外部リード２４のボンデイング位置
データを修正してもよい。このようにして、ボン
デイング位置が決定したら、コンピユータ１７は
ボンデイング位置のデータを参照しつつ所定のワ
イヤボンデイング動作を行う指令を出し、第１１
図に示すように、リード細線１９ａ，１９ｂの一
端をダイオードチツプ１１に、他端を外部リード
２４に接続する。ダイオードチツプ１１のアノー
ド電極５には２本のリード細線１９ａ，１９ｂが
接続される。リード細線１９ａ，１９ｂの接続部
は画像認識用標識７を挾んで両側に位置する。 Once the reference point has been determined, the position of the anode electrode 5 has been determined, and the bonding position in the anode electrode 5 (the part where the thin lead wires 19a and 19b are connected) is determined from the preset reference point. It is relatively calculated and determined from the positional relationship and input into the memory of the computer 17 as bonding position data. Further, the bonding position to the external lead 24 is calculated and determined relatively from the position of the determined reference point, and is stored in the computer 17 as bonding position data. The accuracy of the bonding position to the external lead 24 is low due to the influence of variations in the position where the diode chip 11 is fixed to the support plate 9. However, external lead 2
Since the bonding pad 4 has a relatively large area, the displacement of the diode chip 11 is negligible. Of course, external lead 24
The bonding position may also be determined by image recognition. Furthermore, the bonding position data of the external lead 24 may be corrected by calculating the deviation of the reference point within the region 20. When the bonding position is determined in this way, the computer 17 issues a command to perform a predetermined wire bonding operation while referring to the bonding position data.
As shown in the figure, one end of the thin lead wires 19a, 19b is connected to the diode chip 11, and the other end is connected to the external lead 24. Two thin lead wires 19a and 19b are connected to the anode electrode 5 of the diode chip 11. The connecting portions of the thin lead wires 19a and 19b are located on both sides of the image recognition mark 7.
本実施例は以下の効果を有する。 This embodiment has the following effects.
(1) 画像認識用標識７が円環状の平面形状となつ
ているため、ダイオードチツプ１１が回転方向
に曲つて支持板９に固着された場合であつて
も、画像認識用標識７を円形状の画像としてと
らえることができる。したがつて、従来のよう
にダイオードチツプ１１の回転方向への偏位に
よつて画像認識が困難となる問題は解消されて
いる。(1) Since the image recognition mark 7 has an annular planar shape, even if the diode chip 11 is bent in the rotational direction and fixed to the support plate 9, the image recognition mark 7 can be kept in a circular shape. It can be seen as an image of Therefore, the conventional problem of difficulty in image recognition due to deviation of the diode chip 11 in the direction of rotation is solved.
(2) ２本のリード細線１９ａ，１９ｂが画像認識
用標識７を挾んで両側に位置精度良く接続され
ているから、リード細線１９ａ，１９ｂ及びダ
イオードチツプ１１内の電流分布等が良好に得
られ、リード細線を２本にして許容電流値を向
上させるという目的を確実に達成できる。(2) Since the two thin lead wires 19a and 19b are connected to both sides of the image recognition mark 7 with good positional accuracy, the current distribution in the thin lead wires 19a and 19b and the diode chip 11 can be obtained satisfactorily. , the purpose of increasing the allowable current value by using two thin lead wires can be reliably achieved.
(3) ダイオードチツプ１１の欠落している支持板
９に不要なワイヤボンデイングが行われること
がない。(3) Unnecessary wire bonding is not performed on the support plate 9 where the diode chip 11 is missing.
本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。
The present invention is not limited to the above-described embodiments, but can be modified, for example, as follows.
(1) 第１の実施例において、リード細線１９をア
ノード電極５の画像認識用標識７よりも外側の
領域に接続してもよい。この場合、電気的特性
を良好にするためにリード細線１９を左右に２
本接続するのがよい。(1) In the first embodiment, the thin lead wire 19 may be connected to a region of the anode electrode 5 outside the image recognition mark 7. In this case, in order to improve the electrical characteristics, the thin lead wires 19 are placed twice on the left and right.
It is better to make a real connection.
(2) 第１の実施例において、画像認識用標識７と
残存部８の割合は任意に設定できるが、良好な
画像認識を行うためには画像認識用標識７の面
積を残存部８の面積の1.5倍望ましくは４倍以
上とするのが良い。(2) In the first embodiment, the ratio of the image recognition mark 7 to the remaining part 8 can be set arbitrarily, but in order to perform good image recognition, the area of the image recognition mark 7 must be set to the area of the remaining part 8. It is good to set it to 1.5 times, preferably 4 times or more.
(3) 画像認識用標識７の位置は、アノード電極５
の中央部に設けるのが一般的であるが、必ずし
もその必要はない。第１の実施例で画像認識用
標識７をアノード電極５の一方の側に片寄せて
形成したときは、円環状の画像認識用標識７の
内側（円環内）にワイヤボンデイング位置を設
定すればよい。(3) The position of the image recognition mark 7 is the anode electrode 5.
Although it is common to provide it in the center, it is not necessary. In the first embodiment, when the image recognition mark 7 is formed to be biased toward one side of the anode electrode 5, the wire bonding position must be set inside (inside the ring) the annular image recognition mark 7. Bye.
(4) 第２の実施例において、画像認識用標識７は
平面形状が完全に円形でなくてもよい。第１２
図に示す画像認識用標識７はアノード電極５に
よつて４つの分断されている。このような画像
認識用標識７であつても、合致率を低めに設定
して画像認識を行うことにより実用上問題のな
いワイヤボンデイングが可能である。また、画
像認識用標識７は円環状でもよく、完全に円環
状でなくてもよい。(4) In the second embodiment, the image recognition mark 7 does not have to have a completely circular planar shape. 12th
The image recognition mark 7 shown in the figure is divided into four parts by an anode electrode 5. Even with such an image recognition mark 7, wire bonding without any practical problems is possible by performing image recognition with a matching rate set to a low value. Further, the image recognition mark 7 may be circular or not completely circular.
(5) 画像認識用標識７をアノード電極５の上面に
シリコン酸化膜、ポリイミド樹脂等で形成して
もよい。(5) The image recognition mark 7 may be formed on the upper surface of the anode electrode 5 using a silicon oxide film, polyimide resin, or the like.
上述のように、本発明の半導体素子によれば画
像認識機能を有するワイヤボンダを使用したワイ
ヤボンデイングを良好に行うことができる。
As described above, according to the semiconductor device of the present invention, wire bonding using a wire bonder having an image recognition function can be performed satisfactorily.
第１図は本発明の第１の実施例のダイオードチ
ツプと画像認識との関係を示す平面図、第２図は
第１図の−線断面図、第３図は標準パターン
を模式的に示す平面図、第４図は画像認識のパタ
ーンを模式的に示す平面図、第５図は第１図の整
流素子を得るためにダイオードチツプをリードフ
レームに取り付けた状態を示す平面図、第６図は
自動ワイヤボンダを原理的に示す正面図、第７図
は第２の実施例のダイオードチツプを示す平面
図、第８図は第７図の−線断面図、第９図は
第２の実施例における画像認識パターンを模式的
に示す平面図、第１０図は第２の実施例の標準パ
ターンを模式的に示す平面図、第１１図は第７図
のダイオードチツプを装着したリードフレームを
示す平面図、第１２図は画像認識用標識の変形例
を示す平面図である。
４……半導体基体、５……アノード電極、６…
…カソード電極、７……画像認識用標識、８……
残存部、９……支持板、１９……リード細線。
FIG. 1 is a plan view showing the relationship between the diode chip and image recognition of the first embodiment of the present invention, FIG. 2 is a sectional view taken along the line -- in FIG. 1, and FIG. 3 schematically shows a standard pattern. 4 is a plan view schematically showing a pattern for image recognition; FIG. 5 is a plan view showing a diode chip attached to a lead frame to obtain the rectifying element shown in FIG. 1; FIG. 7 is a front view showing the principle of an automatic wire bonder, FIG. 7 is a plan view showing a diode chip of the second embodiment, FIG. 8 is a sectional view taken along the line - - of FIG. 7, and FIG. 9 is a diagram of the second embodiment. 10 is a plan view schematically showing the standard pattern of the second embodiment, and FIG. 11 is a plan view showing a lead frame equipped with the diode chip of FIG. 7. FIG. 12 is a plan view showing a modified example of the image recognition mark. 4... Semiconductor substrate, 5... Anode electrode, 6...
...Cathode electrode, 7...Image recognition label, 8...
Remaining part, 9...Support plate, 19...Lead thin wire.
Claims (1)
するための金属電極が形成されており、該金属電
極が画像認識用標識を備えており、該画像認識用
標識は平面的に見て円環状パターン又は切欠領域
を有する略円環状パターンに形成されており、前
記金属電極は平面的に見て前記画像認識用標識の
内側と外側との両方に設けられていることを特徴
とする半導体素子。 ２ 半導体基体の一方の主面に金属電極が形成さ
れており、前記金属電極が画像認識用標識を備え
ており、前記画像認識用標識は前記金属電極の中
央部に位置するとともに円形又は略円形又は略円
環状の平面形状を有しており、前記金属電極の前
記画像認識用標識の一方の外側部分と他方の外側
部分とがリード細線の接続領域とされていること
を特徴とする半導体素子。[Claims] 1. A metal electrode for connecting a thin lead wire is formed on one main surface of a semiconductor substrate, and the metal electrode is provided with an image recognition mark, and the image recognition mark is a flat surface. The metal electrode is formed in an annular pattern or a substantially annular pattern having a cutout area when viewed from above, and the metal electrode is provided on both the inside and outside of the image recognition mark when viewed from above. Characteristic semiconductor elements. 2 A metal electrode is formed on one main surface of the semiconductor substrate, the metal electrode is provided with an image recognition mark, and the image recognition mark is located in the center of the metal electrode and has a circular or approximately circular shape. or a semiconductor element having a substantially annular planar shape, wherein one outer portion of the image recognition mark of the metal electrode and the other outer portion of the metal electrode are used as connection areas for thin lead wires. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005581A JPH02185049A (en) | 1989-01-12 | 1989-01-12 | Semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005581A JPH02185049A (en) | 1989-01-12 | 1989-01-12 | Semiconductor element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02185049A JPH02185049A (en) | 1990-07-19 |
| JPH0563098B2 true JPH0563098B2 (en) | 1993-09-09 |
Family
ID=11615204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1005581A Granted JPH02185049A (en) | 1989-01-12 | 1989-01-12 | Semiconductor element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02185049A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2933841A1 (en) | 2014-04-14 | 2015-10-21 | Jtekt Corporation | Semiconductor device |
| EP2933840A1 (en) | 2014-04-14 | 2015-10-21 | Jtekt Corporation | Semiconductor device |
-
1989
- 1989-01-12 JP JP1005581A patent/JPH02185049A/en active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2933841A1 (en) | 2014-04-14 | 2015-10-21 | Jtekt Corporation | Semiconductor device |
| EP2933840A1 (en) | 2014-04-14 | 2015-10-21 | Jtekt Corporation | Semiconductor device |
| US9601572B2 (en) | 2014-04-14 | 2017-03-21 | Jtekt Corporation | Semiconductor device for reducing gate wiring length |
| US9601573B2 (en) | 2014-04-14 | 2017-03-21 | Jtekt Corporation | Semiconductor device for reducing propagation time of gate input signals |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02185049A (en) | 1990-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5393696A (en) | Method for forming multilayer indium bump contacts | |
| US7446307B2 (en) | Sensor semiconductor device and fabrication method of the sensor semiconductor device | |
| US7030508B2 (en) | Substrate for semiconductor package and wire bonding method using thereof | |
| JPH0563098B2 (en) | ||
| JP2001298036A (en) | Methods and devices for measuring height and position of bump, and manufacturing and packaging methods of semiconductor device | |
| JP2871696B2 (en) | Integrated circuit device | |
| JPH05347326A (en) | Method of setting capillary in wire bonding device | |
| JPH03105937A (en) | Semiconductor device | |
| JPH0770551B2 (en) | Method for confirming die bonding position of semiconductor chip | |
| JPH0810187Y2 (en) | Die bonding machine | |
| JPH03129862A (en) | Glass sealed type semiconductor device | |
| JP3070145B2 (en) | Semiconductor device | |
| JPH04102339A (en) | Semiconductor element and its mounting method | |
| JPS624364A (en) | Schottky barrier diode | |
| JPH01287937A (en) | Film carrier tape | |
| JP3528366B2 (en) | Integrated circuit device | |
| JPS59178757A (en) | Lead frame | |
| JPH07240431A (en) | Alignment mark of circuit board and its manufacture | |
| JPS5851526A (en) | Semiconductor element pellet and semiconductor device with said pellet | |
| JPH09223722A (en) | Position recognizing mark, tab tape, semiconductor device and printed circuit board | |
| JP2779245B2 (en) | Manufacturing method of TAB tape with bump | |
| JPS5844593Y2 (en) | Beam lead type semiconductor device | |
| KR100379090B1 (en) | Lead frame for semiconductor package | |
| JPS5867033A (en) | Wire bonding method | |
| JP2803260B2 (en) | Method for manufacturing semiconductor device |