JPH0556651A - Pulse-width modulation control circuit for three-phase inverter - Google Patents

Abstract

PURPOSE:To decrease the total switching number of a switching element while reducing an error section contained in pulse width by continuing a period when either one pair of line-to-line voltage displays positive voltage and one pair of other two pairs displays negative voltage while being alternated at every one third of one period. CONSTITUTION:Since a 0-2pi/3 phase signal circuit 21 transmits a signal over AND elements 31 and 34 and 37 during a period from a time A to a time B, an R-S line-to-line voltage pattern signal outputted from an R-S line-to-line voltage pattern generating circuit 17 is transmitted over an R-phase PWM circuit 14 through the AND element 31 and an OR element 44. Consequently, an R-phase bridge circuit constituting a three-phase inverter 3 is PWM-controlled by a signal from the R-phase PWM circuit 14. Since a negative-voltage clamp command signal is sent to an S-phase PWM circuit 15 through the AND element 34 and an OR element 45 from a negative-voltage clamp command generating circuit 12, an S-phase bridge circuit is clamped at negative voltage.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】この発明は、スイッチング素子を
３相ブリッジ接続し、パルス幅変調制御により３相交流
電力を出力する３相インバータのパルス幅変調制御回路
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse width modulation control circuit for a three-phase inverter that connects switching elements in a three-phase bridge and outputs three-phase AC power by pulse width modulation control.

【０００２】[0002]

【従来の技術】図３は３相インバータの一般的な回路を
示した主回路接続図である。この図３に示すように、ス
イッチング素子としてのトランジスタをブリッジ接続し
て構成しているＲ相ブリッジ回路４と、Ｓ相ブリッジ回
路５と、Ｔ相ブリッジ回路６とを並列接続することで３
相インバータ３を形成している。実際は各トランジスタ
に、それぞれ帰還ダイオードを逆並列接続してインバー
タを構成するのであるが、この帰還ダイオードは本発明
とは無関係につき、これの図示と説明は省略する。この
３相インバータ３へ直流電源１から平滑コンデンサ２を
介して直流電力を供給し、この３相インバータ３を構成
している各トランジスタを順次オン・オフ制御すれば、
負荷７へ交流電力を供給することが出来る。ここでこの
トランジスタを、正弦波信号と高周波数のキャリア波と
の大小関係を比較する（即ちパルス幅変調制御する）こ
とで得られるパルス列に従ってオン・オフ制御すれば、
良好な正弦波形の交流電力を出力出来ることは周知であ
る。尚、キャリア波の周波数は、スイッチング素子が許
容出来る範囲で極力高い値にすることが望ましい。2. Description of the Related Art FIG. 3 is a main circuit connection diagram showing a general circuit of a three-phase inverter. As shown in FIG. 3, by connecting in parallel the R-phase bridge circuit 4, the S-phase bridge circuit 5, and the T-phase bridge circuit 6, which are configured by bridge-connecting transistors as switching elements,
The phase inverter 3 is formed. Actually, each transistor is connected in parallel with a feedback diode to form an inverter. However, this feedback diode is irrelevant to the present invention, and therefore, illustration and description thereof are omitted. By supplying DC power from the DC power supply 1 to the three-phase inverter 3 through the smoothing capacitor 2, and sequentially controlling the ON / OFF of each transistor constituting the three-phase inverter 3,
AC power can be supplied to the load 7. If this transistor is on / off controlled according to the pulse train obtained by comparing the magnitude relationship between the sine wave signal and the high frequency carrier wave (that is, pulse width modulation control),
It is well known that a good sinusoidal AC power can be output. It is desirable that the frequency of the carrier wave be as high as possible within a range that the switching element can tolerate.

【０００３】[0003]

【発明が解決しようとする課題】ところで図３に示す３
相インバータ３は、直流電力を３相交流電力を変換する
べく、Ｒ，Ｓ，Ｔ各相毎にパルス幅変調（以下ではＰＷ
Ｍと略記する）制御を行っていた。ＰＷＭ制御を行うに
は、トランジスタ等のスイッチング素子を高頻度でオン
・オフしなければならないが、一般にスイッチング素子
はオン状態で損失を発生するのは勿論であるが、特にそ
のターンオン時とターンオフ時における損失が大であ
る。それ故より高いキャリア周波数でＰＷＭ制御すれ
ば、スイッチング素子の発生損失はますます増大する不
具合がある。又、ＰＷＭ制御により得られるパルスの幅
に誤差分が含まれるのはやむを得ないことであるが、こ
の誤差分のために当該３相インバータ３が出力する交流
の正弦波形に歪みを生じる不具合もある。[Problems to be Solved by the Invention]
The phase inverter 3 performs pulse width modulation (PW in the following description) for each phase of R, S, and T in order to convert DC power into three-phase AC power.
(Abbreviated as M). In order to perform PWM control, switching elements such as transistors must be turned on and off at high frequency, but in general switching elements cause loss in the on state, but especially at the time of turn-on and turn-off. The loss in is large. Therefore, if the PWM control is performed at a higher carrier frequency, the loss generated in the switching element is further increased. Although it is unavoidable that the pulse width obtained by the PWM control includes an error component, this error component also causes a problem in that the AC sine waveform output by the three-phase inverter 3 is distorted. ..

【０００４】そこでこの発明の目的は、３相インバータ
をＰＷＭ制御する際に、キャリア周波数を低下させるこ
となく、この３相インバータを構成しているスイッチン
グ素子の合計スイッチング回数を減少させると共に、Ｐ
ＷＭ制御により得られるパルス幅に含まれる誤差分が影
響する度合いを低減させようとするものである。Therefore, an object of the present invention is to reduce the total number of times of switching of the switching elements constituting the three-phase inverter without lowering the carrier frequency during PWM control of the three-phase inverter, and to reduce the P
It is intended to reduce the degree of influence of the error component included in the pulse width obtained by the WM control.

【０００５】[0005]

【課題を解決するための手段】上記の目的を達成するた
めにこの発明のパルス幅変調制御回路は、スイッチング
素子をブリッジ接続した回路の３組を並列に接続して直
流電源に接続し、パルス幅変調制御によりこれらスイッ
チング素子をオン・オフして、直流電力を３相交流電力
に変換する３相インバータのパルス幅変調制御回路にお
いて、前記３相インバータが出力する３組の線間電圧の
うちの何れか１組の線間電圧が正の電圧を呈し、残り２
組のうちのいずれか１組の線間電圧が負の電圧を呈する
２π／３なる期間毎に、この正の線間電圧の発生に関与
する２つの相と、負の線間電圧の発生に関与する２つの
相とに共通の相に対応した前記ブリッジ回路の正極側又
は負極側いずれかのスイッチング素子をオンにすると共
に、残り２つの相に対応した前記ブリッジ回路のスイッ
チング素子は、前記正の線間電圧と負の線間電圧を発生
するべくパルス幅変調動作を行うか、或いは、前記３相
インバータが出力する３組の線間電圧のうちの何れか１
組の線間電圧が正の電圧を呈し、残り２組のうちのいず
れか１組の線間電圧が負の電圧を呈し、且つ残余１組の
線間電圧の振幅は、前記正の線間電圧の振幅と、負の線
間電圧の振幅とを上回ることが無いπ／３なる期間毎
に、この正の線間電圧の発生に関与する２つの相と、負
の線間電圧の発生に関与する２つの相とに共通の相に対
応した前記ブリッジ回路の正極側と負極側のスイッチン
グ素子を交互にオンすると共に、残り２つの相に対応し
た前記ブリッジ回路のスイッチング素子は、前記正の線
間電圧と負の線間電圧を発生するべくパルス幅変調動作
を行うものとする。In order to achieve the above object, a pulse width modulation control circuit according to the present invention is configured so that three sets of circuits in which switching elements are bridge-connected are connected in parallel and connected to a DC power source, In a pulse width modulation control circuit for a three-phase inverter that turns on / off these switching elements by width modulation control to convert DC power into three-phase AC power, among the three sets of line voltage output by the three-phase inverter. The line voltage of any one of the above shows a positive voltage, and the remaining 2
In every 2π / 3 period in which the line voltage of any one of the sets exhibits a negative voltage, two phases involved in the generation of the positive line voltage and the generation of the negative line voltage are generated. While turning on either the positive side or the negative side of the bridge circuit corresponding to the phase common to the two phases involved, the switching elements of the bridge circuit corresponding to the remaining two phases are Pulse width modulation operation is performed to generate the line voltage and the negative line voltage, or one of the three sets of line voltages output by the three-phase inverter.
The line voltage of the pair exhibits a positive voltage, the line voltage of any one of the remaining two sets exhibits a negative voltage, and the amplitude of the line voltage of the remaining one set has the positive line voltage. For each period of π / 3 in which the amplitude of the voltage and the amplitude of the negative line voltage are not exceeded, there are two phases involved in the generation of the positive line voltage and the generation of the negative line voltage. The switching elements on the positive side and the negative side of the bridge circuit corresponding to the phase common to the two phases involved are alternately turned on, and the switching elements of the bridge circuit corresponding to the remaining two phases are A pulse width modulation operation is performed to generate a line voltage and a negative line voltage.

【０００６】[0006]

【作用】３相インバータが出力する３組の線間電圧のう
ちのいずれか１組は正の電圧を呈し、他の２組のうちの
１組は負の電圧を呈する期間が１周期の1/3毎に交代し
ながら継続する。この時、３組の線間電圧の和が零とな
る交流条件から、残り１組の線間電圧は自動的に定ま
る。ここで正の線間電圧の出力に関与している２つの相
と、負の線間電圧の出力に関与している２つの相とに共
通している相を正電圧又は負電圧のいずれかにクランプ
すると共に、残りの２相は、前記正の線間電圧と負の線
間電圧を出力するようにＰＷＭ制御させればよい。[Operation] One of the three sets of line voltages output by the three-phase inverter exhibits a positive voltage, and one of the other two sets exhibits a negative voltage. Continue every 3 turns. At this time, the remaining one set of line voltage is automatically determined from the AC condition where the sum of the three sets of line voltage becomes zero. Here, the phase common to the two phases involved in the output of the positive line voltage and the two phases involved in the output of the negative line voltage is either a positive voltage or a negative voltage. And the remaining two phases may be PWM-controlled so as to output the positive line voltage and the negative line voltage.

【０００７】図４は図３に図示の３相インバータで本発
明の第１の原理を説明する動作説明図であって、図４
はＲ相−Ｓ相の線間電圧波形、図４はＳ相−Ｔ相の線
間電圧波形、図４はＴ相−Ｒ相の線間電圧波形、図４
はＲ相ブリッジ回路４の動作の説明、図４はＳ相ブ
リッジ回路５の動作の説明、図４はＴ相ブリッジ回路
６の動作の説明を、１周期を1/3 毎に区分して表してい
る。FIG. 4 is an operation explanatory view for explaining the first principle of the present invention with the three-phase inverter shown in FIG.
Is an R phase-S phase line voltage waveform, FIG. 4 is an S phase-T phase line voltage waveform, FIG. 4 is a T phase-R phase line voltage waveform, FIG.
Shows the operation of the R-phase bridge circuit 4, FIG. 4 shows the operation of the S-phase bridge circuit 5, and FIG. 4 shows the operation of the T-phase bridge circuit 6 by dividing one cycle into 1/3. ing.

【０００８】この図４において、位相が零（Ａ時点）か
ら 2π/3（Ｂ時点）までの期間は、Ｒ相−Ｓ相の線間電
圧が正でＳ相−Ｔ相の線間電圧が負である。よってこれ
ら両線間電圧に共通しているＳ相に対応してＳ相ブリッ
ジ回路５を負電圧にクランプするのであるが、Ｒ相ブリ
ッジ回路４は、図４のＡ点からＢ点までに図示してい
る正の線間電圧を出力するべくＰＷＭ制御動作し、Ｔ相
ブリッジ回路６は図４のＡ点からＢ点までに図示して
いる負の線間電圧を出力するべくＰＷＭ制御動作する。
その結果、Ｔ相−Ｒ相の線間電圧は、自動的に図４の
Ａ点からＢ点までに図示している電圧となる。位相が 2
π/3（Ｂ時点）から 4π/3（Ｃ時点）までの期間はＴ相
ブリッジ回路６を負電圧にクランプし、位相が 4π/3
（Ｃ時点）から 2π（Ｄ時点）までの期間はＲ相ブリッ
ジ回路４を負電圧にクランプし、残りの相に対応したブ
リッジ回路をそれぞれ適切な電圧を出力するようにＰＷ
Ｍ制御動作させればよい。即ち３相ブリッジ回路のうち
の１相分は負電圧にクランプした状態にあり、２相分の
ブリッジ回路がＰＷＭ制御動作することで３相交流電力
を出力することが出来る。In FIG. 4, the line voltage between the R phase and the S phase is positive and the line voltage between the S phase and the T phase is between the phase zero (time A) and 2π / 3 (time B). It is negative. Therefore, the S-phase bridge circuit 5 is clamped to a negative voltage corresponding to the S-phase common to both line voltages, but the R-phase bridge circuit 4 is shown from the point A to the point B in FIG. The PWM control operation is performed to output the positive line voltage shown, and the T-phase bridge circuit 6 performs the PWM control operation to output the negative line voltage shown from point A to point B in FIG. ..
As a result, the T-phase to R-phase line voltage automatically becomes the voltage shown from point A to point B in FIG. Phase 2
During the period from π / 3 (time B) to 4π / 3 (time C), the T-phase bridge circuit 6 is clamped to a negative voltage, and the phase is 4π / 3.
During the period from (time point C) to 2π (time point D), the R-phase bridge circuit 4 is clamped to a negative voltage, and the bridge circuits corresponding to the remaining phases output PW to output appropriate voltages.
The M control operation may be performed. That is, one phase of the three-phase bridge circuit is clamped to a negative voltage, and the three-phase AC power can be output by the PWM control operation of the two-phase bridge circuit.

【０００９】図５は図３に図示の３相インバータで本発
明の第２の原理を説明する動作説明図であって、図５
はＲ相−Ｓ相の線間電圧波形、図５はＳ相−Ｔ相の線
間電圧波形、図５はＴ相−Ｒ相の線間電圧波形、図５
はＲ相ブリッジ回路の動作の説明、図５はＳ相ブリ
ッジ回路の動作の説明、図５はＴ相ブリッジ回路の動
作の説明を、１周期を1/6 毎に区分して表している。FIG. 5 is an operation explanatory view for explaining the second principle of the present invention with the three-phase inverter shown in FIG.
Is a line voltage waveform of R phase-S phase, FIG. 5 is a line voltage waveform of S phase-T phase, FIG. 5 is a line voltage waveform of T phase-R phase, FIG.
Shows the operation of the R-phase bridge circuit, FIG. 5 shows the operation of the S-phase bridge circuit, and FIG. 5 shows the operation of the T-phase bridge circuit by dividing one cycle into 1/6.

【００１０】この図５において、例えば位相がπ/6（Ｇ
時点）からπ/2（Ｈ時点）までの期間は、Ｒ相−Ｓ相の
線間電圧が正でＳ相−Ｔ相の線間電圧が負である。よっ
てこれら両線間電圧に共通しているＳ相に対応してＳ相
ブリッジ回路５を負電圧にクランプするのであるが、Ｒ
相ブリッジ回路４は、図５のＧ点からＨ点までに図示
している正の線間電圧を出力するべくＰＷＭ制御動作
し、Ｔ相ブリッジ回路６は図５のＧ点からＨ点までに
図示している負の線間電圧を出力するべくＰＷＭ制御動
作する。その結果、Ｔ相−Ｒ相の線間電圧は、自動的に
図５のＧ点からＨ点までに図示している電圧となるの
は、前述した図４の場合と同じであるが、この図５で
は、１周期を1/6 毎に区分することで、正電圧を呈する
線間電圧の振幅と、負電圧を呈する線間電圧の振幅と
が、常に残りの線間電圧の振幅を下回ることが無いよう
にしている。即ち、線間電圧の振幅が大きい相のブリッ
ジ回路がＰＷＭ制御動作を行うときのパルス幅は、線間
電圧の振幅が小さい相のパルス幅よりも広いので、誤差
分のパルス幅に占める割合が小さくなり、３相インバー
タ３が出力する交流電力の波形歪みを抑制することが出
来る。In FIG. 5, for example, the phase is π / 6 (G
During the period from (time point) to π / 2 (time point H), the R-phase to S-phase line voltage is positive and the S-phase to T-phase line voltage is negative. Therefore, the S-phase bridge circuit 5 is clamped to a negative voltage corresponding to the S-phase which is common to both the line voltages.
The phase bridge circuit 4 performs PWM control operation to output the positive line voltage shown from the G point to the H point in FIG. 5, and the T phase bridge circuit 6 operates from the G point to the H point in FIG. The PWM control operation is performed to output the negative line voltage shown in the figure. As a result, the line voltage of the T phase-R phase automatically becomes the voltage shown from the point G to the point H in FIG. 5, as in the case of FIG. 4 described above. In FIG. 5, by dividing one cycle into 1/6, the amplitude of the line voltage exhibiting a positive voltage and the amplitude of the line voltage exhibiting a negative voltage are always lower than the amplitude of the remaining line voltage. I try not to have any. That is, since the pulse width when the bridge circuit of the phase with the large amplitude of the line voltage performs the PWM control operation is wider than the pulse width of the phase with the small amplitude of the line voltage, the ratio of the pulse width for the error is It becomes smaller, and the waveform distortion of the AC power output by the three-phase inverter 3 can be suppressed.

【００１１】次の1/6 周期、即ちπ/2（Ｈ時点）から 5
π/6（Ｊ時点）までの期間はＲ相−Ｓ相の線間電圧が正
で、且つその振幅はＳ相−Ｔ相の線間電圧を下回ること
が無い。又、Ｔ相−Ｒ相の線間電圧は負でその振幅もＳ
相−Ｔ相の線間電圧を下回ることが無い。よってこの期
間ではＲ相ブリッジ回路４を正電圧にクランプし、Ｓ相
ブリッジ回路５とＴ相ブリッジ回路６とをＰＷＭ制御動
作させる。以下1/6 周期毎に、クランプする相は正電圧
クランプと負電圧クランプとを交互に行い、残りの２相
はＰＷＭ制御動作を行う。From the next 1/6 period, that is, π / 2 (time H), 5
During the period up to π / 6 (time point J), the R-phase to S-phase line voltage is positive, and its amplitude does not fall below the S-phase to T-phase line voltage. In addition, the line voltage of T phase-R phase is negative and its amplitude is S
It does not fall below the line-to-phase line voltage. Therefore, in this period, the R-phase bridge circuit 4 is clamped to a positive voltage, and the S-phase bridge circuit 5 and the T-phase bridge circuit 6 are PWM-controlled. In every 1/6 cycle, the positive and negative voltage clamps are alternately performed for the clamped phase, and the PWM control operation is performed for the remaining two phases.

【００１２】[0012]

【実施例】図１は本発明の第１実施例を表した回路図で
あって、図４で既述の本発明の第１の原理を説明する動
作説明に対応している。この図１に示す第１実施例回路
は、負電圧クランプ指令発生回路１２、Ｒ相ＰＷＭ回路
１４、Ｓ相ＰＷＭ回路１５、Ｔ相ＰＷＭ回路１６、Ｒ−
Ｓ線間電圧パターン発生回路１７、Ｓ−Ｔ線間電圧パタ
ーン発生回路１８、Ｔ−Ｒ線間電圧パターン発生回路１
９、 1/3周期毎の位相信号を発生する３組の位相信号回
路２１、２２、２３と、９個のＡＮＤ素子、及び３個の
ＯＲ素子とを備えている。1 is a circuit diagram showing a first embodiment of the present invention, and corresponds to the operation explanation for explaining the first principle of the present invention described above with reference to FIG. The first embodiment circuit shown in FIG. 1 includes a negative voltage clamp command generation circuit 12, an R-phase PWM circuit 14, an S-phase PWM circuit 15, a T-phase PWM circuit 16, and R-.
S line voltage pattern generation circuit 17, S-T line voltage pattern generation circuit 18, TR line voltage pattern generation circuit 1
It is provided with three sets of phase signal circuits 21, 22, and 23 that generate phase signals for every 9, 1/3 cycle, nine AND elements, and three OR elements.

【００１３】この図１の動作を以下に説明する。即ち、
図４の動作説明図に示している時点Ａから時点Ｂまでの
期間では、 0〜 2π/3位相信号回路２１がＡＮＤ素子３
１と３４と３７とへ信号を送出しているので、Ｒ−Ｓ線
間電圧パターン発生回路１７が出力するＲ−Ｓ線間電圧
パターン信号が、ＡＮＤ素子３１とＯＲ素子４４とを経
てＲ相ＰＷＭ回路１４に与えられるので、３相インバー
タ３を構成しているＲ相ブリッジ回路４はこのＲ相ＰＷ
Ｍ回路１４からの信号でＰＷＭ制御される。又、負電圧
クランプ指令発生回路１２からはＡＮＤ素子３４とＯＲ
素子４５とを経て負電圧クランプ指令信号がＳ相ＰＷＭ
回路１５へ与えられるので、３相インバータ３を構成し
ているＳ相ブリッジ回路５は負電圧にクランプされる。
更に、Ｓ−Ｔ線間電圧パターン発生回路１８が出力する
Ｓ−Ｔ線間電圧パターン信号が、ＡＮＤ素子３７とＯＲ
素子４６とを経てＴ相ＰＷＭ回路１６に与えられるの
で、３相インバータ３を構成しているＴ相ブリッジ回路
６はこのＴ相ＰＷＭ回路１６からの信号でＰＷＭ制御さ
れる。The operation of FIG. 1 will be described below. That is,
During the period from time A to time B shown in the operation explanatory diagram of FIG. 4, the 0 to 2π / 3 phase signal circuit 21 is operated by the AND element 3
Since the signals are sent to 1 to 34 and 37, the R-S line voltage pattern signal output from the R-S line voltage pattern generation circuit 17 passes through the AND element 31 and the OR element 44 and becomes the R phase. Since it is given to the PWM circuit 14, the R-phase bridge circuit 4 which constitutes the three-phase inverter 3 has the R-phase PW.
PWM control is performed by a signal from the M circuit 14. Further, from the negative voltage clamp command generation circuit 12, the AND element 34 and OR
Negative voltage clamp command signal passes through element 45 and S phase PWM
Since it is given to the circuit 15, the S-phase bridge circuit 5 forming the three-phase inverter 3 is clamped to a negative voltage.
Further, the ST line voltage pattern signal output from the ST line voltage pattern generation circuit 18 is ORed with the AND element 37.
Since it is given to the T-phase PWM circuit 16 via the element 46, the T-phase bridge circuit 6 forming the three-phase inverter 3 is PWM-controlled by the signal from the T-phase PWM circuit 16.

【００１４】時点Ｂから時点Ｃまでの期間は、 2π/3〜
4π/3位相信号回路２２がＡＮＤ素子３２と３５と３８
とへ信号を送出し、次いで時点Ｃから時点Ｄまでの期間
は、4π/3〜 2π位相信号回路２３がＡＮＤ素子３３と
３６と３９とへ信号を送出するので、ＯＲ素子４４はＡ
ＮＤ素子３１、３２、３３を経由して来た信号をＲ相Ｐ
ＷＭ回路１４に与え、Ｒ相ブリッジ回路４はこのＲ相Ｐ
ＷＭ回路１４の出力信号で制御される。同様にＯＲ素子
４５はＡＮＤ素子３４、３５、３６を経由して来た信号
をＳ相ＰＷＭ回路１５に与え、ＯＲ素子４６はＡＮＤ素
子３７、３８、３９を経由して来た信号をＴ相ＰＷＭ回
路１６に与えるので、Ｓ相ブリッジ回路５とＴ相ブリッ
ジ回路６もこれらＳ相ＰＷＭ回路１５とＴ相ＰＷＭ回路
１６が出力する信号で制御される。The period from time B to time C is 2π / 3-
The 4π / 3 phase signal circuit 22 includes AND elements 32, 35 and 38.
During the period from the time point C to the time point D, the 4π / 3 to 2π phase signal circuit 23 sends a signal to the AND elements 33, 36 and 39, so that the OR element 44 outputs A
The signal coming through the ND elements 31, 32 and 33 is transferred to the R phase P
The R-phase bridge circuit 4 supplies this to the WM circuit 14
It is controlled by the output signal of the WM circuit 14. Similarly, the OR element 45 gives the signal coming through the AND elements 34, 35, 36 to the S-phase PWM circuit 15, and the OR element 46 gives the signal coming through the AND elements 37, 38, 39 in the T phase. Since it is given to the PWM circuit 16, the S-phase bridge circuit 5 and the T-phase bridge circuit 6 are also controlled by the signals output from the S-phase PWM circuit 15 and the T-phase PWM circuit 16.

【００１５】図２は本発明の第２実施例を表した回路図
であって、図５で既述の本発明の第２の原理を説明する
動作説明に対応している。この図２に示す第２実施例回
路には、正電圧クランプ指令発生回路１１、負電圧クラ
ンプ指令発生回路１２、Ｒ相ＰＷＭ回路１４、Ｓ相ＰＷ
Ｍ回路１５、Ｔ相ＰＷＭ回路１６、Ｒ−Ｓ線間電圧パタ
ーン発生回路１７、Ｓ−Ｔ線間電圧パターン発生回路１
８、Ｔ−Ｒ線間電圧パターン発生回路１９、 1/6周期毎
の位相信号を発生する６組の位相信号回路２４、２５、
２６、２７、２８、２９と、１８個のＡＮＤ素子、及び
３個のＯＲ素子とを備えている。FIG. 2 is a circuit diagram showing a second embodiment of the present invention, and corresponds to the operation explanation for explaining the second principle of the present invention described above with reference to FIG. The circuit of the second embodiment shown in FIG. 2 includes a positive voltage clamp command generation circuit 11, a negative voltage clamp command generation circuit 12, an R phase PWM circuit 14, and an S phase PW.
M circuit 15, T-phase PWM circuit 16, R-S line voltage pattern generation circuit 17, S-T line voltage pattern generation circuit 1
8, T-R line voltage pattern generation circuit 19, 6 sets of phase signal circuits 24, 25 for generating a phase signal for each 1/6 cycle,
26, 27, 28, 29, 18 AND elements, and 3 OR elements.

【００１６】この図２に示している第２実施例回路は、
１周期を 1/6毎に区分し、この区分に対応した信号を出
力するために、６組の位相信号回路即ち、−π/6〜π/6
位相信号回路２４、π/6〜π/2位相信号回路２５、π/2
〜 5π/6位相信号回路２６、5π/6〜 7π/6位相信号回
路２７、 7π/6〜 3π/2位相信号回路２８及び 3π/2〜
11π/6位相信号回路２９を備えると共に、これらに対応
して１８個のＡＮＤ素子を備えていることと、負電圧ク
ランプ指令発生回路１２の他に正電圧クランプ指令発生
回路１１を備えて、正電圧クランプと負電圧クランプと
を交互に行う点が、図１で前述した第１実施例回路と異
なっているが、それ以外は同じである。従って図２に図
示の第２実施例回路の動作説明は省略する。The circuit of the second embodiment shown in FIG.
One cycle is divided into 1/6, and in order to output the signal corresponding to this division, there are 6 sets of phase signal circuits, namely -π / 6 to π / 6.
Phase signal circuit 24, π / 6 to π / 2 Phase signal circuit 25, π / 2
~ 5π / 6 phase signal circuit 26, 5π / 6 ~ 7π / 6 phase signal circuit 27, 7π / 6 ~ 3π / 2 phase signal circuit 28 and 3π / 2 ~
The 11π / 6 phase signal circuit 29 is provided, and 18 AND elements corresponding to these are provided, and the positive voltage clamp command generation circuit 11 is provided in addition to the negative voltage clamp command generation circuit 12, 1 is different from the circuit of the first embodiment described above with reference to FIG. 1 in that the voltage clamp and the negative voltage clamp are alternately performed, but the other points are the same. Therefore, the description of the operation of the second embodiment circuit shown in FIG. 2 is omitted.

【００１７】[0017]

【発明の効果】この発明の請求項１によれば、スイッチ
ング素子をブリッジ接続した３組のブリッジ回路で３相
インバータを構成し、１周期の 1/3の期間毎に、この３
組のブリッジ回路のうちの１組は常に正電圧か負電圧に
クランプしてパルス幅変調制御動作は行わず、他の２組
のブリッジ回路のみがパルス幅変調制御する動作を交代
して順次行って３相交流電力を出力するようにしている
ので、キャリア周波数が従来と同じであっても、３相イ
ンバータ全体のスイッチング回数を従来よりも減らすこ
とが出来る。その結果、スイッチング素子が動作する際
に発生するスイッチング損失を、従来よりも低減出来る
効果が得られる。更にこの発明の請求項２によれば、１
周期の 1/6の期間毎に、３組のブリッジ回路のうちの１
組は正電圧クランプと負電圧クランプとを交互に行って
パルス幅変調制御動作は行わず、他の２組のブリッジ回
路のみがパルス幅変調制御する動作を交代して順次行っ
て３相交流電力を出力するようにしているので、前述し
た請求項１と同様の効果が得られるが、更にこの請求項
２においては、電圧振幅の大きい部分でパルス幅変調制
御を行うようにしているので、パルス幅変調制御時に発
生する誤差分のパルス幅に対する割合を相対的に小さく
出来るので、３相インバータが出力する正弦波交流電力
の波形歪みを抑制出来る効果も併せて得られる。According to the first aspect of the present invention, a three-phase inverter is constituted by three sets of bridge circuits in which switching elements are bridge-connected, and the three-phase inverter is provided every 1/3 period of one cycle.
One of the bridge circuits of the set is always clamped to a positive voltage or a negative voltage and the pulse width modulation control operation is not performed, and only the other two bridge circuits alternately perform the pulse width modulation control operation. Since the three-phase AC power is output as a result, even if the carrier frequency is the same as the conventional one, the number of switching operations of the entire three-phase inverter can be reduced as compared with the conventional one. As a result, it is possible to obtain an effect that the switching loss generated when the switching element operates can be reduced as compared with the conventional case. Further, according to claim 2 of the present invention, 1
One of three sets of bridge circuits every 1/6 period
The pair alternately performs positive voltage clamp and negative voltage clamp and does not perform the pulse width modulation control operation, and only the other two sets of bridge circuits alternately perform the pulse width modulation control operation and sequentially perform the three-phase AC power. However, since the pulse width modulation control is performed in the portion where the voltage amplitude is large, the pulse width modulation control is performed. Since the ratio of the error amount generated during the width modulation control to the pulse width can be made relatively small, the effect of suppressing the waveform distortion of the sine wave AC power output by the three-phase inverter can be obtained together.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１実施例を表した回路図FIG. 1 is a circuit diagram showing a first embodiment of the present invention.

【図２】本発明の第２実施例を表した回路図FIG. 2 is a circuit diagram showing a second embodiment of the present invention.

【図３】３相インバータの一般的な回路を示した主回路
接続図FIG. 3 is a main circuit connection diagram showing a general circuit of a three-phase inverter.

【図４】図３に図示の３相インバータで本発明の第１の
原理を説明する動作説明図FIG. 4 is an operation explanatory view explaining the first principle of the present invention with the three-phase inverter shown in FIG.

【図５】図３に図示の３相インバータで本発明の第２の
原理を説明する動作説明図FIG. 5 is an operation explanatory view explaining the second principle of the present invention with the three-phase inverter shown in FIG.

【符号の説明】[Explanation of symbols]

３ ３相インバータ ４ Ｒ相ブリッジ回路 ５ Ｓ相ブリッジ回路 ６ Ｔ相ブリッジ回路 １１ 正電圧クランプ指令発生回路 １２ 負電圧クランプ指令発生回路 １４ Ｒ相ＰＷＭ回路 １５ Ｓ相ＰＷＭ回路 １６ Ｔ相ＰＷＭ回路 １７ Ｒ−Ｓ線間電圧パターン発生回路 １８ Ｓ−Ｔ線間電圧パターン発生回路 １９ Ｔ−Ｒ線間電圧パターン発生回路 ２１ 0〜 2π/3位相信号回路 ２２ 2π/3〜 4π/3位相信号回路 ２３ 4π/3〜 2π位相信号回路 ２４ −π/6〜π/6位相信号回路 ２５ π/6〜π/2位相信号回路 ２６ π/2〜 5π/6位相信号回路 ２７ 5π/6〜 7π/6位相信号回路 ２８ 7π/6〜 3π/2位相信号回路 ２９ 3π/2〜11π/6位相信号回路 3 3 phase inverter 4 R phase bridge circuit 5 S phase bridge circuit 6 T phase bridge circuit 11 Positive voltage clamp command generation circuit 12 Negative voltage clamp command generation circuit 14 R phase PWM circuit 15 S phase PWM circuit 16 T phase PWM circuit 17 R -S line voltage pattern generation circuit 18 S-T line voltage pattern generation circuit 19 T-R line voltage pattern generation circuit 21 0 to 2π / 3 phase signal circuit 22 2π / 3 to 4π / 3 phase signal circuit 23 4π / 3 to 2π phase signal circuit 24 −π / 6 to π / 6 phase signal circuit 25 π / 6 to π / 2 phase signal circuit 26 π / 2 to 5π / 6 phase signal circuit 27 5π / 6 to 7π / 6 phase Signal circuit 28 7π / 6 to 3π / 2 phase signal circuit 29 3π / 2 to 11π / 6 phase signal circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】スイッチング素子をブリッジ接続した回路
の３組を並列に接続して直流電源に接続し、パルス幅変
調制御によりこれらスイッチング素子をオン・オフし
て、直流電力を３相交流電力に変換する３相インバータ
のパルス幅変調制御回路において、 前記３相インバータが出力する３組の線間電圧のうちの
何れか１組の線間電圧が正の電圧を呈し、残り２組のう
ちのいずれか１組の線間電圧が負の電圧を呈する２π／
３なる期間毎に、この正の線間電圧の発生に関与する２
つの相と、負の線間電圧の発生に関与する２つの相とに
共通の相に対応した前記ブリッジ回路の正極側又は負極
側いずれかのスイッチング素子をオンにすると共に、残
り２つの相に対応した前記ブリッジ回路のスイッチング
素子は、前記正の線間電圧と負の線間電圧を発生するべ
くパルス幅変調動作を行うことを特徴とする３相インバ
ータのパルス幅変調制御回路。1. Three sets of circuits in which switching elements are bridge-connected are connected in parallel and connected to a DC power supply, and these switching elements are turned on / off by pulse width modulation control to convert DC power into three-phase AC power. In the pulse width modulation control circuit of the three-phase inverter for converting, any one of the three line voltages output from the three-phase inverter exhibits a positive voltage, and the remaining two sets of line voltages Any one pair of line voltage exhibits a negative voltage of 2π /
Is involved in the generation of this positive line voltage every 3 periods
One of the switching elements on the positive side or the negative side of the bridge circuit corresponding to the phase common to the two phases involved in the generation of the negative line voltage is turned on, and the remaining two phases are turned on. A pulse width modulation control circuit for a three-phase inverter, wherein the corresponding switching element of the bridge circuit performs a pulse width modulation operation to generate the positive line voltage and the negative line voltage. 【請求項２】スイッチング素子をブリッジ接続した回路
の３組を並列に接続して直流電源に接続し、パルス幅変
調制御によりこれらスイッチング素子をオン・オフし
て、直流電力を３相交流電力に変換する３相インバータ
のパルス幅変調制御回路において、 前記３相インバータが出力する３組の線間電圧のうちの
何れか１組の線間電圧が正の電圧を呈し、残り２組のう
ちのいずれか１組の線間電圧が負の電圧を呈し、且つ残
余１組の線間電圧の振幅は、前記正の線間電圧の振幅
と、負の線間電圧の振幅とを上回ることが無いπ／３な
る期間毎に、この正の線間電圧の発生に関与する２つの
相と、負の線間電圧の発生に関与する２つの相とに共通
の相に対応した前記ブリッジ回路の正極側と負極側のス
イッチング素子を交互にオンすると共に、残り２つの相
に対応した前記ブリッジ回路のスイッチング素子は、前
記正の線間電圧と負の線間電圧を発生するべくパルス幅
変調動作を行うことを特徴とする３相インバータのパル
ス幅変調制御回路。2. Three sets of circuits in which switching elements are bridge-connected are connected in parallel and connected to a DC power source, and these switching elements are turned on / off by pulse width modulation control to convert DC power into three-phase AC power. In the pulse width modulation control circuit of the three-phase inverter for converting, any one of the three line voltages output from the three-phase inverter exhibits a positive voltage, and the remaining two sets of line voltages Any one set of line voltages exhibits a negative voltage, and the remaining one set of line voltages does not exceed the positive line voltage amplitude and the negative line voltage amplitude. For each period of π / 3, the positive electrode of the bridge circuit corresponding to a phase common to the two phases involved in the generation of the positive line voltage and the two phases involved in the generation of the negative line voltage. Side and negative side switching elements are alternately turned on, The pulse width modulation control of the three-phase inverter is characterized in that the switching element of the bridge circuit corresponding to two phases performs a pulse width modulation operation to generate the positive line voltage and the negative line voltage. circuit.