JPH0555340A - Semiconductor wafer processing method and device - Google Patents
Semiconductor wafer processing method and deviceInfo
- Publication number
- JPH0555340A JPH0555340A JP21511591A JP21511591A JPH0555340A JP H0555340 A JPH0555340 A JP H0555340A JP 21511591 A JP21511591 A JP 21511591A JP 21511591 A JP21511591 A JP 21511591A JP H0555340 A JPH0555340 A JP H0555340A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor wafer
- wafer processing
- surface treatment
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、表面処理された半導
体ウエハ（以下、単に「ウエハ」と記す）がどの工程で
処理されたかを一目で判別できるようにする半導体ウエ
ハ処理方法及びその装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor wafer processing method and an apparatus for processing a surface-treated semiconductor wafer (hereinafter, simply referred to as "wafer"), which makes it possible to determine at which process the processing is performed. It is a thing.
【０００２】[0002]
【従来の技術】ＵＬＳＩプロセス技術は加工ルールの微
細化と共に益々多くのプロセスが要求され、各種処理装
置も複雑になってきている。例えば、エッチング技術に
おいては、従来の薬液を用いるウエットエッチング技術
から、反応を気相で起こさせるドライエッチング技術が
主流になってきている。2. Description of the Related Art In ULSI process technology, more and more processes are required along with miniaturization of processing rules, and various processing apparatuses are becoming complicated. For example, as for the etching technique, a dry etching technique for causing a reaction in a gas phase has become mainstream from a conventional wet etching technique using a chemical solution.
【０００３】また、ドライエッチング装置においても、
１つの装置内に複数のウエハ処理室を有する、所謂マル
チチャンバーシステムが最近開発されてきている。
（株）プレスジャーナル出版の月刊セミコンダクタワー
ルド、１９９０年９月号にもマルチチャンバーシステム
についての詳細記事が掲載されている。このシステム
は、前述のように、１つの装置に複数のウエハ処理室が
あるため、最適条件で２層以上の多層膜をエッチングす
ることができ、またスループットも向上させることがで
きる。また、高価なクリーンルームでの専有面積を削減
できるなどの利点を有するため、今後、半導体プロセス
装置のマルチチャンバーシステム化は重要な技術にな
る。Also in a dry etching apparatus,
A so-called multi-chamber system having a plurality of wafer processing chambers in one apparatus has recently been developed.
A detailed article about the multi-chamber system is also published in the monthly semiconductor world, September 1990, published by Press Journal, Inc. As described above, in this system, one apparatus has a plurality of wafer processing chambers, so that it is possible to etch a multilayer film of two or more layers under optimal conditions and also improve throughput. In addition, since it has an advantage that it can reduce the occupied area in an expensive clean room, it will be an important technology in the future to make the semiconductor process equipment into a multi-chamber system.
【０００４】このマルチチャンバーシステムの半導体ウ
エハ処理装置Ｅの概略平面図を図３に示し、その概略を
説明する。この半導体ウエハ処理装置Ｅは４部屋のウエ
ハ処理室１、２、３及び４を有し、各ウエハ処理室１、
２、３、４及びロードロック室１１はそれらの中央に存
在する搬送室１５を取り囲むように配置されており、こ
の搬送室１５と各ウエハ処理室１、２、３及び４とは、
それぞれゲートバルブ５、６、７及び８を介して、また
搬送室１５とロードロック室１１とはゲートバルブ１０
を介して接続されている。この搬送室１５には、ウエハ
１３をロードロック室１１から各ウエハ処理室１、２、
３及び４に搬送するアーム９がある。またウエハ１３を
セットしたウエハキャリヤ１２は扉１４からロードロッ
ク室１１に搬入、配置できるように構成されている。A schematic plan view of the semiconductor wafer processing apparatus E of this multi-chamber system is shown in FIG. 3 and its outline will be described. This semiconductor wafer processing apparatus E has four wafer processing chambers 1, 2, 3 and 4, and each wafer processing chamber 1,
2, 3 and 4 and the load lock chamber 11 are arranged so as to surround the transfer chamber 15 existing in the center thereof, and the transfer chamber 15 and the respective wafer processing chambers 1, 2, 3 and 4 are
The transfer chamber 15 and the load lock chamber 11 are connected via the gate valves 5, 6, 7 and 8 respectively.
Connected through. In the transfer chamber 15, the wafer 13 is transferred from the load lock chamber 11 to the wafer processing chambers 1, 2,
There is an arm 9 for transporting to 3 and 4. Further, the wafer carrier 12 in which the wafer 13 is set can be carried in and arranged in the load lock chamber 11 through the door 14.
【０００５】このようなマルチチャンバーシステムから
なる半導体ウエハ処理装置Ｅはウエハの処理を４部屋の
ウエハ処理室で並行して処理することができ、通常の１
部屋のウエハ処理室しかないウエハ処理装置に比べ、最
大４倍のスループット（１時間当たりのウエハ処理枚
数）を得ることができる。The semiconductor wafer processing apparatus E having such a multi-chamber system is capable of processing wafers in parallel in four wafer processing chambers.
It is possible to obtain a throughput (the number of wafers processed per hour) that is up to four times that of a wafer processing apparatus having only a wafer processing chamber in the room.
【０００６】[0006]
【発明が解決しようとする課題】ところが、このような
半導体ウエハ処理装置Ｅでは、或る部屋でのウエハ処理
室に問題が生じ、ウエハの、例えば、エッチング処理に
不良が発生した場合、その不良のウエハの識別は非常に
困難となる。例えば、図３の半導体ウエハ処理装置Ｅに
おいて、ウエハ処理室１に不都合が発生した状態で、ウ
エハを２４枚処理した場合、６枚は不良の状態となって
しまう。しかし、不良の状態のウエハが発生したとして
も、ウエハの処理工程は幾つもあり、早期にウエハ処理
室１の異常を特定することが困難である。通常の１部屋
のウエハ処理室しかないエッチング装置では、そのエッ
チング装置で処理したウエハに異常が生じた場合、その
全てのウエハが不良になり、原因の特定は容易となる。
以上のように、マルチチャンバーシステムの半導体ウエ
ハ処理装置Ｅでは、１部屋のウエハ処理室に異常が生じ
た場合、原因の特定がこれまで以上に発見しにくくな
る。以上の説明では、ウエハの表面処理として、エッチ
ング処理を例示して説明したが、この他スパッタリン
グ、蒸着、ＣＶＤ等のようなウエハの表面処理について
も同様のことが言える。この発明は、ウエハの表面処理
がどの工程で行われたか、また、ウエハ処理室を２部屋
以上有するウエハ処理装置において、ウエハがどのウエ
ハ処理室で行われたかを容易に判別できる半導体ウエハ
処理方法及びその装置を提供するものである。However, in such a semiconductor wafer processing apparatus E, when a problem occurs in a wafer processing chamber in a certain room and a defect occurs in, for example, an etching process of a wafer, the defect is generated. Wafer identification is very difficult. For example, in the semiconductor wafer processing apparatus E of FIG. 3, when 24 wafers are processed in a state where the wafer processing chamber 1 is inconvenient, 6 wafers are in a defective state. However, even if a defective wafer is generated, there are many wafer processing steps, and it is difficult to identify an abnormality in the wafer processing chamber 1 at an early stage. In an ordinary etching apparatus having only one wafer processing chamber, if an error occurs in a wafer processed by the etching apparatus, all the wafers become defective, and the cause can be easily identified.
As described above, in the semiconductor wafer processing apparatus E of the multi-chamber system, when an abnormality occurs in one wafer processing chamber, it is more difficult than ever to find the cause. In the above description, the etching process is described as an example of the surface treatment of the wafer, but the same applies to the surface treatment of the wafer such as sputtering, vapor deposition, and CVD. The present invention provides a semiconductor wafer processing method capable of easily determining in which step the surface treatment of a wafer is performed, and in which wafer processing chamber a wafer is processed in a wafer processing apparatus having two or more wafer processing chambers. And a device therefor.
【０００７】そこで、前記マルチチャンバーシステムの
半導体ウエハ処理装置Ｅにおけるウエハ処理室１、２、
３及び４を、１部屋だけ取り出し、ウエハ処理としてド
ライエッチングを行う枚葉式の平行平板ＲＩＥ（リアク
ティブ・イオン・エッチング）装置Ｒを図４に例示し、
その説明をする。下部電極２０にコンデンサ２１を介し
て高周波電源２２から高周波を印加し、対向電極（アー
ス電極）２３との間にプラズマを発生させる。エッチン
グガスは管２４から導入され、図示していない排気装置
によりウエハ処理室の下部２５から排気される。調温さ
れた下部電極２０に載置したウエハ１３は電極２０及び
２３間で発生したプラズマ中のラジカルイオンにより処
理される。この時、通常、ウエハ１３は、処理中にプラ
ズマからの輻射熱により過度に温度が上昇しないよう
に、下部電極２０に密着、保持されている。例えば、図
６に示したようなリング状のウエハ押さえ２６でウエハ
１３の上部から押さえ込むことにより、ウエハ１３は調
温された下部電極２０に密着させることができる。な
お、このウエハ押さえ２６は昇降装置６０により上下動
が可能に構成されていて、ウエハ１３の下部電極２０へ
の載置または搬出する場合には、この昇降装置６０でウ
エハ押さえ２６を点線の位置まで上昇させた後、図示し
ていないロボットアームによって、ウエハ１３を搬入、
搬出することができる。ウエハ押さえ２６は同心円に、
例えば、１２個の突起２７を有し、図７に示したよう
に、これらの突起２７がウエハ１３の表面と接し、自重
またはバネによってウエハ１３を下部電極２０に密着さ
せる。Therefore, the wafer processing chambers 1, 2 in the semiconductor wafer processing apparatus E of the multi-chamber system,
FIG. 4 exemplifies a single-wafer parallel plate RIE (reactive ion etching) apparatus R that takes out 3 and 4 from only one room and performs dry etching as wafer processing.
I will explain it. A high frequency power is applied to the lower electrode 20 from a high frequency power source 22 via a capacitor 21, and plasma is generated between the lower electrode 20 and a counter electrode (earth electrode) 23. The etching gas is introduced from the pipe 24 and exhausted from the lower portion 25 of the wafer processing chamber by an exhaust device (not shown). The wafer 13 mounted on the temperature-controlled lower electrode 20 is treated by radical ions in the plasma generated between the electrodes 20 and 23. At this time, the wafer 13 is usually held in close contact with the lower electrode 20 so that the temperature does not excessively rise due to radiant heat from the plasma during processing. For example, the wafer 13 can be brought into close contact with the temperature-adjusted lower electrode 20 by pressing it from above the wafer 13 with the ring-shaped wafer presser 26 as shown in FIG. The wafer retainer 26 is configured to be movable up and down by an elevating device 60. When the wafer 13 is placed on the lower electrode 20 or carried out, the wafer retainer 26 is moved by the elevating device 60 to a position indicated by a dotted line. Then, the wafer 13 is loaded by a robot arm (not shown),
It can be carried out. Wafer holder 26 is concentric,
For example, it has twelve protrusions 27, and as shown in FIG. 7, these protrusions 27 are in contact with the surface of the wafer 13, and the wafer 13 is brought into close contact with the lower electrode 20 by its own weight or a spring.
【０００８】この時、突起２７が接したウエハ１３の表
面はプラズマに曝されないため、エッチングされない。
例えば、図８に示したように、シリコン基板３０上にシ
リコン酸化膜３１を形成し、その上に多結晶シリコン３
２を形成したウエハ１３を、図６に示したウエハ押さえ
２６を備えた図４の枚葉式平行平板ＲＩＥ装置Ｒで、Ｓ
Ｆ6 ＝５０ｓｃｃｍ、圧力１００ｍｔｏｒｒ、印加高周
波電力３００Ｗという条件で処理を行うと、多結晶シリ
コン３２はプラズマエッチングされ、除去されるが、ウ
エハ押さえ２６の突起２７が接していた部分には、多結
晶シリコン３２が残っており、丁度ウエハ押さえ２６の
突起２７の形状及び数が転写されたような状態になる。
図９にその状態のウエハ１３の表面を示した。なお、符
号３３はオリフラを示すものである。この発明は、この
ウエハ押さえ２６の突起２７の形状及び数が転写される
ことを利用したものである。At this time, the surface of the wafer 13 in contact with the protrusion 27 is not exposed to the plasma and is not etched.
For example, as shown in FIG. 8, a silicon oxide film 31 is formed on a silicon substrate 30, and polycrystalline silicon 3 is formed thereon.
The wafer 13 on which the wafer No. 2 has been formed is subjected to S by the single-wafer parallel plate RIE apparatus R of FIG. 4 equipped with the wafer retainer 26 shown in FIG.
When processing is performed under the conditions of F 6 = 50 sccm, pressure 100 mtorr, and applied high-frequency power 300 W, the polycrystalline silicon 32 is plasma-etched and removed, but the portion where the protrusion 27 of the wafer retainer 26 is in contact with the polycrystalline silicon 32 is removed. The silicon 32 remains, and the shape and number of the protrusions 27 of the wafer retainer 26 are just transferred.
FIG. 9 shows the surface of the wafer 13 in that state. Reference numeral 33 indicates an orientation flat. The present invention utilizes the fact that the shape and number of the protrusions 27 of the wafer retainer 26 are transferred.
【０００９】[0009]
【課題を解決するための手段】それ故、この発明は、ウ
エハの表面に、エッチング、スパッタリング、蒸着等の
表面処理技術により、表面処理を施すに当たり、この表
面処理と同時に、その表面処理がどの工程で行われたか
を明示するための識別表示を、前記表面処理技術の手段
で、そのウエハの周囲に施すようにした。Therefore, according to the present invention, when the surface treatment is applied to the surface of the wafer by the surface treatment technique such as etching, sputtering and vapor deposition, the surface treatment is performed at the same time as this surface treatment. An identification mark for clearly indicating whether or not the process was performed was applied to the periphery of the wafer by the means of the surface treatment technique.
【００１０】[0010]
【作用】従って、ウエハの処理中に転写される識別表示
を判別することによって、そのウエハがどのウエハ処理
室で処理されたかが直ちに判断することができる。Therefore, by discriminating the identification display transferred during the processing of the wafer, it is possible to immediately determine in which wafer processing chamber the wafer was processed.
【００１１】[0011]
【実施例】以下、この発明の実施例を図１乃至図２を用
いて説明する。図１はこの発明の半導体ウエハ処理装置
に用いられる、第１の実施例であるウエハ押さえの平面
図であり、図２はこの発明の半導体ウエハ処理装置に用
いられる、第２の実施例であるウエハ押さえの平面図で
ある。なお、図４乃至図６の従来技術と同一部分には同
一の符号を付した。Embodiments of the present invention will be described below with reference to FIGS. 1 and 2. 1 is a plan view of a wafer retainer according to a first embodiment used in the semiconductor wafer processing apparatus of the present invention, and FIG. 2 is a second embodiment used in the semiconductor wafer processing apparatus of the present invention. It is a top view of a wafer presser. It should be noted that the same parts as those of the prior art shown in FIGS.
【００１２】図１の第１の実施例は、例えば、図４に示
した枚葉式平行平板型ＲＩＥ装置Ｒに適用できるウエハ
押さえ２６であるが、その他μ波プラズマエッチング装
置、ＥＣＲ放電を利用したエッチング装置及びマグネト
ロン放電を利用したエッチング装置にも適用できるもの
である。The first embodiment of FIG. 1 is a wafer retainer 26 applicable to, for example, the single-wafer parallel plate type RIE apparatus R shown in FIG. 4, but other μ-wave plasma etching apparatus and ECR discharge are used. The present invention can also be applied to the above etching apparatus and the etching apparatus using magnetron discharge.
【００１３】図１Ａ〜Ｄに、図３及び図４で説明したマ
ルチチャンバーシステムの半導体ウエハ処理装置Ｅの各
ウエハ処理室１〜４に取り付け得るウエハ押さえをそれ
ぞれ示した。ウエハ１３を保持し、ウエハ１３を、調温
された下部電極２０に密着させる１２個の突起２７以外
に、ウエハ処理室１〜４を区別するための識別突起４１
〜４７をそれぞれのウエハ押さえ２６に、数とそれらの
配置を変えて設けた。図１Ａのウエハ押さえ２６ａに
は、識別突起４１を１個だけ設け、図１Ｂのウエハ押さ
え２６ｂには、２個の識別突起４２及び４３を１個の突
起２７を挟んで設け、図１Ｃのウエハ押さえ２６ｃに
は、２個の識別突起４４及び４５を２個の突起２７を挟
んで設け、そして図１Ｄのウエハ押さえ２６ｄには、２
個の識別突起４６及び４７を３個の突起２７を挟んで設
けた。1A to 1D show wafer retainers which can be attached to the wafer processing chambers 1 to 4 of the semiconductor wafer processing apparatus E of the multi-chamber system described in FIGS. 3 and 4, respectively. In addition to the twelve protrusions 27 for holding the wafer 13 and adhering the wafer 13 to the temperature-controlled lower electrode 20, identification protrusions 41 for distinguishing the wafer processing chambers 1 to 4 are provided.
˜47 were provided on each wafer retainer 26 by changing the number and their arrangement. The wafer retainer 26a of FIG. 1A is provided with only one identification protrusion 41, and the wafer retainer 26b of FIG. 1B is provided with two identification protrusions 42 and 43 with one protrusion 27 interposed therebetween. Two identification protrusions 44 and 45 are provided on the presser 26c with the two protrusions 27 sandwiched therebetween, and two are provided on the wafer presser 26d of FIG. 1D.
The individual identification protrusions 46 and 47 are provided so as to sandwich the three protrusions 27.
【００１４】従って、それぞれのウエハ処理室１〜４で
処理された各ウエハ１３には、各ウエハ押さえ２６ａ〜
２６ｄの識別突起に対応した、エッチングされない部分
が生ずることになり、処理された各ウエハ１３の周辺に
形成された、これらの識別突起の数及び又は位置関係を
表す識別表示を一瞥するだけで、どのウエハ処理室でエ
ッチングされたものであるかを判別することができる。
図１Ｂ〜Ｄでは２個の識別突起の位置関係で判別できる
構成にしたが、図１Ａに示したように、識別突起４１が
１個であっても、図９に示したウエハ１３に形成された
オリフラ３３との相対位置関係を変えることによっても
十分に判別することができる。Therefore, the wafer holders 26a to 26a are attached to the wafers 13 processed in the wafer processing chambers 1 to 4, respectively.
A non-etched portion corresponding to the identification protrusions of 26d will be generated, and by simply glancing at the identification display formed on the periphery of each processed wafer 13 and showing the number and / or positional relationship of these identification protrusions, It is possible to determine which wafer processing chamber has been etched.
1B to 1D, the configuration is such that the identification can be performed based on the positional relationship between the two identification protrusions. However, as shown in FIG. 1A, even if only one identification protrusion 41 is formed on the wafer 13 shown in FIG. It is also possible to make a sufficient determination by changing the relative positional relationship with the orientation flat 33.
【００１５】また、図２に示した第２の実施例のよう
に、ウエハ処理室１〜４を区別するための新たな識別突
起を設けなくても、ウエハ１３を保持する突起２７の一
部の突起の形状を、図２Ａ〜Ｃに示したような任意の形
状に予め定めておけば、各ウエハ処理室１〜４を判別す
ることができる。Further, unlike the second embodiment shown in FIG. 2, a part of the protrusion 27 for holding the wafer 13 is provided without providing a new identification protrusion for distinguishing the wafer processing chambers 1 to 4. The wafer processing chambers 1 to 4 can be discriminated by presetting the shape of the protrusion of FIG. 2 to an arbitrary shape as shown in FIGS.
【００１６】更にまた、図示していないが、図１の第１
の実施例のように、ウエハ押さえ２６に識別突起４１〜
４７を設けなくても、また図２の第２の実施例のよう
に、ウエハ押さえ２６の突起２７の形状を変えなくて
も、これらの突起２７同士の間隔を変えることにより、
前記実施例と同様な判別を行うことができる。無論、前
記ウエハ１３のオリフラ３３との位置関係を持たせれ
ば、一層判別し易くなる。Further, although not shown, the first of FIG.
As in the embodiment of FIG.
Even if 47 is not provided and the shape of the protrusions 27 of the wafer retainer 26 is not changed as in the second embodiment of FIG. 2, by changing the interval between the protrusions 27,
The same discrimination as in the above-described embodiment can be performed. Of course, if the wafer 13 has a positional relationship with the orientation flat 33, the discrimination becomes easier.
【００１７】以上の説明では、この発明の半導体ウエハ
の処理方法として、ウエハ１３の表面に形成された薄膜
を剥がす処理であるドライエッチングを施す実施例を挙
げたが、逆に、ウエハ１３の表面に薄膜を形成する処理
を施す場合にも応用できる。その一実施例として、図５
に、概略図でマグネトロン型スパッタリング装置を示し
た。このマグネトロン型スパッタリング装置Ｍは、主と
して、スパッタする、例えば、Ａｌ−Ｓｉ（１％）材料
からなるターゲット５０を設置したマグネット５１を有
する電極５２と、この電極５２と対向して配置され、ウ
エハ１３を保持し、調温されたステージ５３とから構成
されている。稀ガスであるＡｒガスがガス導入口５４か
ら導入され、図示していない排気装置により排気口５５
から排気される。例えば、Ａｒガスを導入し、圧力を５
ｍｔｏｒｒにコントロールし、電極５２とステージ５３
との間で、電極５２が−５００Ｖとなるようにすると、
Ａｌ−Ｓｉ（１％）材料のターゲット５０がスパッタさ
れ、ステージ５３上のウエハ１３にＡｌ−Ｓｉ膜を形成
することができる。In the above description, as the semiconductor wafer processing method of the present invention, an example of performing dry etching for removing a thin film formed on the surface of the wafer 13 has been described. It can also be applied to the case where a treatment for forming a thin film is applied to. As one example thereof, FIG.
The schematic diagram shows a magnetron type sputtering apparatus. The magnetron sputtering apparatus M is mainly arranged to face an electrode 52 having a magnet 51 for sputtering, for example, a target 50 made of an Al—Si (1%) material, and a wafer 51. And a temperature-controlled stage 53. Ar gas, which is a rare gas, is introduced from the gas introduction port 54, and the exhaust port 55 is exhausted by an exhaust device (not shown).
Exhausted from. For example, Ar gas is introduced and the pressure is set to 5
Controlled to mtorr, electrode 52 and stage 53
When the electrode 52 is set to −500V between
The target 50 of Al—Si (1%) material is sputtered, and an Al—Si film can be formed on the wafer 13 on the stage 53.
【００１８】この場合も、図４の枚葉式平行平板ＲＩＥ
装置Ｒで説明したように、ウエハ１３の温度をコントロ
ールするために、調温されたステージ５３に、図示して
いないが、ウエハ押さえによりウエハ１３を密着させる
ように構成している。従って、ウエハ１３に薄膜を被着
するスパッタリングの場合でも、図６に示したような形
状のウエハ押さえ２６を用いると、そのウエハ１３を押
さえる突起２７の部分に相当するウエハ１３の周辺部分
にはＡｌ−Ｓｉ膜が被着せず、図９に示したものと同じ
ようなウエハ押さえ２６のパターンが転写される。即
ち、ウエハ押さえ２６の部分はＡｌ−Ｓｉ膜が被着され
ず、ウエハ押さえの突起或いは識別突起の数及び又は形
状を任意に変えることにより、どの工程、どのウエハ処
理室で処理された膜かを判別することができる。Also in this case, the single-wafer parallel plate RIE shown in FIG.
As described in the apparatus R, in order to control the temperature of the wafer 13, although not shown, the wafer 13 is closely attached to the temperature-adjusted stage 53 by a wafer retainer. Therefore, even in the case of sputtering for depositing a thin film on the wafer 13, if the wafer retainer 26 having the shape shown in FIG. 6 is used, the peripheral portion of the wafer 13 corresponding to the protrusion 27 that retains the wafer 13 is not formed. The Al-Si film is not deposited, and the pattern of the wafer retainer 26 similar to that shown in FIG. 9 is transferred. That is, the Al—Si film is not deposited on the portion of the wafer retainer 26, and by which number and / or shape of the protrusions or identification protrusions of the wafer retainer is arbitrarily changed, which process and in which wafer processing chamber the processed film is processed. Can be determined.
【００１９】以上、説明したように、この発明の技術思
想は、ウエハの表面上の材料を剥がす処理のもの、ウエ
ハの表面上に材料を被着させる処理のものの、いずれの
ウエハの表面処理にも適用することができる。また、前
記実施例では、マルチチャンバーシステムの半導体ウエ
ハ処理装置を挙げて説明したが、シングルチャンバーの
半導体ウエハ処理装置が複数ある場合にも適用すること
ができ、各半導体ウエハ処理装置を区別する方法とし
て、この発明の技術思想を応用できることはいうまでも
ない。更にまた、当然のことながら、この発明は前記の
実施例に限定されるものではないことはいうまでもない
ことである。As described above, the technical idea of the present invention is applicable to the surface treatment of any wafer, that is, the treatment for removing the material on the surface of the wafer and the treatment for depositing the material on the surface of the wafer. Can also be applied. Further, in the above-mentioned embodiment, the semiconductor wafer processing apparatus of the multi-chamber system was described, but it can be applied to the case where there are a plurality of single chamber semiconductor wafer processing apparatuses, and a method for distinguishing each semiconductor wafer processing apparatus. Needless to say, the technical idea of the present invention can be applied. Moreover, it goes without saying that the invention is not limited to the embodiment described above.
【００２０】[0020]
【発明の効果】以上の説明から明らかなように、この発
明の半導体ウエハ処理方法及びその装置によれば、ウエ
ハがどの工程、どの装置、どのウエハ処理室で処理した
かが一目で明確となり、ウエハ処理上で問題が発生した
時の、そのウエハの判別が即刻判るので、原因調査が迅
速かつ容易に行うことができ、特定のウエハ処理工程、
ウエハ処理装置、ウエハ処理室で処理したウエハの抽出
も容易になる。更にまた、ウエハの処理の経歴が明らか
にできる。As is apparent from the above description, according to the semiconductor wafer processing method and the apparatus thereof of the present invention, it becomes clear at a glance which process, which apparatus, and which wafer processing chamber the wafer was processed in. When a problem occurs in wafer processing, the wafer can be immediately identified, so that the cause investigation can be performed quickly and easily.
Extraction of wafers processed in the wafer processing apparatus and the wafer processing chamber also becomes easy. Furthermore, the history of wafer processing can be clarified.
【図１】この発明の半導体ウエハ処理装置に用いられ
る、この発明の第１の実施例のウエハ押さえで、同図
Ａ、Ｂ、Ｃ及びＤはそれぞれ異なる位置及び数の識別突
起を有するものの平面図である。FIG. 1 is a plane view of a wafer retainer according to a first embodiment of the present invention used in a semiconductor wafer processing apparatus of the present invention, wherein A, B, C and D in FIG. 1 each have identification protrusions at different positions and numbers. It is a figure.
【図２】この発明の半導体ウエハ処理装置に用いられ
る、この発明の第２の実施例のウエハ押さえで、同図
Ａ、Ｂ、Ｃはそれぞれ異なる形状の突起を有するものの
平面図である。FIG. 2 is a plan view of a wafer retainer according to a second embodiment of the present invention used in the semiconductor wafer processing apparatus of the present invention, in which FIGS. A, B, and C are projections having different shapes.
【図３】この発明の半導体ウエハ処理方法及びその装置
を説明するためのマルチチャンバーシステムの半導体ウ
エハ処理装置の概略平面図である。FIG. 3 is a schematic plan view of a semiconductor wafer processing apparatus of a multi-chamber system for explaining the semiconductor wafer processing method and apparatus of the present invention.
【図４】図３の半導体ウエハ処理装置を構成するウエハ
処理室でドライエッチングを行う場合に使用すると好適
な、この発明の一実施例である枚葉式平行平板ＲＩＥ装
置の概略断面図である。FIG. 4 is a schematic cross-sectional view of a single-wafer parallel plate RIE apparatus that is one embodiment of the present invention and is suitable for use when performing dry etching in a wafer processing chamber that constitutes the semiconductor wafer processing apparatus of FIG. ..
【図５】図３の半導体ウエハ処理装置を構成するウエハ
処理室でスパッタリングを行う場合に使用すると好適
な、この発明の一実施例であるマグネトロン型スパッタ
リング装置の概略断面図である。5 is a schematic cross-sectional view of a magnetron-type sputtering apparatus according to an embodiment of the present invention, which is suitable for use when sputtering is performed in a wafer processing chamber constituting the semiconductor wafer processing apparatus of FIG.
【図６】従来技術の半導体ウエハ処理装置に用いられて
いる半導体ウエハのウエハ押さえの平面図である。FIG. 6 is a plan view of a wafer retainer for a semiconductor wafer used in a conventional semiconductor wafer processing apparatus.
【図７】従来技術の半導体ウエハ処理装置で、図６に示
したウエハ押さえで半導体ウエハを押さえている状態を
示す一部断面図である。7 is a partial cross-sectional view showing a state in which a semiconductor wafer is held by the wafer presser shown in FIG. 6 in a conventional semiconductor wafer processing apparatus.
【図８】図４に示した枚葉式平行平板ＲＩＥ装置Ｒで処
理される、一実施例である半導体ウエハの一部断面図で
ある。8 is a partial cross-sectional view of a semiconductor wafer which is an example and is processed by the single-wafer parallel plate RIE apparatus R shown in FIG.
【図９】図６に示したウエハ押さえで図８に示した半導
体ウエハを押さえ、ドライエッチング、スパッタリング
等を行った場合に、ウエハ押さえの突起が転写された状
態を示した半導体ウエハの平面図である。9 is a plan view of the semiconductor wafer showing a state where the protrusions of the wafer retainer are transferred when the semiconductor wafer shown in FIG. 8 is retained by the wafer retainer shown in FIG. 6 and dry etching, sputtering or the like is performed. Is.
１ ウエハ処理室 ２ ウエハ処理室 ３ ウエハ処理室 ４ ウエハ処理室 ９ アーム １１ ロードロック室 １２ ウエハキャリヤ １３ 半導体ウエハ １５ 搬送室 ２０ 電極 ２２ 高周波電源 ２３ 電極 ２６ ウエハ押さえ ２６ａ ウエハ押さえ ２６ｂ ウエハ押さえ ２６ｃ ウエハ押さえ ２６ｄ ウエハ押さえ ２７ 突起 ３０ シリコン基板 ３１ シリコン酸化膜 ３２ 多結晶シリコン ３３ オリフラ ４１ 識別突起 ４２ 識別突起 ４３ 識別突起 ４４ 識別突起 ４５ 識別突起 ４６ 識別突起 ４７ 識別突起 ５０ ターゲッ ５１ マグネット ５２ 電極 ５３ ステージ ６０ 昇降装置 Ｅ 半導体ウエハ処理装置 Ｒ 枚葉式平行平板ＲＩＥ装置 Ｍ マグネトロン型スパッタリング装置 1 Wafer Processing Room 2 Wafer Processing Room 3 Wafer Processing Room 4 Wafer Processing Room 9 Arm 11 Load Lock Room 12 Wafer Carrier 13 Semiconductor Wafer 15 Transfer Chamber 20 Electrode 22 High Frequency Power Supply 23 Electrode 26 Wafer Presser 26a Wafer Presser 26b Wafer Presser 26c Wafer Presser 26d Wafer holder 27 Protrusion 30 Silicon substrate 31 Silicon oxide film 32 Polycrystalline silicon 33 Orientation flat 41 Identification protrusion 42 Identification protrusion 43 Identification protrusion 44 Identification protrusion 45 Identification protrusion 46 Identification protrusion 47 Identification protrusion 50 Target 51 Magnet 52 Electrode 53 Stage 60 Lifting device E Semiconductor wafer processing equipment R Single-wafer parallel plate RIE equipment M Magnetron type sputtering equipment
Claims (4)
ッタリング、蒸着等の表面処理技術により、表面処理を
施すに当たり、この表面処理と同時に、その表面処理が
どの工程で行われたかを明示するための識別表示を、前
記表面処理技術の手段で、前記半導体ウエハの周囲に施
すことを特徴とする半導体ウエハ処理方法。1. When performing a surface treatment on the surface of a semiconductor wafer by a surface treatment technique such as etching, sputtering, vapor deposition, etc., at the same time as this surface treatment, it is necessary to clearly indicate in which step the surface treatment was performed. A method for processing a semiconductor wafer, characterized in that an identification mark is applied to the periphery of the semiconductor wafer by means of the surface processing technique.
ッタリング、蒸着等の表面処理技術により、表面処理を
施すに当たり、この表面処理と同時に、その表面処理が
どの工程で行われたかを明示するための識別表示を、前
記表面処理技術の手段と半導体ウエハ処理装置のウエハ
押さえの形状で形成し、その識別表示が前記半導体ウエ
ハの周囲に施されることを特徴とする半導体ウエハ処理
方法。2. When performing a surface treatment on the surface of a semiconductor wafer by a surface treatment technique such as etching, sputtering, vapor deposition, etc., at the same time as this surface treatment, for clearly indicating in which step the surface treatment was performed. A method of processing a semiconductor wafer, characterized in that an identification mark is formed in the shape of the surface processing technology and a shape of a wafer retainer of a semiconductor wafer processing apparatus, and the identification mark is provided around the semiconductor wafer.
エハを保持する半導体ウエハ押さえの形状を、半導体ウ
エハの表面処理工程毎に異ならせたことを特徴とする半
導体ウエハ処理装置。3. A semiconductor wafer processing apparatus, wherein the shape of a semiconductor wafer retainer for holding a semiconductor wafer is different for each surface processing step of the semiconductor wafer.
ウエハ処理装置において、半導体ウエハ処理室毎に、半
導体ウエハを保持する半導体ウエハ押さえの形状を異な
らせたことを特徴とする半導体ウエハ処理装置。4. A semiconductor wafer processing apparatus having a plurality of semiconductor wafer processing chambers, wherein the shape of a semiconductor wafer retainer for holding a semiconductor wafer is different for each semiconductor wafer processing chamber.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21511591A JPH0555340A (en) | 1991-08-27 | 1991-08-27 | Semiconductor wafer processing method and device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21511591A JPH0555340A (en) | 1991-08-27 | 1991-08-27 | Semiconductor wafer processing method and device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555340A true JPH0555340A (en) | 1993-03-05 |
Family
ID=16667003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21511591A Pending JPH0555340A (en) | 1991-08-27 | 1991-08-27 | Semiconductor wafer processing method and device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555340A (en) |
-
1991
- 1991-08-27 JP JP21511591A patent/JPH0555340A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0473594B1 (en) | Method for depositing a layer on a substrate and also a processing system for that purpose | |
| US5841624A (en) | Cover layer for a substrate support chuck and method of fabricating same | |
| JP2713276B2 (en) | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method using the same | |
| US10896821B2 (en) | Asymmetric wafer bow compensation by physical vapor deposition | |
| KR20050001299A (en) | Processed object processing apparatus, processed object processing method, pressure control method, processed object transfer method, and transfer apparatus | |
| US11094647B2 (en) | Methods and apparatus to eliminate wafer bow for CVD and patterning HVM systems | |
| KR20070112307A (en) | Method for cleaning treatment chamber in substrate treating apparatus and method for detecting endpoint of cleaning | |
| JPH0917770A (en) | Plasma treatment method and plasma apparatus used for it | |
| US8463415B2 (en) | Lot processing start determining method and control unit | |
| CN112204695B (en) | Image-based plasma sheath profile detection on a plasma processing tool | |
| EP1030745A1 (en) | All-surface biasable and/or temperature-controlled electrostatically-shielded rf plasma source | |
| US6258227B1 (en) | Method and apparatus for fabricating a wafer spacing mask on a substrate support chuck | |
| US5863396A (en) | Method and apparatus for fabricating a wafer spacing mask on a substrate support chuck | |
| JPH09289201A (en) | Plasma treating apparatus | |
| JP2002517884A (en) | Pedestal insulator for pre-clean chamber | |
| JPH08191059A (en) | Plasma treating device | |
| JPH0487321A (en) | Holding device of object to be treated in vacuum treatment apparatus | |
| US6214413B1 (en) | Method and apparatus for fabricating a wafer spacing mask on a substrate support chuck | |
| JP3824835B2 (en) | Method of operating dummy substrate in semiconductor manufacturing equipment | |
| JPH0555340A (en) | Semiconductor wafer processing method and device | |
| JP2990551B2 (en) | Film processing equipment | |
| JPH05109655A (en) | Cvd-sputtering system | |
| TWI810683B (en) | Cover wafer for semiconductor processing chamber | |
| WO2022169561A1 (en) | Apparatus, methods, and systems of using hydrogen radicals for thermal annealing | |
| KR20230090503A (en) | System and method of processing a substrate |