JPH05503609A - 電子デバイス、それらの製造法および利用法 - Google Patents

電子デバイス、それらの製造法および利用法

Info

Publication number
JPH05503609A
JPH05503609A JP3505989A JP50598991A JPH05503609A JP H05503609 A JPH05503609 A JP H05503609A JP 3505989 A JP3505989 A JP 3505989A JP 50598991 A JP50598991 A JP 50598991A JP H05503609 A JPH05503609 A JP H05503609A
Authority
JP
Japan
Prior art keywords
ferroelectric
semiconductor
insulator
metal
algaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3505989A
Other languages
English (en)
Inventor
パズ・ド・アラウホ、カーロス・エー
マクミリアン、ラリー・デー
Original Assignee
シンメトリックス・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シンメトリックス・コーポレーション filed Critical シンメトリックス・コーポレーション
Publication of JPH05503609A publication Critical patent/JPH05503609A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H01L29/803—Programmable transistors, e.g. with charge-trapping quantum well
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 電　デバイス　それらの製゛法および１用法′本出願は、１９８９年、１２月２ ７日付は出願の国際特許出願出願番号ＰＣＴ／ＵＳ８９１０５８８２の一部継続 出願であり、国際特許出願出願番号ＰＣＴ／ＵＳ８９１０５８８２は、更に１９ ８８年１２月２７日付けの米国特許出願出願番号２９０，４６８の一部継続出願 であり、両出願の主題部分は参考としてここに添付される。
皮表Ｕ 本発明は、バイポーラ−型三端子ゲートダイオード、この種のダイオードを用い たメモリーマトリックス、この種のダイオードを含むニューラルシナッブスネッ トワーク、この種のダイオードを含むＤＲＡＭ　（ダイナミックランダムアクセ スメモリー）ユニット、バイポーラ−型トランジスター、この種のダイオードを 利用したＪＦＥＴ（接合電界効果トランジスター）、ガリュームひ素（ＧａＡｓ ）およびガリュームひ素アルミニューム（ＡＩＧａＡｓ）異種構造およびこの種 のダイオードの製造法および利用法に関する。
■ＩＬ術 先行技術は、ニー、ニス、グローブによる”半導体デバイスの物理と技術”　（ 版権１９６７年、ジョンウィリーアンドサン）（”Ｐｈｙｓｉｃｓ　ａｎｄ　Ｔ ｅｃｈｎｏｌｏｇｙ　ｏｆ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ　Ｄｅｖｉｃｅｓ”　 ｂｙ　Ａ、Ｓ、Ｇｒｏｖｅ、ｃｏｐｙｒｉｇｈｔ　１９６７　ｂｙ　Ｊｏｈｎ　 Ｗｉｌｅｙ　＆５ｏｎｓ、Ｉｎｃ）にて例示されていて、この主題部を参考とし てここに添付している。
先行技術ではないが、関連している技術は、電気電子学会回路とデバイス誌（Ｉ ＥＥＥ　ＣＩＲＣＵＩＴＳＡＮＤ　ＤＥＶｒＣＥＳ　ＭＡＧＡＺＩＮＥ）の１９ ９０年１月号に掲載されているローリン、エッチ、パーカー　（Ｌａｕｒｅｅｎ 　Ｈ，Ｐａｒｋｅｒ）およびアル、エフ、タシュ（Ａｔ　Ｆ、Ｔａ５ｃｈ）によ る”６４メガバイトおよび２５６メガバイトＤＲＡＭ用の強誘電体物質”　（” Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｍａｔｅｒｉａｌｓ　Ｆｏｒ　６４Ｍｂ　ａｎｄ 　２５６Ｍｂ　ＤＲＡ　Ｍ　ｓ”）というタイトルの論文に例示されていて、こ こにその全部を参考として添付する。
え匪二】ｊ 本発明にによる第一実施例は、予め設定された第一のタイプの半導体材料を含む 第一の半導体部分を少なくとも含み、かつ、予め設定された第二のタイプの半導 体材料を含む第二の半導体部分を少なくとも含む電子デバイスを提供する。第二 の部分の少なくとも一部は、第一の部分の少なくとも一部と接触している。少な くとも一つの絶縁体部分が、第一の部分の一部および第二の部分の一部と接触し ている。少なくとも一つの金属部分が含まれ、絶縁体部分の少なくとも一部と金 属部分の少なくとも一部との間に少なくともその一部が設けられた少なくとも一 つの強誘電体部分が含まれる。
第二の実施例は、上述の電子デバイスを提供するが、絶縁体部分、強誘電体部分 、第一金属部分は、少なくとも一つの開口部を有するゲート機構を構成する。開 口部には、少なくとも一つの第二金属部分が設けられ、第二金属部分は、少なく とも絶縁部分の一部と接触している。
第二の金属部分は、第二の半導体部分の少なくとも一部と接触している。
第三の実施例は、逆バイアスされた複数のバイポーラ−型三端子ゲートダイオー ドを含むメモリーマトリックスを提供し、各ダイオードは、上述の電子デバイス として形成している。
他の実施例は、ここで説明の電子デバイスとして形成されているバイポーラ−型 三端子ゲートダイオードの複数を含むニューラルシナッブスネットワークを提供 する。
他の実施例は、一つの分極状態から他の分極状態へ強誘電体部分を完全に変換す ることなく、動的記憶のために、強誘電体部分および絶縁体部分またはそのいず れかの高誘電率を用い、また更に、アレーの”パスゲート”としてｐ−ｎ接合を 用いたＤＲＡＭを提供する。
他の実施例は、ベース接合、コレクター接合、あるいはエミッター接合のいずれ かとして、ｎｐｎまたはｐｎｐバイポーラ−型トランジスターでの接合部として 用いられた、上述の電子デバイスを含むバイポーラ−型トランジスターを提供す る。
他の実施例は、ＪＦＥＴで強誘電体制御のｐ−ｎ接合でゲートダイオードの調和 を利用した構造を提供する。
他の実施例は、上述の電子デバイスがＧａＡｓおよびＡｌＧａＡｓ異種構造体に てもちいられた構造を提供する。
他の実施例は、強誘電体に光を照射することにより指定可能な強誘電体ゲートダ イオードを提供する。
図１は、第一の実施例による電子デバイスの概略図である。
図２は、第二の実施例による電子デバイスの概略図である。
図３は、図２のデバイスの平面図である。
図４は、強誘電体ゲートダイオードを表す出願人提案のシンボルである。
図５は、本発明によるニューラルネットワークを示す。
図６は、図５の点線で囲まれた要素を示すニューロン機構を表す出願人提案のシ ンボルである。
図７は、本発明によるニューラルシナッブスネットワークを示す。
図８は、ゲート電圧の関数としての総接合容量をプロットした図である。
図９は、ＧａＡ　ｓおよびＡｌＧａＡｓ異種構造体に電子デバイスを応用した他 の実施例である。
図１０は、本発明による記憶マトリックスを示す。
図１１は、半導体部分に堀こまれたゲートを有すデバイスを示す。
ここで説明の電子デバイスは、国際特許出願出願番号ＰＣＴ／ＵＳ　８９１０５ ８８２および米国特許出願出願番号２９０，４６８にて開示されている装置、技 術、および方法を用いて製造可能である。
図１は、第一および第二半導体部分２．３を有す電子デバイス１を示す。強誘電 体部分５は、絶縁体部分４および第一金属部分６により挟まれている。必要条件 ではないが、部分４は、Ｓ　１ＳＧａＡｓ、またはＩｎＰの半導体上に蒸着 され、再成長したエピタキシャル層となった酸化イットリューム、ＣａＦ２、Ｂ ａＦ２、Ｔａ２Ｏ３，５ｉ０３、Ｓｉ３Ｎ４または他の線形誘電シリコン化合物 により構成されるのが好ましい。部分４は、部分５の材料と同じかまたは異なっ た強誘電体材料を含む。
部分４．５および６からなる機構は、部分２および部分３の一部と接触し、部分 ３にまたがる。
第一端子７は、部分２に電気的に接続されている。第二端子ＶＪは、部分３に接 続されている。第三端子ＶＧは、部分６に電気的に接続されている。
部分３は、相対的に高い不純物濃度即ち、ドーピング濃度を有す領域を含む。空 乏領域８は、部分３の周囲に形成される。部分５は、領域８の半導体表面変調即 ち、導電率変調によって領域８の電荷容積と相互作用する。
ここで強誘電体材料という用語は、ＢａＭｎＦ２、Ｂａ　Ｍ　ｇ　Ｆ　２、その 他の弗化物と、ＫＮＯ３と、ならびに、ＰｂＴｉＯ２、Ｐ　ｂｘＺ　ｒｙＴ　ｉ 　０３、Ｐ　ｂｘＬ　ａｙＺ　ｒｚＴｉ０３およびＹ　Ｍ　ｎ　Ｏ３といったＡ ＢＯ３を共通組成物として有す材料とを意味しているが、特にこれらに限定する 訳ではない。ここで、Ｙはいかなる希土類元素でもよい。
図２および図３は、第一および第二の半導体部分９．１０を有すデバイス１８と して構成する第二の実施例である。ゲート機構１９は、絶縁体部分１１および第 一金属部分１３により挟まれる強誘電体部分１２によって構成されれている。機 構１９は、開口部１５を有す。部分１０は、相対的に高ドーピング濃度の領域を 含み、開口部１５に跨っていて、互いに相対している部分１１を接触させている 。必要条件ではないが、部分１１は、酸化イットリュームで形成されるか、また は、図１で説明されたその他の材料で形成されることが好ましい。
第二の金属部分１４は、開口部１５に設けられ、部分１０の一部および部分１１ の一部と接触する。
第一端子１７は、部分９に電気的に接続されている。
第二端子ＶＪは、部分１４に電気的に接続されている。
第三端子ＶＧは、部分１３に電気的に接続されている。
空乏領域１６は、部分９および部分１０の間に形成される。部分１２は、領域１ ６の半導体表面変調即ち、導電率変調によって領域１６の電荷容積と相互作用す る。
部分５または部分１２は、領域８または領域１６の延長部のｐｎ接合による漏れ のレベルを安定化し、領域８または領域１６内の熱生成キャリヤーにより発生す る電流の増加を安定化するのに利用される。
本発明はまた、強誘電体部分がゲート領域の空乏層を含む総空乏領域部の強誘電 自発分極電荷変調によるｐｎ接合の容量レベルを安定化するのに利用されるデバ イスを考慮している。
本デバイスは、一つの分極状態から他の分極状態へ強誘電体部分を完全に変換す ることなく、動的記憶のために、強誘電体および絶縁体またはそのいずれかの高 誘電率と、および、アレーの“パスゲート“とじてｐｎ接合とを両方またはいず れか一方を使用するようなデバイスのＤＲＡＭアーキテクチャ−に利用すること が可能である。
本発明は、また、バイポーラ−型トランジスターを製造するのに利用することも 可能である。デバイスは、ベース接合部、コレクター接合部、またはエミッター 接合部のいずれかとしてｐｎｐまたはｎｐｎバイポーラ−型トランジスターに於 ける接合部として応用可能である。
好適な実施例としては、強誘電体の状態によってトランジスターの利得が制御さ れるベースコレクター接合がある。
本発明によるデバイスは、また、新型のＪＦＥＴを構成するのに応用可能である 。デバイスは、ＪＦＥＴとして知られれる構造で強誘電体制御のｐｎ接合として ゲートダイオード調和効果を用い、強誘電体ゲートダイオードはゲート接合であ る。
図４は、本発明による強誘電体ゲートダイオードを表すここで提案のシンボル２ ０を示す。強誘電体部分は、参照番号２１で示される。シンボル２０は、ニュー ラルネットワーク２２の説明で使用される。
図５は、ニューロン部２３に連結された強誘電体ゲートダイオードまたはシナラ プス荷重２０を含むネットワーク２２を示す。ニューロン部２３は点線で囲まれ ている。
図６は、ネットワーク２２のニューロン部を表すためのシンボル２３を示す。
図７は、ニューロン３５．３６．３７および３８へ接続されているＸデコーダー ３１．３２．３３および３４を有すニューラルシナッブスネットワーク３０を示 す。
ネットワーク３０は、Ｘデコーダーを実質的に横断している、ニューロン４３． ４４．４５および４６へ接続されているＹデコーダー３９．４０．４１および４ ２を含む。ネットワーク３ｏは、内部で接続されている代表的なシナラプス荷重 ４７および４８を有す。
デバイスは、後述の光学的構造を含む、種々の構造にラプスマトリックス”とし て利用可能である。この種のネットワークは、”アナログ値記憶”連想記憶装置 を形成するために演算増幅器、抵抗およびコンデンサーを用いる。強誘電体ゲー トダイオードは本質的には、この種のニューラルネットワークにより処理される プログラムの相互作用の期間中にある値に設定可能である、プログラマブルシナ ッブス荷重である。
本発明は、光学的構造も考慮していて、強誘電体ゲートダイオードが強誘電体に 光を照射することによって指定可能となる。金属ゲートは、薄膜金属フィルムを 使用したり、または、インジューム酸化第一錫透明電極を使用したりする種々の 方法により、透明にする必要がある。
この構造にて使用する場合、強誘電性を有しかつ熱電効果を有す強誘電体が使用 される。このようなデバイスは、光学読みとり記憶装置、赤外線検出器、光記憶 装置およびマトリックスを用いた熱イメージ形成装置に利用可能である。
図１ないし図４では、強誘電体部分が、ゲート領域の空乏層を含む総空乏領域部 の強誘電自発分極ＰＳ電荷変調によるｐｎ接合の容量レベルを安定化するのに利 用される。
図８では、横軸がゲート電圧ＶＧを表し、これはＡＰＳＡはゲートの面積であり 、ＣＦは、強誘電ゲート容量である。
図８では、縦軸ＣＪは、総合接合容量またはダイオード容量を表す。横軸ＶＧに 沿った点１は、ＡＰＳＩ／ＣＦＩを、点２はＡ　Ｐ’　Ｓ２／　ＣＦ２を、点３ はＡＰＳ３／ＣＦ３を表す。
容量は、電圧かまたは、強誘電体の自発分極によって変調される。
図９は、高電子移動度トランジスター（ＨＥＭＴ）５０として実現された他の実 施例である。ＨＥＭＴ５０は金属部分５１、強誘電体部分５２、この場合絶縁体 として動作するＡ　Ｉ　ＧａＡｓ部分５３、ガリュームひ素バファ一層５４、お よびガリュームひ素部分５６を含む。
部分５５は、二次元電子ガスを表す。
図９のデバイスは、ガリュームひ素またはＡＩＧａＡＳ異種構造体に用いられた 場合、高電子移動度トランジスターと知られる構造に於いてガス５５を変調する 。強誘電体ゲートにより、ＨＥ　Ｍ　Ｔ　５０は、高速記憶装置の記憶素子とな る。
図１０は、センス増幅器およびＸ出カバファー６２に電気的に接続されている行 デコーダー６１を有す記憶マトリックス６ｏを示す。列デコーダー６３は、セン ス増幅器およびＹ出カバファー６４に電気的に接続されている。アレー内で接続 されているのは、強誘電体ゲートダイオード６７である。
マトリックス６０は、リードイネーブル回路およびライトイネーブル回路６５、 並びにゲート制御回路６６を有す。マトリックスアレーでは、ダイオード６７を 逆バイアスすることが好ましい。
図１および図２に示されるｎ型およびｐ型頭域は、互いに入れ換えてもよい。
図１１は、図１に類似のデバイスを示すが、ここでは、金属部分、強誘電体部分 、および絶縁体部分を含む強誘電体ゲート機構は第一の半導体部分に埋め込まれ 、第二の半導体部分は、埋め込まれた機構を挟んで互いに反対側に位置する第一 の部分および第二の部分を含む。図１のデバイスのように、第二の半導体部分の 領域（第二半導体の第一部分）は相対的に高いドーピング濃度を有する。
以上の実施例は、説明の為であり、本発明はこれらに限定されない。
Ｆｉｇ、　１０ 要約書 電荷容積が強誘電体部分（５）によって制御される半導体接合を有すデバイス（ １）。　強誘電体（５）は、ゲート制御ダイオードまたはトランジスターを提供 するために、ｐｎ接合の漏れのレベルを安定化する。バイポーラ−型、三端子、 ゲートダイオードは、記憶マトリックス、ニューラルシナッブスネットワーク、 ＤＲＡＭユニット、バイポーラ−型トランジスター、ＪＦＥＴ、およびガリュー ムひ素およびＡｌＧａＡｓ異種構造に用いられる。
補正書の翻訳文提出書 （特許法第１８４条の７第１項） 平成４年８月２５日 １、国際出願の番号 ＰＣＴ／ＵＳ　９１１０１１４６ ２、発明の名称 電子デバイス、それらの製造法 および利用法 ３、特許出願人 住　所　アメリカ合衆国　８０９００　コロラド、コロラド・スプリングス、マ ーク・ダブリング・プルバード５０５５、スィート　１００ 名　称　ジンメトリックス・コーポレーション４、代理人 東京都文京区本郷３丁目３０番９号 〒１１３　本郷ゼットニスビル２階 電　話　（０３）　３８１４−５９２１　（代表）請求の範囲 １．少なくとも、第一の予め定められたタイプの半導体材料を含む第一の半導体 部分と、 少なくとも、第二の予め定められたタイプの半導体材料を含む第二の半導体部分 と、 前記第二の部分の少なくとも一部は、前記第一の部分の少なくとも一部と接触し ていて、 少なくとも一つの絶縁体部分が、前記第一の部分の一部および前記第二の部分の 一部と接触するように設けられていて、 少なくとも一つの金属部分と、 前記絶縁体部分の少なくとも一部と前記金属部分の少なくとも一部との間に少な くともその一部が設けられた少なくとも一つの強誘電体部分とを含み、前記第二 の部分の少なくとも一部は、前記第一の部分に於いて画定された凹部内に設けら れることで、前記第一の部分と前記第二の部分との間に形成される空乏領域を有 すｐ−ｎ接合が前記第一の部分と前記第二の部分と前記強誘電体部分は、導電率 変調即ち前記領域の半導体表面変調により前記領域の電荷容積と相互作用するこ とを特徴とする電子デバイス。
３、第二の半導体部分の第一および第二の部分を含み、前記第一および前記第二 の部分は、異なったドーピング濃度を有し、それぞれが前記絶縁体部分の異なっ た部分と組合わさるように配置され、前記第二の半導体部分の前記第一の部分は 、相対的により高いドーピング濃度を有し、 前記全ての部分がバイポーラ−型デバイスを構成していることを特徴とする請求 の範囲第１項に記載のデバイス。
４、前記デバイスは、逆バイアスのバイポーラ−型、三端子ゲートダイオードで あり、 前記第一の部分に電気的に接続された第一の端子と、前記第二の部分に電気的に 接続された第二の端子と、前記金属部分に電気的に接続された第三の端子とを含 むことを特徴とする請求の範囲第１項に記載のデバイス。
５、第一および第二の金属部分を含み、前記強誘電体部分は、ゲート機構として 、前記絶縁体部分と前記第一金属部分に挟まれて設けられていて、前記ゲート機 構は、自身に中央開口部を有し、前記中央開口部は、前記第一金属部分、前記強 誘電体部分お□よび前記絶縁体部分を貫通して伸びていて、す領域を含み、前記 絶縁体部の互いに相対して配置されている部分と接触するために、前記開口部に 跨っていて、前記第二の金属部分は、前記開口部内に設けられ前記第二の部分の 一部および前記絶縁体部分と接触していることを特徴とする請求の範囲第１項に 記載のデバイス。
６、前記絶縁体部分はＡｌＧａＡｓを含み、前記デバイスは、ＧａＡｓおよびＡ ｌＧａＡｓの異種構造で使用され、 前記デバイスは、ＨＥＭＴ構成にて前記ＡｌＧａＡｓ構造で二次元ガスを変調す ることを特徴とする請求の範囲第１項に記載のデバイス。
７、前記部分は、半導体表面電位を一定にすることで前記強誘電体部分を記憶素 子として用いるゲート制御ダイオードを含むように、配置され、動作可能に接続 されていることを特徴とする請求の範囲第１項に記載のデバイ８、前記金属部分 は、透明であり、 前記ダイオードは、前記強誘電体部分に光を照射することで指定可能であること を特徴とする請求の範囲第７項に記載のデバイス。
９、複数の逆バイアス、バイポーラ−型、三端子ゲートダイオードを含み、前記 ダイオードの各々が、少なくとも、第一の予め定められたタイプの半導体材料を 含む第一の半導体部分と、 少なくとも、第二の予め定められたタイプの半導体材料を含む第二の半導体部分 と、 前記第二の部分の少なくとも一部は、前記第一の部分の少なくとも一部と接触し ていて、 少なくとも一つの絶縁体部分が、前記第一の部分の一部および前記第二の部分の 一部と接触するように設けられていて、 少なくとも一つの金属部分と、 前記絶縁体部分の少なくとも一部と前記金属部分の少なくとも一部との間に少な くともその一部が設けられた少なくとも一つの強誘電体部分とを含み、前記第二 の部分の少なくとも一部は、前記第一の部分に於いて画定された凹部内に設けら れることで、前記第一の部分と前記第二の部分との間に形成される空乏領域を有 すｐ−ｎ接合が前記第一の部分と前記第二の部分との間に形成され、 前記強誘電体部分は、導電率変調即ち前記領域の半導体表面変調により前記領域 の電荷容積と相互作用することを特徴とする記憶マトリックス。
１１、第二の半導体部分の第一および第二の部分を含み、前記第一および前記第 二の部分は、異なったドーピング濃度を有し、それぞれが前記絶縁体部分の異な った部分と組合わさるように配置され、前記第二の半導体部分の前記第一の部分 は、相対的により高いドーピング濃度をいることを特徴とする請求の範囲第９項 に記載のマトリックス。
１２、第一および第二の金属部分を含み、前記強誘電体部分は、ゲート機構とし て、前記絶縁体部分と前記第一金属部分に挟まれて設けられていて、前記ゲート 機構は、自身に中央開口部を有し、前記中央開口部は、前記第一金属部分、前記 強誘電体部分および前記絶縁体部分を貫通して伸びていて、前記第二の部分は、 相対的に高いドーピング濃度を有す領域を含み、前記絶縁体部の互いに相対して 配置されている部分と接触するために、前記開口部に跨っていて、前記第二の金 属部分は、前記開口部内に設けられ前記第二の部分の一部および前記絶縁体部分 と接触していることを特徴とする請求の範囲第９項に記載のマトリックス。
１３、前記絶縁体部分はＡｌＧａＡｓを含み、前記デバイスは、ＧａＡｓおよび ＡｌＧａＡｓの異種構造で使用され、 前記デバイスは、ＨＥＭＴ構成にて前記ＡｌＧａＡｓ構造で二次元ガスを変調す ることを特徴とする請求の範囲第９項に記載のマトリックス。
１４、前記部分は、半導体表面電位を一定にすることで前記強誘電体部分を記憶 素子として用いるゲート制御ダイオードを含むように、配置され、動作可能に接 続されていることを特徴とする請求の範囲第９項に記載のマトリックス。
１５、前記金属部分は、透明であり、 前記ダイオードは、前記強誘電体部分に光を照射することで指定可能であること を特徴とする請求の範囲第９項に記載のマトリックス。
１６、アナログ値記憶連想記憶装置を形成するために複数の抵抗、コンデンサー 、演算増幅器、およびプログラマブルシナッブス荷重を含み： 各前記プログラマブルシナッブス荷重は、バイポーラ−型三端子ゲートダイオー ドを含み； 前記ダイオードは、 少なくとも、第一の予め定められたタイプの半導体材料を含む第一の半導体部分 と、 少なくとも、第二の予め定められたタイプの半導体材料を含む第二の半導体部分 と、 前記第二の部分の少なくとも一部は、前記第一の部分の少なくとも一部と接触し ていて、 少なくとも一つの絶縁体部分が、前記第一の部分の一部および前記第二の部分の 一部と接触するように設けられていて、 少なくとも一つの金属部分と、 前記絶縁体部分の少なくとも一部と前記金属部分の少なくとも一部との間に少な くともその一部が設けられた少なくとも一つの強誘電体部分とを含み、　前記第 二のされた凹部内に設けられることで、前記第一の部分と前記第二の部分との間 に形成される空乏領域を有すｐ−ｎ接合が前記第一の部分と前記第二の部分との 間に形成され、 前記強誘電体部分は、導電率変調即ち前記領域の半導体表面変調により前記領域 の電荷容積と相互作用することを特徴とするニューラルシナッブスネットワーク 。
１８、前記絶縁体部分はＡｌＧａＡｓを含み、前記デバイスは、ＧａＡｓおよび ＡｌＧａＡｓの異種構造体で使用され、 前記デバイスは、ＨＥＭＴ構成にて前記ＡｌＧａＡｓ構造体で二次元ガスを変調 することを特徴とする請求の範囲第１６項に記載のネットワーク。
１９、前記部分は、半導体表面電位を一定にすることで前記強誘電体部分を記憶 素子として用いるゲート制御ダイオードを含むように、配置され、動作可能に接 続されていることを特徴とする請求の範囲第１６項に記載のネットワーク。
２０、前記金属部分は、透明であり、 前記ダイオードは、前記強誘電体部分に光を照射することで指定可能であること を特徴とする請求の範囲第１６項に記載のネットワーク。
２１、第二の半導体部分の第一および第二の部分を含み、前記第二の半導体部分 の前記第一の部分は、相対的に高いドーピング濃度の領域を含み、 前記金属部分、前記強誘電体部分および前記絶縁体部分より構成される機構は、 前記第一の半導体部分内に堀こまれて設けられ、前記堀こまれて設けられた機構 の両側に実質的に相対して前記第二の半導体部分の前記第一および前記第二の部 分が設けられていることを特徴とする請求の範囲第１項に記載の電子デバイス。
２２、第二の半導体部分の第一および第二の部分を含み、前記第二の半導体部分 の前記第一の部分は、相対的に高いドーピング濃度の領域を含み、 前記金属部分、前記強誘電体部分および前記絶縁体部分より構成される機構は、 前記第一の半導体部分内に堀こまれて設けられ、前記堀こまれて設けられた機構 の両側に実質的に相対して前記第二の半導体部分の前記第一および前記第二の部 分が設けられていることを特徴とする請求の範囲第９項に記載の記憶マトリ・ソ クス。
２３、第二の半導体部分の第一および第二の部分を含み、前記第二の半導体部分 の前記第一の部分は、相対的に高いドーピング濃度の領域を含み、 前記金属部分、前記強誘電体部分および前記絶縁体部分より構成される機構は、 前記第一の半導体部分内に堀こまれて設けられ、前記堀こまれて設けられた機構 の両側に実質的に相対して前記第二の半導体部分の前記第一および前記第二の部 分が設けられていることを特徴とする請求の範囲第１６項に記載のニューラルシ ナツブスネ国際調査報告

Claims (20)

    【特許請求の範囲】
  1. １．少なくとも、第一の予め定められたタイプの半導体材料を含む第一の半導体 部分と、 少なくとも、第二の予め定められたタイプの半導体材料を含む第二の半導体部分 と、 前記第二の部分の少なくとも一部は、前記第一の部分の少なくとも一部と接触し ていて、 少なくとも一つの絶縁体部分が、前記第一の部分の一部および前記第二の部分の 一部と接触するように設けられていて、 少なくとも一つの金属部分と、 前記絶縁体部分の少なくとも一部と前記金属部分の少なくとも一部との間に少な くともその一部が設けられた少なくとも一つの強誘電体部分とを含むことを特徴 とする電子デバイス。
  2. ２．前記第二の部分の少なくとも一部は、前記第一の部分に於いて画定された凹 部内に設けられることで、前記第一の部分と前記第二の部分との間に形成される 空乏領域を有すｐ−ｎ接合が前記第一の部分と前記第二の部分との間に形成され 、 前記強誘電体部分は、導電率変調即ち前記領域の半導体表面変調により前記領域 の電荷容積と相互作用することを特徴とする請求の範囲第１項に記載のデバイス 。
  3. ３．第二の半導体部分の第一および第二の部分を含み、前記第一および前記第二 の部分は、異なったドーピング濃度を有し、それぞれが前記絶縁体部分の異なっ た部分と組合わさるように配置され、前記第二の半導体部分の前記第一の部分は 、相対的により高いドーピング濃度を有し、 前記全ての部分がバイポーラー型デバイスを構成していることを特徴とする請求 の範囲第２項に記載のデバイス。
  4. ４．前記デバイスは、逆バイアスのバイポーラー型、三端子ゲートダイオードで あり、 前記第一の部分に電気的に接続された第一の端子と、前記第二の部分に電気的に 接続された第二の端子と、前記金属部分に電気的に接続された第三の端子とを含 むことを特徴とする請求の範囲第１項に記載のデバイス。
  5. ５．第一および第二の金属部分を含み、前記強誘電体部分は、ゲート機構として 、前記絶縁体部分と前記第一金属部分に挟まれて設けられていて、前記ゲート機 構は、自身に中央開口部を有し、前記中央開口部は、前記第一金属部分、前記強 誘電体部分および前記絶縁体部分を貫通して伸びていて、前記第二の部分は、相 対的に高いドーピング濃度を有す領域を含み、前記絶縁体部の互いに相対して配 置されている部分と接触するために、前記開口部に跨っていて、前記第二の金属 部分は、前記開口部内に設けられ前記第二の部分の一部および前記絶縁体部分と 接触していることを特徴とする請求の範囲第２項に記載のデバイス。
  6. ６．前記絶縁体部分はＡｌＧａＡｓを含み、前記デバイスは、ＧａＡｓおよびＡ ｌＧａＡｓの異種構造で使用され、 前記デバイスは、ＨＥＭＴ構成にて前記ＡｌＧａＡｓ構造で二次元ガスを変調す ることを特徴とする請求の範囲第１項に記載のデバイス。
  7. ７．前記部分は、半導体表面電位を一定にすることで前記強誘電体部分を記憶素 子として用いるゲート制御ダイオードを含むように、配置され、動作可能に接続 されていることを特徴とする請求の範囲第１項に記載のデバイス。
  8. ８．前記金属部分は、透明であり、 前記ダイオードは、前記強誘電体部分に光を照射することで指定可能であること を特徴とする請求の範囲第７項に記載のデバイス。
  9. ９．複数の逆バイアス、バイポーラー型、三端子ゲートダイオードを含み、前記 ダイオードの各々が、少なくとも、第一の予め定められたタイプの半導体材料を 含む第一の半導体部分と、 少なくとも、第二の予め定められたタイプの半導体材料を含む第二の半導体部分 と、 前記第二の部分の少なくとも一部は、前記第一の部分の少なくとも一部と接触し ていて、 少なくとも一つの絶縁体部分が、前記第一の部分の一部および前記第二の部分の 一部と接触するように設けられていて、 少なくとも一つの金属部分と、 前記絶縁体部分の少なくとも一部と前記金属部分の少なくとも一部との間に少な くともその一部が設けられた少なくとも一つの強誘電体部分とを含むことを特徴 とする記憶マトリックス。
  10. １０．前記第二の部分の少なくとも一部は、前記第一の部分に於いて画定された 凹部内に設けられることで、前記第一の部分と前記第二の部分との間に形成され る空乏領域を有すｐ−ｎ接合が前記第一の部分と前記第二の部分との間に形成さ れ、 前記強誘電体部分は、導電率変調即ち前記領域の半導体表面変調により前記領域 の電荷容積と相互作用することを特徴とする請求の範囲第９項に記載のマトリッ クス。
  11. １１．第二の半導体部分の第一および第二の部分を含み、前記第一および前記第 二の部分は、異なったドーピング濃度を有し、それぞれが前記絶縁体部分の異な った部分と組合わさるように配置され、前記第二の半導体部分の前記第一の部分 は、相対的により高いドーピング濃度を有し、 前記全ての部分がバイポーラー型デバイスを構成していることを特徴とする請求 の範囲第１０項に記載のマトリックス。
  12. １２．第一および第二の金属部分を含み、前記強誘電体部分は、ゲート機構とし て、前記絶縁体部分と前記第一金属部分に挟まれて設けられていて、前記ゲート 機構は、自身に中央開口部を有し、前記中央開口部は、前記第一金属部分、前記 強誘電体部分および前記絶縁体部分を貫通して伸びていて、前記第二の部分は、 相対的に高いドーピング濃度を有す領域を含み、前記絶縁体部の互いに相対して 配置されている部分と接触するために、前記開口部に跨っていて、前記第二の金 属部分は、前記開口部内に設けられ前記第二の部分の一部および前記絶縁体部分 と接触していることを特徴とする請求の範囲第１０項に記載のマトリックス。
  13. １３．前記絶縁体部分はＡｌＧａＡｓを含み、前記デバイスは、ＧａＡｓおよび ＡｌＧａＡｓの異種構造で使用され、 前記デバイスは、ＨＥＭＴ構成にて前記ＡｌＧａＡｓ構造で二次元ガスを変調す ることを特徴とする請求の範囲第９項に記載のマトリックス。
  14. １４．前記部分は、半導体表面電位を一定にすることで前記強誘電体部分を記憶 素子として用いるゲート制御ダイオードを含むように、配置され、動作可能に接 続されていることを特徴とする請求の範囲第１０項に記載のマトリックス。
  15. １５．前記金属部分は、透明であり、 前記ダイオードは、前記強誘電体部分に光を照射することで指定可能であること を特徴とする請求の範囲第９項に記載のマトリックス。
  16. １６．アナログ値記憶連想記憶装置を形成するために複数の抵抗、コンデンサー 、演算増幅器、およびプログラマブルシナップス荷重を含み； 各前記プログラマブルシナップス荷重は、バイポーラー型三端子ゲートダイオー ドを含み； 前記ダイオードは、 少なくとも、第一の予め定められたタイプの半導体材料を含む第一の半導体部分 と、 少なくとも、第二の予め定められたタイプの半導体材料を含む第二の半導体部分 と、 前記第二の部分の少なくとも一部は、前記第一の部分の少なくとも一部と接触し ていて、 少なくとも一つの絶縁体部分が、前記第一の部分の一部および前記第二の部分の 一部と接触するように設けられていて、 少なくとも一つの金属部分と、 前記絶縁体部分の少なくとも一部と前記金属部分の少なくとも一部との間に少な くともその一部が設けられた少なくとも一つの強誘電体部分とを含むことを特徴 とするニューラルシナップスネットワーク。
  17. １７．前記第二の部分の少なくとも一部は、前記第一の部分に於いて画定された 凹部内に設けられることで、前記第一の部分と前記第二の部分との間に形成され る空乏領域を有すｐ−ｎ接合が前記第一の部分と前記第二の部分との間に形成さ れ、 前記強誘電体部分は、導電率変調即ち前記領域の半導体表面変調により前記領域 の電荷容積と相互作用することを特徴とする請求の範囲第１６項に記載のネット ワーク。
  18. １８．前記絶縁体部分はＡｌＧａＡｓを含み、前記デバイスは、ＧａＡｓおよび ＡｌＧａＡｓの異種構造で使用され、 前記デバイスは、ＨＥＭＴ構成にて前記ＡｌＧａＡｓ構造で二次元ガスを変調す ることを特徴とする請求の範囲第１６項に記載のネットワーク。
  19. １９．前記部分は、半導体表面電位を一定にすることで前記強誘電体部分を記憶 素子として用いるゲート制御ダイオードを含むように、配置され、動作可能に接 続されていることを特徴とする請求の範囲第１６項に記載のネットワーク。
  20. ２０．前記金属部分は、透明であり、 前記ダイオードは、前記強誘電体部分に光を照射することで指定可能であること を特徴とする請求の範囲第１６項に記載のネットワーク。
JP3505989A 1990-02-26 1991-02-22 電子デバイス、それらの製造法および利用法 Pending JPH05503609A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US48427390A 1990-02-26 1990-02-26
US484,273 1990-02-26

Publications (1)

Publication Number Publication Date
JPH05503609A true JPH05503609A (ja) 1993-06-10

Family

ID=23923463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3505989A Pending JPH05503609A (ja) 1990-02-26 1991-02-22 電子デバイス、それらの製造法および利用法

Country Status (5)

Country Link
EP (1) EP0517842A1 (ja)
JP (1) JPH05503609A (ja)
KR (1) KR920704360A (ja)
AU (1) AU7479291A (ja)
WO (1) WO1991013465A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218438A (ja) * 2008-03-11 2009-09-24 Sony Corp 固体撮像装置とその製造方法、及び電子機器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3374216B2 (ja) * 1991-10-26 2003-02-04 ローム株式会社 強誘電体層を有する半導体素子
EP0568064B1 (en) * 1992-05-01 1999-07-14 Texas Instruments Incorporated Pb/Bi-containing high-dielectric constant oxides using a non-Pb/Bi-containing perovskite as a buffer layer
US5572052A (en) * 1992-07-24 1996-11-05 Mitsubishi Denki Kabushiki Kaisha Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer
US5523964A (en) * 1994-04-07 1996-06-04 Symetrix Corporation Ferroelectric non-volatile memory unit
US6310373B1 (en) * 1992-10-23 2001-10-30 Symetrix Corporation Metal insulator semiconductor structure with polarization-compatible buffer layer
US6664115B2 (en) 1992-10-23 2003-12-16 Symetrix Corporation Metal insulator structure with polarization-compatible buffer layer
KR0141160B1 (ko) * 1995-03-22 1998-06-01 김광호 강유전체 메모리 장치 및 그 제조방법
JP4851740B2 (ja) * 2005-06-30 2012-01-11 株式会社東芝 半導体装置およびその製造方法
WO2023204767A1 (en) * 2022-04-20 2023-10-26 National University Of Singapore Inversion-type ferroelectric capacitive memory

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2695397A (en) * 1953-06-16 1954-11-23 Bell Telephone Labor Inc Ferroelectric storage circuits
US2791761A (en) * 1955-02-18 1957-05-07 Bell Telephone Labor Inc Electrical switching and storage
NL202404A (ja) * 1955-02-18
US3400383A (en) * 1964-08-05 1968-09-03 Texas Instruments Inc Trainable decision system and adaptive memory element
US3648258A (en) * 1969-07-01 1972-03-07 Sperry Rand Corp Optical memory circuit
US3585415A (en) * 1969-10-06 1971-06-15 Univ California Stress-strain transducer charge coupled to a piezoelectric material
US4161038A (en) * 1977-09-20 1979-07-10 Westinghouse Electric Corp. Complementary metal-ferroelectric semiconductor transistor structure and a matrix of such transistor structure for performing a comparison
US4482841A (en) * 1982-03-02 1984-11-13 Texas Instruments Incorporated Composite dielectrics for low voltage electroluminescent displays
NL8500218A (nl) * 1985-01-28 1986-08-18 Philips Nv Halfgeleiderinrichting met tweedimensionaal ladingsdragergas.
JPH0715953B2 (ja) * 1985-08-09 1995-02-22 株式会社リコー 書換え可能なメモリ装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218438A (ja) * 2008-03-11 2009-09-24 Sony Corp 固体撮像装置とその製造方法、及び電子機器

Also Published As

Publication number Publication date
EP0517842A1 (en) 1992-12-16
AU7479291A (en) 1991-09-18
KR920704360A (ko) 1992-12-19
WO1991013465A1 (en) 1991-09-05

Similar Documents

Publication Publication Date Title
DE69217249T2 (de) Nichtflüchtige direktzugriff- speicheranordnung.
US4633438A (en) Stacked semiconductor memory
JPH05503609A (ja) 電子デバイス、それらの製造法および利用法
US5365477A (en) Dynamic random access memory device
US6013950A (en) Semiconductor diode with external field modulation
JPS6167953A (ja) 半導体記憶装置およびその製造方法
US4037243A (en) Semi conductor memory cell utilizing sensing of variations in PN junction current conrolled by stored data
US5712498A (en) Charge modulation device
US3623030A (en) Semiconductor-ferroelectric memory device
JPS5846866B2 (ja) ダイナミツク・メモリ・セル
JPH0150114B2 (ja)
US3906544A (en) Semiconductor imaging detector device
US4079358A (en) Buried junction MOS memory capacitor target for electron beam addressable memory and method of using same
Okano et al. Nonvolatile programmable two-terminal diodes using a ferroelectric semiconductor
Metzger Unimolecular rectifiers and proposed unimolecular amplifier
Umansky et al. All-GaAs/AlGaAs readout circuit for quantum-well infrared detector focal plane array
Stellwag et al. A vertically integrated GaAs bipolar dynamic RAM cell with storage times of 4.5 h at room temperature
Noble et al. Parasitic leakage in DRAM trench storage capacitor vertical gated diodes
KR900003028B1 (ko) 반도체 집적회로장치
JPH0828423B2 (ja) 半導体記憶装置
US4426655A (en) Memory cell resistor device
JP2952828B2 (ja) 半導体装置及び同装置を用いた記憶素子
Lewis et al. Monolithic HgCdTe charge injection devices
JPS61144063A (ja) 光電変換装置
Inoue Memory effect on a Series Connection of a Ferroelectric Capacitor and a pn Diode