JPH05503599A - 物理的プロセスのシミュレーションのための方法と装置 - Google Patents
物理的プロセスのシミュレーションのための方法と装置Info
- Publication number
- JPH05503599A JPH05503599A JP3500231A JP50023191A JPH05503599A JP H05503599 A JPH05503599 A JP H05503599A JP 3500231 A JP3500231 A JP 3500231A JP 50023191 A JP50023191 A JP 50023191A JP H05503599 A JPH05503599 A JP H05503599A
- Authority
- JP
- Japan
- Prior art keywords
- state
- circuit
- circuits
- logic circuit
- sequential digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
- G09B23/00—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes
- G09B23/06—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics
- G09B23/08—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for statics or dynamics
- G09B23/12—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for statics or dynamics of liquids or gases
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
- G09B23/00—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes
- G09B23/06—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
- G09B23/00—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes
- G09B23/06—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics
- G09B23/18—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for electricity or magnetism
- G09B23/183—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for electricity or magnetism for circuits
- G09B23/186—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for electricity or magnetism for circuits for digital electronics; for computers, e.g. microprocessors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Analysis (AREA)
- Educational Technology (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Business, Economics & Management (AREA)
- Computational Mathematics (AREA)
- Educational Administration (AREA)
- Mathematical Optimization (AREA)
- Algebra (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は空間的法がりを有する物理的プロセスのシミュレーションのための方法
と装置に関する。
空間的法がりを有する物理的プロセスのシミュレーションは既に良く知られてい
て、従来は物理的プロセスのモデル化、多数のパラメータによって定義される全
空間範囲、信号の入出力装置、論理ユニット、及びメモリユニットの使用が可能
なデジタルコンピューターで実行されている。メモリユニットは多数のパラメー
タの数値を記憶するメモリセルの第1のセット、及び論理ユニットの命令プログ
ラムを記憶するメモリセルの第2のセットを有している。論理ユニットは、これ
らのパラメータの新しい値を計算するために、メモリセルの第2のセットから最
初の命令を呼び出し、メモリセルの第1のセットから検索して最初に選択したパ
ラメータの値についてこれらの最初の命令を実行し、wilのセットの最初に選
択したセルに戻すように設定されている。そこで、この手順は第2の、そしてそ
の後の選択したパラメータの値について第2の、そしてその後の命令を実行する
ことによって繰返される。論理ユニットは1間欠的に、IIIの、第2の、そし
てその後の命令により第1の、!!2の、そしてその後のパラメータの値の更新
を繰返す。それにより、物理的プロセスの展開を反復的にシミュレートし、各サ
イクルは選択したパラメータ値についてそれぞれ演算する複数の、そして逐次的
演算のステップを含んでいる。各選択は論理ユニット及びメモリユニットを相互
接続している導体上を、論理ユニットとメモリユニットの間で同時に伝達できる
情報のバイナリ−・ビットの数によって制限される。実際開運として、これらの
導体は、物理的プロセスを定義する多数あるパラメータの全数より本質的に少な
い数に限定される。従って、既知のシミュレーションの方法及び装置による演算
速度が限定され、多数のパラメータの数値を同時に更新できない。
本発明の目的は物理的プロセスをシミュレートするための新しい、改良された方
法と装置を提供することである。
本発明によれば、その全空間範囲が多数のパラメータによって定義されていて、
空間的法がりを有する物理的プロセスをシミュレートする方法を提供する。この
方法は、各状態が関連する(pertaining)パラメータの状態を表わす
多重状態識別用シーケンシャルデジタル論理回路で各パラメータを表示すること
、各ペアのパラメータの相互作用を、関連する多重状態識別用シーケンシャルデ
ジタル論理回路の間の相互接続で表示すること、最初に各論理回路を既知の状態
に設定すること、アレーの回路からその状態の少なくとも一部を取出すために、
アレー内の多重状態識別用シーケンシャルデジタル論理回路の少なくともひとつ
にパルスを印加すること、および対応する物理的プロセスのパラメータの状態を
測定するためにアレーの回路の少なくとも一部の状態を間欠的に決定することか
らなる。
そのパルス印加ステップは、そのアレーの回路の全てに加えられる外部信号によ
って、又はそのアレーの1以上の回路が発生し、アレーの回路の全部よりは少な
い回路に印加される内部パルス信号によって実行してよい。
また1本発明は、その全空間範囲が多数のパラメータによって定義されていて、
空間的法がりを有する物理的プロセスをシミュレートするための装置を提供する
。
その装置は、下記の各論理回路の状態で関連パラメータの状態を表示させるため
に、プロセスの多数のパラメータの各1tIAを表示するようにそれぞれが指定
された多くの多重状態識別用シーケンシャルデジタル論理回路と、少なくとも相
互作用をしたパラメータを表示する上記回路を相互接続する手段と、各論理回路
を既知の状態に最初に設定するための手段と、そのアレーの回路からその状態の
ψなくとも一部を引出すために上記回路のψなくとも11Imにパルスを印加す
るための手段と、対応する物理的プロセスのパラメータの状態を測定するために
、上記回路の少なくとも一部の状態を間欠的に決定するための手段とから成って
いる。
本発明により、アレーにパルスを送った時に各パラメータの値を同時に更新でき
。
パルスを繰返し印加することによって繰返し更新できる。そのパルスはアレー内
の信号伝播の遅れに対応できるだけ時間的間隔を空けることのみがめられている
。
従って、空間的法がりを有する物理的プロセスの展開のシミュレーションが、従
来のようにメモリユニットが無くて、その無いことと関連して呼出しと伝送のス
テップを必要とする方法と比較して、ずっと早くなる。
好ましくは、装置は、上記のように関連パラメータを代表する関連識別用回路を
構成するように適合化手段とそれぞれが関連している多数の汎用のシーケンシャ
ルデジタル論理回路からなっている。便宜的には、適合化手段は固定論理回路か
好ましくは、装置は、上記のように、それぞれ汎用シーケンシャルデジタル論理
回路と関連適合化手段を含む複数の方形(rectilinear)回路基板で
構成される。各回路基板はそれぞれの基板の端部から出ていて、直交的に配置さ
れた信号用導体を介して隣接基板と相互接続される。基板から出ている信号用導
体はエツジコネクタ型その他の適当な形のコネクタにしてよい0便宜上、上記信
号用導体は隣接基板の汎用シーケンスデジタル論理回路を相互接続する第1の導
体セット、隣接基板の適合化手段(固定論理回路)を相互接続する第2の導体セ
ットからなる。
さらに好ましくは、上記の最初に設定する手段は上記の固定論理回路、それと関
連する汎用シーケンシャルデジタル論理回路との相互接続、第2の導体セットに
よって伝えられる信号、及び中央同期ユニットから固定論理回路に送られる同期
信号ないしリセット信号からなっている。
さらに好ましくは、各基板上で、隣接するシーケンシャルデジタル論理回路は、
上記の直交的に配置された信号用導体の基板上の延長部になっている直交的に配
置された信号経路によって相互接続している。上記信号経路は選択的に操作でき
るスイッチからなり、隣接しているとして指定されたシーケンシャルデジタル論
理回路の間の相互接続の有無をこのスイッチの設定で定義する。
ここで、本発明の実施M様が例示の形で添付の図面を参照しつつ示す。添付図は
次の通りである。
図1は空間的に広がりを有する物理的プロセスをシミュレートするための装置を
略図的に示す。
図2は図1の装置の1個の回路を示す。
図3は図2の回路を1対にして相互接続した例を示す。
図4は図2の回路を相互接続したアレーを示す。
図5は図2の回路の実際の1実施例を示す。
図6は図5の回路基板を相互接続したアレーを示す。
図7は特定プロセスをモデル化できるように適合化した特定形態のシーケンシャ
ル回路を示す。
図8は図7の回路を組込んだ回路基板の端部を相互接続した例を示す。
ここで示す実施態様は、流体の薄い切片状の空間の流れ、又は固体を二次元的に
切所した空間の変化、又は電子回路のチップの挙動のような2次元空間の広がり
を有する物理的プロセスをシミュレートするのに特に適当であるが、2次元プロ
セスへの応用に限定されない、そのような空間的広がりを有するプロセスは図1
で符号10として略図的に示されていて、複数の領域Aからなっている。領域A
のうち2個のみ示しているが、各領域Aはプロセス10のパラメータによって定
義されている。図1は、またプロセス10をシミュレートするための装置12を
、入出力装置13とシミュレーション面14から成るものとして示している。シ
ミュレーション面上4はシーケンシャル論理回路Bによって形成され、シーケン
シャル論理回路Bはライン11によって示されているように、それぞれ領域Aを
代表するように設定されていて1回路Bの状態が関連領域Aのパラメータの状態
を概念的に表わすようになっている。
例示として、ひとつの回路Bは、図2に示すように、8個のスイッチSを組込ん
だ信号経路によって相互接続された4個の論理セルLから成っている。各スイッ
チSは、特定回路Bがプロセス10の特定領域Aを代表するように指定する目的
で開又は閉のいずれかの状態を設定できる。図2の回路Bは回路Bから呂ている
4本の導体Cを有していて、プロセス10の対応する領域Aのパラメータの相互
作用を代表する目的で図3に概略的に示すように選択的に操作可能なスィッチ1
ミユレーシヨン面全体14が図4に示すように1組になるように相互接続された
回路ブロックB1から形成される。各回路ブロックB1では入出力装置13から
のリセット信号17の識別用設定によってその回路Bを事前設定された状態にす
る。(この場合)外部から面14にクロックパルス18が供給されて、回路Bか
らプロセス10の変化に対応する一連の状態を出力する。プロセス10のパラメ
ータの変化値は各回路ブロックB1から出ていて、入出力装置13の一部になっ
ている導体19に現れる信号で表示する。
図5に示すように、各回路ブロックB1は固定論理ブロック22と関連する可変
論理ブロック20によって好ましく実現される。これらのブロック20.22は
方形回路基板26に取付けられた導体セット24によって相互接続される。可変
論理ブロック2oは汎用型で、固定論理ブロック22により1以上の回路Bを代
表するように請求められているシーケンシャル論理状態(単数又は複数)になる
ように−成されている。可変論理ブロック20にのみ接続している第1の導体セ
ット28と固定論理ブロック22にのみ接続している第2の導体セット30から
なる直交的に配置された信号用導体を介して、基板26がその隣接基板と相互接
続されている。各導体セットは東西南北に導体を有していて、基板26の反対側
の同種の導体と同数になっている。外部同期信号又はクロックパルス信号18が
供給されると、固定論理ブロック22に送られる。
その後1面14が図6に示すように1図5の基板26の二次元アレーによって形
成される。各基板26は導体セット28.30によってその隣接基板と接続され
る。アレーの端部にある基板以外の全ての基板26は同じ導体パターンになって
いる。端部の基板の一部又は全部が導体セント28.30を介して(図1の)入
出力装置13に接続されている。各基板26はそれに中央同期ユニット32から
同期信号を供給される。
具体的例として、二次元の気体は、フィジカル リピューレターズ 第56巻1
4号(Physical Review Letters Vol、56.No
。
14)で発表されたフリンジ、ハスラツヒヤーおよびボメウ(Frisch、H
asslacher & Pomeau)の「ナビア・ストークスの方程式のた
めの格子−気体のオートマタ(Lattice−Gas Automata f
or the Naviar−5tokes Equation)J と題する
論文に示されているように、確定的変換則(deterministic tr
ansition rules)によって支配される離散点の格子としてモデル
化できることは良く知られている。装置12は、気体の格子の各点を6個の入力
線42と6個の出力Mt44を有するシーケンシャル論理回路40で表示させる
ことにより、かつ隣接する論理回路40をスイッチを介して接続して、図7に示
す6点の格子配置内のひとつの回路の入力が他の回路の出力になるようにするこ
とにより、この空間的広がりを有するモデル化プロセスに適用しうる。各回路4
o内で、侵入粒子(分子)の64種類の組合わせに対応させるため、ANDアレ
ーになるようにスイッチを設定し、流出粒子(分子)が6方向のそれぞれに送ら
れる場合を計算するためにORアレーになるように設定する。論理回路の真理値
表(図示せず)で格子気体のためのルールの符号化を行う。そして、6本の出力
線上のDタイプのラッチ回路が同期信号によってクロックパルスを発生して、各
瞬間の出力パルスが前のクロック期間の入力パルスの遅延関数を示す。基板の端
部ては、X@部にあるシーケンシャル論理回路4oからの導線が(図5の)導体
セ・ノド28とともに隣接する基板に送られて、隣接基板の適当な回路40の入
力と出力に接続する。これは図8に示されている。
補正層の翻訳文提出書(特許法第184条の8)平成4年 6月1日
Claims (1)
- 【特許請求の範囲】 [請求項1]全空間範囲が多数のパラメータによって定義されていて、空間的広 がりを有する物理的プロセスをシミュレートする方法で、各パラメータを、その 各状態が関連パラメータの状態を表わす多重状態識別用シーケンシャルデジタル 論理回路で表示し、各ペアのパラメータの相互作用を、関連する多重状態識別用 シーケンシャルデジタル論理回路の間の相互接続で表示し、最初に各論理回路を 既知の状態に設定し、アレーの回路からその状態の少なくとも一部を取出すため に、アレー内の多重状態識別用シーケンシャルデジタル論理回路の少なくともひ とつにパルスを印加し、対応する物理的プロセスのパラメータの状態を測定する ためにアレーの回路の少なくとも一部の状態を間欠的に決定することからなる方 法。 [請求項2]パルス印加ステップがアレーの回路の全てに印加される外部パルス 信号によって行われることを特徴とする請求項1の方法。 [請求項3]パルス印加ステップが、アレーの1以上の回路で発生し、かつ、ア レーの回路の全てよりは少ない回路に印加される内部パルス信号によって行われ ることを特徴とする請求項1の方法。 [請求項4]その全空間範囲が多数のパラメータによって定義されていて、空間 的広がりを有する物理的プロセス(10)をシミュレートする装置で、その装置 (12)は、多重状態識別用シーケンシャルデジタル論理回路Bのそれぞれの状 態が、関連するパラメータの状態を表示するように、プロセス(10)の多数の パラメータのそれぞれひとつを表示するために、それぞれがSと識別された、多 重状態識別用シーケンシャルデジタル論理回路Bと、少なくとも相互作用をして いるパラメータを代表する上記回路Bを相互接続する手段(C、16)と、最初 に、各論理回路Bを既知の状態に設定する手段(13、17)と、アレーの回路 Bからその状態の少なくとも一部を取出すために、上記回路Bの少なくともひと つにパルスを印加するための手段(18)と、対応する物理的プロセス(10) のパラメータの状態を測定するために上記回路Bの少なくとも一部の状態を間欠 的に決定するための手段(19、13)とからなる装置。 [請求項5]関連パラメータを代表するための識別用関連回路(20)を構成す るために適合化手段(22)とそれぞれが関連付けらている多数の汎用シーケン シャル論理回路(20)から成る請求項4の装置。 [請求項6]各汎用シーケンシャルデジタル論理回路(20)及び関連する適合 化手段(22)が複数の議別用回路B、Sを代表するように構成されていること を特徴とする請求項4の装置。 [請求項7]適合化手段(22)が固定倫理回路で構成されていることを特徴と する請求項5又は請求項6の装置。 [請求項8]汎用シーケンシャルデジタル論理回路(20)及び関連する適合化 手段(22)をそれぞれが含む複数の方形回路基板(26)から成り、各基板( 26)は各基板の端部から出ている直交的に配置された信号用導体(28、30 )を介してその隣接基板と相互接続していることを特徴とする請求項5から7の いずれかの項に記載の装置。 [請求項9]上記信号用導体(28、30)が、隣接する基板(26)の汎用シ ーケンシャルデジタル論理回路(20)を相互接続する第1の導体セット(28 )、及び隣接する基板(26)の適合化手段(28)を相互接続する第2の導体 セット(30)からなることを特徴とする請求項8の装置。 [請求項10]上記の最初に設定する手段が、上記の固定論理回路(22)、そ れと関連する汎用シーケンシャルデジタル論理回路(20)の相互接続、第2の 導体セット(30)によって伝送される信号、中央同期ユニット(32)から固 定論理回路(22)に送られる同期信号又はリセット信号によって形成されるこ とを特徴とする請求項9の装置。 [請求項11]各基板(26)上の隣接するシーケンシャルデジタル論理回路B が、上記の直交的に配置された信号導体(28、30)の基板上の延長部を形成 する直交的に配置された信号経路を介して相互接続され、上記経路が選択的に操 作できるスイッチSからなり、その設定により隣接しているとして指定されたシ ーケンシャルデジタル論理回路B、Sの間の相互接続の有無を定義することを特 徴とする請求項8ないし10のいずれかの項に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB898927281A GB8927281D0 (en) | 1989-12-01 | 1989-12-01 | Method and apparatus for simulation of a physical process |
GB8927281.9 | 1989-12-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05503599A true JPH05503599A (ja) | 1993-06-10 |
Family
ID=10667319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3500231A Pending JPH05503599A (ja) | 1989-12-01 | 1990-11-27 | 物理的プロセスのシミュレーションのための方法と装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5485599A (ja) |
EP (1) | EP0506685B1 (ja) |
JP (1) | JPH05503599A (ja) |
DE (1) | DE69023512T2 (ja) |
GB (1) | GB8927281D0 (ja) |
WO (1) | WO1991008560A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2002318159A1 (en) | 2001-06-29 | 2003-03-03 | The Regents Of The University Of California | Biodegradable/bioactive nucleus pulposus implant and method for treating degenerated intervertebral discs |
DE102008051401B4 (de) * | 2008-10-11 | 2010-08-05 | Festo Ag & Co. Kg | Trainings- und Simulationsgerät für elektrische Funktionsabläufe in elektrischen, elektromechanischen und elektrofluidischen Anlagen |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2106257A1 (de) * | 1971-02-10 | 1972-08-24 | Philips Patentverwaltung | Computer-Lehrspiel |
US4376538A (en) * | 1980-09-22 | 1983-03-15 | Keenan Michael P | Educational game for construction and identifying electrical and electronic circuits |
US4809202A (en) * | 1985-12-27 | 1989-02-28 | Thinking Machines Corporation | Method and apparatus for simulating systems described by partial differential equations |
US5109353A (en) * | 1988-12-02 | 1992-04-28 | Quickturn Systems, Incorporated | Apparatus for emulation of electronic hardware system |
-
1989
- 1989-12-01 GB GB898927281A patent/GB8927281D0/en active Pending
-
1990
- 1990-11-27 US US07/852,225 patent/US5485599A/en not_active Expired - Fee Related
- 1990-11-27 JP JP3500231A patent/JPH05503599A/ja active Pending
- 1990-11-27 EP EP90917687A patent/EP0506685B1/en not_active Expired - Lifetime
- 1990-11-27 WO PCT/GB1990/001841 patent/WO1991008560A1/en active IP Right Grant
- 1990-11-27 DE DE69023512T patent/DE69023512T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5485599A (en) | 1996-01-16 |
GB8927281D0 (en) | 1990-01-31 |
DE69023512T2 (de) | 1996-05-09 |
EP0506685B1 (en) | 1995-11-08 |
WO1991008560A1 (en) | 1991-06-13 |
DE69023512D1 (de) | 1995-12-14 |
EP0506685A1 (en) | 1992-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0228915A2 (en) | Method and apparatus for simulating systems described by partial differential equations | |
Bissell et al. | Telling tales: models, stories and meanings | |
EP0099135A2 (en) | Dynamic gate array whereby an assembly of gates is simulated by logic operations on variables selected according to the gates | |
US4725970A (en) | Simulation device | |
US5774382A (en) | Method for generating a table model of a device | |
US20020183998A1 (en) | Block diagram modeling | |
JPH05503599A (ja) | 物理的プロセスのシミュレーションのための方法と装置 | |
Milasius et al. | The principles of weave-coding | |
Wymore | T3SD The Tricotyledon Theory of System Design | |
Haddow et al. | Evolving a robot controller in hardware | |
Büning et al. | Universal asynchronous iterative arrays of Mealy automata | |
JPH0345580B2 (ja) | ||
NIL | A. Trees. | |
SU898438A1 (ru) | Устройство дл моделировани цифровых объектов | |
Stauffer et al. | Biomorphs implemented as a data and signals cellular automaton | |
Stauffer et al. | Data and signals: A new kind of cellular automaton for growing systems | |
Erhard et al. | First steps towards a reconfigurable asynchronous system | |
JP2837469B2 (ja) | Ic試験装置 | |
RU2011230C1 (ru) | Устройство для обучения основам вычислительной техники | |
JPH02306658A (ja) | 大規模lsiのテスト補助回路 | |
VLČEK et al. | VHDL, MODEL, OF ELECTRONIC_LOCK SYSTEMI | |
SU1059579A1 (ru) | Устройство дл решени комбинаторно-логических задач при проектировании печатных плат | |
Van Ham | Delphin: a logical machine with incrementable phase delays | |
JPH07105247A (ja) | 論理シミュレーション用遅延計算方法及び遅延計算装置 | |
JPH01125123A (ja) | 回路構成装置 |