JPH0547833A - Ｔａｂチツプの搭載用基板 - Google Patents

Ｔａｂチツプの搭載用基板

Info

Publication number
JPH0547833A
JPH0547833A JP20167491A JP20167491A JPH0547833A JP H0547833 A JPH0547833 A JP H0547833A JP 20167491 A JP20167491 A JP 20167491A JP 20167491 A JP20167491 A JP 20167491A JP H0547833 A JPH0547833 A JP H0547833A
Authority
JP
Japan
Prior art keywords
leads
substrate
electrode parts
electrode
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20167491A
Other languages
English (en)
Inventor
Yasuto Onizuka
安登 鬼塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP20167491A priority Critical patent/JPH0547833A/ja
Publication of JPH0547833A publication Critical patent/JPH0547833A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 ＴＡＢチップのリードを電極部に良好にボン
ディングできる基板を提供する。 【構成】 基板１の電極部２の近傍に、熱圧着子１３の
下降限度を規制するスペーサ５を突設した。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＴＡＢチップの搭載用基
板に係り、詳しくは、ＴＡＢチップのリードを基板の電
極部に確実にボンディングできる基板の構造に関する。
【０００２】
【従来の技術】合成樹脂から成るフィルムキャリヤに半
導体チップをボンディングし、次いでフィルムキャリヤ
のリード部を打抜き装置により打抜いてデバイスを得る
ことは、ＴＡＢ法として知られている。
【０００３】図３及び図４は、ＴＡＢ法により製造され
たデバイス（ＴＡＢチップ）を、従来の基板に搭載して
いる様子を示している。図中、１は基板であり、その上
面には電極部２が形成されている。図４に示すように、
この電極部２は、基板１の上面に銅エッチング手段など
により回路パターン３を形成し、この回路パターン３上
に半田部４を半田レベラ手段などにより積層して形成さ
れている。
【０００４】１１はボンディングヘッドであって、ＴＡ
ＢチップＰを吸着するノズル１２と、ＴＡＢチップＰの
リードＬを電極部２に押し付けて熱圧着する熱圧着子１
３を備えている。上述のように、このリードＬはフィル
ムキャリヤを打抜いて形成されたものである。
【０００５】ボンディングを行うにあたっては、リード
Ｌと電極部２をマッチングさせて、リードＬを電極部２
上に着地させ、次いで熱圧着子１３を下降させて、リー
ドＬを電極部２に押し付け、熱溶着する。
【０００６】この場合、熱圧着子１３の押し付け力が過
小であると、リードＬは電極部２に溶着されず、ボンデ
ィング不良となる。また押し付け力が過大であると、図
４鎖線に示すように、この過大な押し付け力のために、
リードＬは電極部２に溶着される前にこれから滑り落
ち、ボンディング不良となる。殊に半田部４の形状は、
図示するように一般にかまぼこ状であるので、リードＬ
は滑り落ちやすいものである。更にこの場合、半田部４
に熱圧着子１３が過度に押し付けられる結果、溶融した
半田が側方へはみ出し、このはみ出し半田４ａにより電
極部２と電極部２が短絡してしまう問題点があった。
【０００７】したがって本発明は、上記従来の問題点を
解消できる手段を提供することを目的とする。
【０００８】
【課題を解決するための手段】このために本発明は、基
板の電極部の近傍に、熱圧着子の下降限度を規制するス
ペーサを突設したものである。
【０００９】
【作用】上記構成によれば、熱圧着子の下降限度はスペ
ーサにより規制されることから、適度の押し付け力でリ
ードを電極部に押し付けて良好にボンディングできる。
【００１０】
【実施例】次に、図面を参照しながら本発明の実施例を
説明する。
【００１１】図１は基板の斜視図である。この基板１
は、上記従来の基板１と同構造であるが、電極部２の近
傍のコーナー部にスペーサ５を突設している点が相違し
ている。このスペーサ５の形成方法は任意であって、例
えば回路パターン３と一緒にエッチング手段により形成
してもよく、あるいは回路パターン３とは別途に形成し
てもよい。
【００１２】図２に示すように、このスペーサ５の高さ
は、電極部２の高さよりもわずかに高く、この電極部２
上にボンディングされるリードＬの高さと同高若しくは
略同高になっている。
【００１３】リードＬのボンディングは、図３に示す従
来手段と同様に行われる。すなわち、リードＬと電極部
２をマッチングさせて、リードＬを電極部２上に着地さ
せ、次いで熱圧着子１３を下降させて、リードＬを電極
部２に押し付け、熱溶着する。
【００１４】この場合、熱圧着子１３の下降限度はスペ
ーサ５により規制され、リードＬは半田部４から滑り落
ちることなく適度の力で電極部２に押し付けられてボン
ディングされ、また上述したような過大な押し付け力に
よる半田のはみ出しも解消できる。また半田部４は厚さ
のばらつきがあるが、本手段によれば、すべての半田部
４の高さが同一になるようにレベリングでき、しかもボ
ンディング後の半田部４の厚さが所定厚さになるよう
に、スペーサ５の高さを設定することも可能である。
【００１５】
【発明の効果】以上説明したように本発明は、基板の電
極部の近傍に、熱圧着子の下降限度を規制するスペーサ
を突設しているので、ボンディング中にリードが半田部
から滑り落ちることはなく、適度の押し付け力で良好に
ボンディングすることができ、また半田部の厚さのばら
つきを吸収して、すべての半田部の高さが同一になるよ
うにレベリングでき、しかもボンディング後の半田部の
厚さが所定厚さになるように設定することも可能とな
る。
【図面の簡単な説明】
【図１】本発明に係る基板の斜視図
【図２】本発明に係るボンディング中の正面図
【図３】従来手段のボンディング中の斜視図
【図４】従来手段のボンディング中の正面図
【符号の説明】
１ 基板 ２ 電極部 ３ 回路パターン ４ 半田部 ５ スペーサ １３ 熱圧着子

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】回路パターン上に半田部を積層して形成さ
    れた電極部の近傍に、熱圧着子の下降限度を規制するス
    ペーサを突設したことを特徴とするＴＡＢチップの搭載
    用基板。
JP20167491A 1991-08-12 1991-08-12 Ｔａｂチツプの搭載用基板 Pending JPH0547833A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20167491A JPH0547833A (ja) 1991-08-12 1991-08-12 Ｔａｂチツプの搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20167491A JPH0547833A (ja) 1991-08-12 1991-08-12 Ｔａｂチツプの搭載用基板

Publications (1)

Publication Number Publication Date
JPH0547833A true JPH0547833A (ja) 1993-02-26

Family

ID=16445022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20167491A Pending JPH0547833A (ja) 1991-08-12 1991-08-12 Ｔａｂチツプの搭載用基板

Country Status (1)

Country Link
JP (1) JPH0547833A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235566A (ja) * 1994-02-22 1995-09-05 Nec Corp 光素子の実装構造
US5666332A (en) * 1995-06-09 1997-09-09 Sharp Kabushiki Kaisha Magneto-optical recording medium permitting an initializing magnetic field smaller than a recording magnetic field, and method of recording there on
US5724630A (en) * 1995-03-06 1998-03-03 Sharp Kabushiki Kaisha Image forming apparatus with standby temperature control of thermal fixing
JP2010146411A (ja) * 2008-12-19 2010-07-01 Toshiba Corp インレットの製造方法及びこの製造方法によって製造されるインレット
JP2011240007A (ja) * 2010-05-20 2011-12-01 Hitachi Aloka Medical Ltd 超音波探触子及び超音波探触子の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235566A (ja) * 1994-02-22 1995-09-05 Nec Corp 光素子の実装構造
US5724630A (en) * 1995-03-06 1998-03-03 Sharp Kabushiki Kaisha Image forming apparatus with standby temperature control of thermal fixing
US5666332A (en) * 1995-06-09 1997-09-09 Sharp Kabushiki Kaisha Magneto-optical recording medium permitting an initializing magnetic field smaller than a recording magnetic field, and method of recording there on
JP2010146411A (ja) * 2008-12-19 2010-07-01 Toshiba Corp インレットの製造方法及びこの製造方法によって製造されるインレット
JP2011240007A (ja) * 2010-05-20 2011-12-01 Hitachi Aloka Medical Ltd 超音波探触子及び超音波探触子の製造方法

Similar Documents

Publication Publication Date Title
US4000842A (en) Copper-to-gold thermal compression gang bonding of interconnect leads to semiconductive devices
KR100721279B1 (ko) 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치
JPH0547833A (ja) Ｔａｂチツプの搭載用基板
JP3246010B2 (ja) フリップチップ実装用基板の電極構造
JPH05315490A (ja) 半導体素子
JP3833136B2 (ja) 半導体構造およびボンディング方法
JPH08236578A (ja) 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
US5661900A (en) Method of fabricating an ultrasonically welded plastic support ring
JP2000232119A (ja) 半導体チップの接続部材及びその製造方法とその接続部材を用いた半導体チップの接続方法
JP2001210676A (ja) 半導体装置およびその製造方法
JP2803211B2 (ja) 半導体装置のボンディング方法及びボンディング装置
JPH0525236Y2 (ja)
JP3055285B2 (ja) 中間基材のボンディング方法
JP2863424B2 (ja) リード接続方法
JPH04294556A (ja) Ｔａｂ用フィルムキャリア
JP3064843B2 (ja) チップのボンディング方法
KR100721274B1 (ko) 반도체 칩 조립체의 형성 방법
JP2921128B2 (ja) チップの実装方法
JPS6386534A (ja) フイルムキヤリアおよびその製造方法
JP2000216172A (ja) 半導体装置の製造装置
JPH02252248A (ja) 半導体装置の製造方法
JPH06177316A (ja) Ｔａｂテープ実装用リードフレーム及びその実装方法
JP2000049192A (ja) フリップチップ方式の素子実装方法
JPH05259342A (ja) リードフレーム
JPH07201924A (ja) ボンディングツール