JPH0547623A - Formation of resist mask pattern in optical exposure - Google Patents

Formation of resist mask pattern in optical exposure

Info

Publication number
JPH0547623A
JPH0547623A JP3323442A JP32344291A JPH0547623A JP H0547623 A JPH0547623 A JP H0547623A JP 3323442 A JP3323442 A JP 3323442A JP 32344291 A JP32344291 A JP 32344291A JP H0547623 A JPH0547623 A JP H0547623A
Authority
JP
Japan
Prior art keywords
pattern
resist layer
resist
exposure
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3323442A
Other languages
Japanese (ja)
Other versions
JP2888683B2 (en
Inventor
Hiroki Tabuchi
宏樹 田渕
Katsuji Iguchi
勝次 井口
Makoto Tanigawa
真 谷川
Hiroyuki Moriwaki
浩之 森脇
Noriyuki Taniguchi
敬之 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to US07/874,809 priority Critical patent/US5330862A/en
Priority to DE69221775T priority patent/DE69221775T2/en
Priority to EP92304342A priority patent/EP0517382B1/en
Priority to KR1019920009120A priority patent/KR960002243B1/en
Publication of JPH0547623A publication Critical patent/JPH0547623A/en
Application granted granted Critical
Publication of JP2888683B2 publication Critical patent/JP2888683B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • G03F1/56—Organic absorbers, e.g. of photo-resists
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE:To form a fine resist mask pattern under the edge of a phase shifting pattern through a phase shift effect, by making a phase shifting pattern in an upper part of a resist layer on a semiconductor substrate for shifting a phase of exposure light, and by exposing full and then developing the surface of the semiconductor substrate. CONSTITUTION:A resist layer 12 is formed on an Si substrate 11. An upper part of the resist layer 12 is partly patterned, and then a partly made pattern 14 with the face in an uneven shape can be obtained. With no mask but a projecting part 14a of the pattern 14 as a phase shifter, the Si substrate is full exposed. Then, the light passing through the projecting part 14a has an opposite phase with respect to the light passing through a recessed part 14b, and thereby the exposure light intensity becomes zero at an edge E. Since a resist part in a region L under the edge E is not exposed, a fine resist pattern can be obtained by exposure.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は半導体装置等の製造に用
いられる光露光によるレジストマスクパターン形成方法
に係る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a resist mask pattern by light exposure used for manufacturing semiconductor devices and the like.

【０００２】[0002]

【従来の技術及び発明が解決しようとする課題】近年生
産されている超ＬＳＩ半導体装置ではシリコン基板上に
サブミクロンオーダーのトランジスタや配線が多数集積
されている。これらの微細なパターンの形成には、シリ
コン基板上に塗布された光感光性樹脂（レジスト）膜に
マスクパターンを縮小転写（通常１／５倍）する事によ
りサブミクロンオーダーのパターンを形成する光露光技
術が使用されている。2. Description of the Related Art In the VLSI semiconductor devices produced in recent years, a large number of submicron-order transistors and wirings are integrated on a silicon substrate. To form these fine patterns, light for forming a submicron-order pattern by reducing (usually ⅕) the mask pattern transferred onto a photosensitive resin (resist) film coated on a silicon substrate is used. Exposure technology is used.

【０００３】現在量産がなされている１ＭｂｉｔのＤＲ
ＡＭや４ＭｂｉｔのＤＲＡＭにおける最小線幅はそれぞ
れ１．２μｍ、０．８μｍが用いられている。これらを
生産する光露光装置（ステッパ）は大部分がｇ線と呼ば
れる超高圧水銀ランプから発する波長４３６ｎｍの輝線
を用いており、一部ではｉ線と呼ばれる同ランプから発
する波長３６５ｎｍの輝線の利用も始まっている。1Mbit DR currently in mass production
Minimum line widths of 1.2 μm and 0.8 μm are used in AM and 4 Mbit DRAMs, respectively. Most of the photolithography equipment (stepper) that produces these uses emission lines with a wavelength of 436 nm emitted from an ultra-high pressure mercury lamp called g-line, and some uses emission lines with a wavelength of 365 nm emitted from the same lamp called i-line. Has also begun.

【０００４】将来生産が予定される１６ＭｂｉｔのＤＲ
ＡＭや６４ＭｂｉｔのＤＲＡＭでは使用される最小線幅
はそれぞれ０．６〜０．５μｍ、０．４〜０．３μｍと
予想されている。これらの半導体装置を量産するにはそ
れぞれの最小線幅のレジストマスクを形成する必要があ
り、そのためにはより解像度の高い光露光技術の開発が
求められている。露光光の短波長化により解像度の向上
を図るためｇ線に代えてｉ線、更に波長の短い２４８ｎ
ｍのクリプトン・フッ素エキシマーレーザーの利用が検
討されている。16 Mbit DR, which is scheduled to be produced in the future
The minimum line widths used in AM and 64 Mbit DRAMs are expected to be 0.6 to 0.5 μm and 0.4 to 0.3 μm, respectively. In order to mass-produce these semiconductor devices, it is necessary to form a resist mask having a minimum line width, and for that purpose, development of a photolithography technique with higher resolution is required. In order to improve the resolution by shortening the wavelength of the exposure light, i-line is used instead of g-line, and 248n with a shorter wavelength is used.
The use of a krypton / fluorine excimer laser of m.

【０００５】ところが実際には、これらの露光装置を利
用した露光技術ではシリコン基板上での光像のコントラ
ストはパターンのサイズが波長のサイズに近づくにつ
れ、パターン端部での光の回折により光像のコントラス
トが悪くなり、解像度としては、露光装置のレンズの開
口数ＮＡと露光波長とによって決まる限界解像度に比べ
て遙かに悪い解像度しか実現できていない。However, in practice, in the exposure technique using these exposure apparatuses, the contrast of the light image on the silicon substrate is increased by the diffraction of light at the end of the pattern as the size of the pattern approaches the size of the wavelength. However, the resolution is much worse than the limit resolution determined by the numerical aperture NA of the lens of the exposure apparatus and the exposure wavelength.

【０００６】この問題を解決するために最近、露光光の
位相を反転させ光像のコントラストを改善する位相シフ
ト法という方法が提案されており、マスク技術に専ら利
用されている。この位相シフト法とは、マスク上のパタ
ーン構造を改良し光像のコントラストを高め、実用解像
度を改良する方法であり、この技術では位相シフトマス
クと呼ばれるマスクが使用される。In order to solve this problem, a method called a phase shift method has recently been proposed which inverts the phase of exposure light to improve the contrast of an optical image, and is used exclusively in mask technology. The phase shift method is a method of improving the pattern structure on the mask to enhance the contrast of the optical image and improving the practical resolution. In this technique, a mask called a phase shift mask is used.

【０００７】その位相シフトマスクの一例を図２４に示
す。４１は露光波長に対して透明な石英基板であり、４
３は露光光を遮るクロム薄膜である。４２はその露光光
に対して透明な薄膜（位相シフト膜）であり、その膜厚
Ｔｓは露光光の屈折率ｎと露光波長λと次の関係にあ
る。 Ｔｓ＝λ／｛２・（ｎ−１）｝ （１）式 この条件は薄膜４２を透過した露光光の位相がちょうど
半波長（１８０度）だけずれるように設定されている。
開口部４９は通常、マスクの開口部に対応しており、こ
の位相シフトマスクではその周辺に単独では解像しな
い、微細な開口部４０、４０が位相シフト膜４２を伴っ
て配置されている。An example of the phase shift mask is shown in FIG. 41 is a quartz substrate transparent to the exposure wavelength, and 4
Reference numeral 3 is a chromium thin film that blocks exposure light. 42 is a thin film (phase shift film) transparent to the exposure light, and its film thickness Ts has the following relationship with the refractive index n of the exposure light and the exposure wavelength λ. Ts = λ / {2 · (n−1)} (1) This condition is set so that the phase of the exposure light transmitted through the thin film 42 is shifted by exactly a half wavelength (180 degrees).
The opening 49 usually corresponds to the opening of the mask, and in this phase shift mask, minute openings 40, 40 which are not resolved by themselves are arranged along with the phase shift film 42.

【０００８】この位相シフトマスクでは開口部４９を透
過した光と開口部４０、４０を透過した光の位相が１８
０度異なるため、開口部４９から周辺部へ回折した光波
と開口部４０、４０からの光波が打ち消し合い、投影面
では開口部４９から周辺部への光の染みだしが抑制さ
れ、投映像のコントラストが改善される。この様に図２
４のごとき位相シフトマスクではレジストに投影される
イメージのコントラストが改善されるため、実用解像度
は向上する。しかし図２４のごときマスクを製造するた
めには電子ビーム描画装置によりクロムパターンを形成
するための第１のレジスト像を描画した後、位相シフト
膜を規定するための第２のレジスト像を形成しなければ
ならない。長時間を要する電子ビーム描画を２度行う必
要がある上に第１のパターンに第２のパターンを高精度
に重ね合わせる必要があり、マスク作製は技術的に困難
度が増すと同時にコストが高くなってしまう。In this phase shift mask, the phase of the light transmitted through the opening 49 and the light transmitted through the openings 40, 40 is 18
Since they are different by 0 degrees, the light waves diffracted from the opening 49 to the peripheral portion and the light waves from the opening portions 40 and 40 cancel each other out, and the seeping of light from the opening portion 49 to the peripheral portion is suppressed on the projection surface, and the projected image of the projected image is suppressed. The contrast is improved. Figure 2
With a phase shift mask such as 4, the contrast of the image projected on the resist is improved, so that the practical resolution is improved. However, in order to manufacture a mask as shown in FIG. 24, after drawing a first resist image for forming a chrome pattern by an electron beam drawing device, a second resist image for defining a phase shift film is formed. There must be. Since it is necessary to perform electron beam drawing twice, which requires a long time, and to superimpose the second pattern on the first pattern with high accuracy, the mask fabrication becomes technically difficult and the cost is high. turn into.

【０００９】これらの問題点を改良する為に図２５に示
す位相シフトマスクが提案されている。５１は露光波長
に対して透明な石英基板であり、５３は露光光を遮るク
ロム薄膜である。５２は位相シフト膜となるレジスト膜
であり、その膜厚Ｔs は（１）式の関係を満たしてい
る。このマスクの作製工程では電子ビーム描画装置で図
示していないレジストで開口部５９を形成した後、クロ
ム膜５３をエッチングし、開口部５９でのクロム膜を除
去した後、位相シフト膜であるレジスト膜５２を塗布
し、透明基板５１側から遠紫外線によりクロム膜５３を
マスクとして露光することにより位相シフト膜５２に開
口部５９を形成する。その後、位相シフト膜５２下のク
ロム膜をエッチングすることでクロム膜５３の開口部５
４は位相シフト膜５２の開口部５９より大きくなり、ク
ロム膜５３の周辺部にはレジスト膜５２が覆いかぶさっ
た領域５０が形成される。開口部５９を透過した光と領
域５０を透過した光の位相は１８０度異なっているた
め、投影像において両者が重なる場合には互いに打ち消
し合うため、開口部５９から周辺部への光の染みだしは
抑制される。従って、結像面での光の強度分布は非常に
シャープとなり、実用解像度を向上する事ができる。こ
のマスク作製法では電子ビーム露光装置の描画回数は増
えないが、マスク作製工程は繁雑である。また、位相シ
フト膜として残されたレジスト膜は脆い材料であるた
め、マスク上のゴミを除去するための洗浄を実施するこ
とが困難であり、実用的な方法ではない。In order to improve these problems, the phase shift mask shown in FIG. 25 has been proposed. Reference numeral 51 is a quartz substrate that is transparent to the exposure wavelength, and 53 is a chromium thin film that blocks exposure light. Reference numeral 52 is a resist film that serves as a phase shift film, and its film thickness T s satisfies the relationship of the expression (1). In this mask manufacturing process, an opening 59 is formed with a resist (not shown) by an electron beam drawing apparatus, the chromium film 53 is etched to remove the chromium film at the opening 59, and then a resist which is a phase shift film is used. The film 52 is applied and exposed from the transparent substrate 51 side with deep ultraviolet rays using the chromium film 53 as a mask to form an opening 59 in the phase shift film 52. After that, by etching the chromium film under the phase shift film 52, the opening 5 of the chromium film 53 is removed.
4 is larger than the opening 59 of the phase shift film 52, and a region 50 covered with the resist film 52 is formed in the peripheral portion of the chromium film 53. Since the phase of the light transmitted through the opening 59 and the phase of the light transmitted through the region 50 are different by 180 degrees, they cancel each other when the two overlap in the projected image, so that the light leaks from the opening 59 to the peripheral portion. Is suppressed. Therefore, the light intensity distribution on the image plane becomes very sharp, and the practical resolution can be improved. This mask manufacturing method does not increase the number of drawing times of the electron beam exposure apparatus, but the mask manufacturing process is complicated. Further, since the resist film left as the phase shift film is a brittle material, it is difficult to carry out cleaning for removing dust on the mask, which is not a practical method.

【００１０】[0010]

【課題を解決するための手段】以上の様にこれまで提案
されている位相シフト法の活用技術は、マスク技術に限
られておりマスク作製工程が繁雑になり実用的な観点か
らは大きな問題点をもっているため、位相シフト法の更
に有効で簡単な応用活用技術が求められている。[Means for Solving the Problems] As described above, the utilization technique of the phase shift method proposed so far is limited to the mask technique, the mask manufacturing process becomes complicated, and a serious problem from a practical point of view. Therefore, more effective and simple application and utilization technology of the phase shift method is required.

【００１１】これらの問題点を解決するため、この発明
は、半導体基板上に設けたレジスト層の上部に、露光光
の位相を反転する位相シフターパターンを形成し、その
位相シフターパターンを含む半導体基板の表面を全面露
光し、位相シフターパターンのエッジ下部の位置に、微
細なレジストマスクパターンを形成することよりなる光
露光によるレジストマスクパターン形成方法を提供する
ものである。すなわち、この発明は、半導体基板上にレ
ジスト層を塗布した後、そのレジスト層自身の上層部
に、或はそのレジスト層の上面に位相シフターパターン
を形成し、続いて、位相シフターパターンエッジ下部の
位置に、微細なレジストマスクパターンを形成するもの
である。従って上記位相シフターパターン（露光光に対
して透明な薄膜パターン）の厚みは（１）式を満たして
いることが望ましい。In order to solve these problems, the present invention forms a phase shifter pattern for inverting the phase of exposure light on a resist layer provided on a semiconductor substrate, and a semiconductor substrate including the phase shifter pattern. The present invention provides a method for forming a resist mask pattern by photoexposure, which comprises exposing the entire surface of the substrate to a fine resist mask pattern at a position below the edge of the phase shifter pattern. That is, according to the present invention, after applying a resist layer on a semiconductor substrate, a phase shifter pattern is formed on the upper layer portion of the resist layer itself or on the upper surface of the resist layer, and subsequently, the phase shifter pattern edge lower part is formed. A fine resist mask pattern is formed at the position. Therefore, it is desirable that the thickness of the phase shifter pattern (thin film pattern transparent to exposure light) satisfies the formula (1).

【００１２】この発明において、（ｉ）位相シフターパ
ターンを形成する場合と、（ii）全面露光を行って位相
シフターパターンを有する半導体基板上に位相シフト効
果を利用した微細なレジストマスクパターンを形成する
２つの場合に露光が行われる。その露光量については、
実験結果としては、たとえば、図１〜図３に示すこの発
明の第１の実施例では、レジスト層１２が厚みが１．２
μｍで形成されている場合、上記（ｉ）の露光量は閾値
露光量（露光時間２００ｍｓｅｃ）の６０〜８０％が好
ましく、最も好ましい値としては７０％（１４０ｍｓｅ
ｃ）である。In the present invention, (i) the case of forming a phase shifter pattern and (ii) the whole surface exposure is performed to form a fine resist mask pattern utilizing a phase shift effect on a semiconductor substrate having the phase shifter pattern. Exposure occurs in two cases. For the exposure amount,
As an experimental result, for example, in the first embodiment of the present invention shown in FIGS. 1 to 3, the resist layer 12 has a thickness of 1.2.
When it is formed with a thickness of μm, the exposure amount of (i) is preferably 60 to 80% of the threshold exposure amount (exposure time 200 msec), and the most preferable value is 70% (140 mse).
c).

【００１３】また、上記（ii）の露光量としては、約１
４０msecが適当であった。一方、露光光として、ＫｒＦ
レーザーを用いた場合も上記（ｉ）の露光量は閾値露光
量エネルギーの７０％が好ましい。この発明の第２の実
施例以下ではレジスト層やそのレジスト層とは異なる材
料の別のレジスト層である露光光に対して透明な薄膜の
厚みに対応した露光量で露光が行われる。The exposure amount in (ii) above is about 1
40 msec was suitable. On the other hand, as exposure light, KrF
Even when a laser is used, the exposure amount in (i) above is preferably 70% of the threshold exposure amount energy. In the second and subsequent embodiments of the present invention, exposure is performed with an exposure amount corresponding to the thickness of a thin film which is a resist layer or another resist layer made of a material different from that resist layer and transparent to exposure light.

【００１４】ただし、上記の露光量の値は特定の条件の
場合である。即ち、図１〜図３に示す第１の実施例で
は、（ｉ）の場合の露光量は、（ii）の場合の露光波長
λとレジスト層１４の屈折率ｎで決まる凸部１４ａ（図
２参照）の厚さと、レジスト感度、現像条件等に大きく
依存する。また、（ii）の全面露光が行われる際の露光
量は、その大小により最終的に得られる微細なレジスト
マスクパターンの線幅Ｄ（図３参照）を制御することが
でき、同じくレジスト感度、現像条件に大きく依存す
る。However, the above exposure amount values are for specific conditions. That is, in the first embodiment shown in FIGS. 1 to 3, the exposure amount in the case of (i) is determined by the exposure wavelength λ in the case of (ii) and the refractive index n of the resist layer 14 (see FIG. 2), the resist sensitivity, the developing conditions, and the like. Further, the exposure amount when the whole surface exposure of (ii) is performed can control the line width D (see FIG. 3) of the fine resist mask pattern finally obtained by the size, and the resist sensitivity, It largely depends on the development conditions.

【００１５】この発明における微細なレジストマスクパ
ターンの形成過程のあらすじを図１〜図３に示す第１の
実施例を用いて簡単に述べる。図２において、上記
（１）式を満たす凸部１４ａの段差Ｓが形成された後、
全面露光を行う。この際、凸部１４ａを透過する光の位
相は凸部１４ａを通過した後は凹部１４ｂを通過した光
の位相とは反転し、凹部１４ｂを透過した光の位相とは
逆位相になるため、段差Ｓの各エッジ部Ｅでは、凸部１
４ａを透過した光の振幅と凹部１４ｂを透過した光の振
幅とが打ち消し合い、光強度はゼロとなる（図２３参
照）。従って、各エッジ部Ｅの下部の領域Ｌのレジスト
が露光されず、例えばポジレジストの場合では、パター
ン１５が形成される（図３参照）。このパターン１５が
微細なレジストマスクパターンとなる。The outline of the process of forming a fine resist mask pattern according to the present invention will be briefly described with reference to the first embodiment shown in FIGS. In FIG. 2, after the step S of the convex portion 14a that satisfies the above formula (1) is formed,
The whole surface is exposed. At this time, the phase of the light passing through the convex portion 14a is opposite to the phase of the light passing through the concave portion 14b after passing through the convex portion 14a, and the phase is opposite to the phase of the light passing through the concave portion 14b. At each edge portion E of the step S, the convex portion 1
The amplitude of the light transmitted through 4a and the amplitude of the light transmitted through the recess 14b cancel each other out, and the light intensity becomes zero (see FIG. 23). Therefore, the resist in the region L below each edge portion E is not exposed, and in the case of, for example, a positive resist, the pattern 15 is formed (see FIG. 3). This pattern 15 becomes a fine resist mask pattern.

【００１６】図１８で示すように符号Ｘ1,Ｘ2 を凸部１
４ａの表面領域とし、符号Ｙ1,Ｙ2 , Ｙ3 を凹部１４ｂ
の表面領域を示しているとした場合、第１の実施例での
Ｘ1,Ｘ2 及びＹ1,Ｙ2 , Ｙ3 において受ける光量の位相
及び光強度をそれぞれの露光工程において示したものが
図１９〜図２３である。図２２において、凸部１４ａを
透過した光の位相は反転し、凹部１４ｂを透過した光の
位相とは逆位相になっていることが分かる。また、図２
３は図１８におけるβ面での光強度を示し、図２３から
段差Ｓの各エッジ部Ｅでは光の振幅がゼロとなることか
ら、光の振幅の２乗の大きさで定義される光強度はゼロ
となっていることが分かる。As shown in FIG. 18, the reference symbols X 1 and X 2 are convex portions 1
And 4a of the surface area, the code Y 1, Y 2, Y 3 recesses 14b
, The phase of the amount of light received at X 1, X 2 and Y 1, Y 2, Y 3 in the first embodiment and the light intensity are shown in each exposure step. 19 to 23. In FIG. 22, it can be seen that the phase of the light transmitted through the convex portion 14a is inverted and the phase is opposite to the phase of the light transmitted through the concave portion 14b. In addition, FIG.
3 shows the light intensity on the β surface in FIG. 18, and since the amplitude of light is zero at each edge portion E of the step S from FIG. 23, the light intensity defined by the square of the amplitude of light is shown. It turns out that is zero.

【００１７】この発明におけるレジスト層としては、光
感光性樹脂としてのポジ型フォトレジストが用いられ、
具体的にはその材料としてノボラックレジン−Ｏ−キノ
ンジアジド化合物を挙げることができる。この際、ノボ
ラックレジン−Ｏ−キノンジアジド化合物をベ−スとす
る溶液をスピン・オン法を用いて塗布し、プリベイク
（前焼成）を行ってレジスト層を形成した。また、ノボ
ラックレジン−Ｏ−キノンジアジド化合物とは異なる材
料としてはＰＭＭＡ（ポリメチルメタアクリレート）や
ネガ型ノボラックレジストを挙げることができる。これ
ら材料を用いた場合でもこれら材料をベ−スとする溶液
をスピン・オン法を用いて塗布し、プリベイク（前焼
成）を行えば良い。As the resist layer in the present invention, a positive type photoresist as a photosensitive resin is used,
Specifically, a novolac resin-O-quinonediazide compound can be used as the material. At this time, a solution containing a novolac resin-O-quinonediazide compound as a base was applied by a spin-on method and prebaked (pre-baking) to form a resist layer. Moreover, PMMA (polymethylmethacrylate) and a negative novolak resist can be mentioned as a material different from the novolak resin-O-quinonediazide compound. Even when these materials are used, a solution containing these materials as a base may be applied by a spin-on method and prebaked (pre-baking).

【００１８】この発明は、レジスト層の上部に露光光の
位相を反転する位相シフターパターンを設け、全面露光
して微細なレジストマスクパターンを形成するものであ
る。この発明の第１の実施例では、レジスト層の上層部
のみを部分的にパターン形成し、前記部分的パターンの
凸部のレジスト層自体を、露光光の位相を反転する位相
シフターパターンとして、全面露光を行いレジスト自身
の自己位相シフト効果により前記凸部のエッジ下部に微
細なレジストマスクパターンを形成したものである。According to the present invention, a phase shifter pattern for inverting the phase of exposure light is provided on the resist layer, and the entire surface is exposed to form a fine resist mask pattern. In the first embodiment of the present invention, only the upper layer portion of the resist layer is partially patterned, and the resist layer itself of the convex portion of the partial pattern is used as a phase shifter pattern for inverting the phase of exposure light. By exposing the resist, a fine resist mask pattern is formed below the edge of the convex portion by the self-phase shift effect of the resist itself.

【００１９】この際、レジスト層の上層部のみの前記部
分的パターンを、マスクを用い光露光により形成してい
る。この発明の第２の実施例では、レジスト層の上にレ
ジスト層とは異なる材料の別のレジスト層である露光光
に対して透明な薄膜パターンを積層形成し、その透明薄
膜パターンを前記露光光の位相を反転する位相シフター
パターンとして全面露光を行い、位相シフト効果により
位相シフターパターンのエッジ下部に微細なレジストマ
スクパターンを形成したものである。At this time, the partial pattern of only the upper layer portion of the resist layer is formed by light exposure using a mask. In the second embodiment of the present invention, a thin film pattern which is another resist layer made of a material different from that of the resist layer and is transparent to exposure light is laminated on the resist layer, and the transparent thin film pattern is formed into the exposure light. The whole surface is exposed as a phase shifter pattern for reversing the phase of, and a fine resist mask pattern is formed under the edge of the phase shifter pattern by the phase shift effect.

【００２０】この際、露光光の位相を反転する位相シフ
ターパターンであり露光光に対して透明な前記薄膜パタ
ーンを、マスクを用いた光露光により形成している。こ
の発明の第３の実施例では、レジスト層の上に、そのレ
ジスト層の現像液に可溶で、かつ露光光に対して透明な
中間層を介して、レジスト層とは異なる材料の別のレジ
スト層である露光光に対して透明な薄膜パターンを積層
形成した後、その透明薄膜パターンを前記露光光の位相
を反転する位相シフターパターンとして全面露光を行
い、位相シフト効果により前記透明薄膜パターンのエッ
ジ下部に微細なレジストマスクパターンを形成したもの
である。At this time, the thin film pattern, which is a phase shifter pattern for inverting the phase of the exposure light and is transparent to the exposure light, is formed by light exposure using a mask. In a third embodiment of the present invention, another material different from the resist layer is formed on the resist layer via an intermediate layer which is soluble in the developing solution of the resist layer and transparent to exposure light. After forming a thin film pattern that is transparent to the exposure light that is a resist layer, the entire surface of the transparent thin film pattern is exposed as a phase shifter pattern that inverts the phase of the exposure light. A fine resist mask pattern is formed below the edge.

【００２１】この発明の第４の実施例では、レジスト層
を現像処理し、レジスト層表面に現像液難可溶化層を形
成した後、位相シフターパターンとして露光光に対して
透明な薄膜パターンを形成したものである。この発明の
第５の実施例では、レジスト層に紫外線を照射し、レジ
スト層表面を現像液難溶化した後、位相シフターパター
ンとして露光光に対して透明な薄膜パターンを形成した
ものである。In the fourth embodiment of the present invention, the resist layer is subjected to a developing treatment to form a poorly soluble developer layer on the resist layer surface, and then a thin film pattern transparent to exposure light is formed as a phase shifter pattern. It was done. In the fifth embodiment of the present invention, the resist layer is irradiated with ultraviolet rays to make the surface of the resist layer insoluble in a developing solution, and then a thin film pattern transparent to exposure light is formed as a phase shifter pattern.

【００２２】[0022]

【作用】本発明では、従来のマスク・光露光装置・レジ
スト材料等を用い、レジスト層の上部に、位相シフト層
をパターン形成した位相シフターパターンを設けること
により、半導体基板上での位相シフト効果による微細な
レジストマスクパターンを形成できるため、パターン形
成には時間的にもコスト的にも有効で、製造工程に対し
ても実用的である。In the present invention, the phase shift effect on the semiconductor substrate is obtained by providing the phase shifter pattern formed by patterning the phase shift layer on the resist layer by using the conventional mask, light exposure device, resist material and the like. Since a fine resist mask pattern can be formed by using, the pattern formation is effective in terms of time and cost, and is practical for the manufacturing process.

【００２３】[0023]

【実施例】レジスト層自体の上層部のみを部分的に除去
し、レジスト層の表面を凹凸形状に形成し、その凸部分
を露光光の位相を反転する位相シフト層（位相シフター
パターン）とする本発明の第１の実施例を図１〜図３に
従って説明をする。図１に示すように、Ｓｉ半導体基板
１１をヘキサメチルジシラザンによる密着性改善処理、
いわゆるＨＭＤＳ処理をした後、その上に光感光性樹脂
としてポジ型フォトレジスト（ノボラックレジン−Ｏ−
キノンジアジド化合物をベ−スとする）の溶液をスピン
・オン法を用いて塗布し、プリベイク（前焼成）を行っ
てレジスト層１２を形成する。[Examples] Only the upper layer of the resist layer itself is partially removed, the surface of the resist layer is formed into an uneven shape, and the convex portion is used as a phase shift layer (phase shifter pattern) for inverting the phase of exposure light. A first embodiment of the present invention will be described with reference to FIGS. As shown in FIG. 1, the Si semiconductor substrate 11 is treated to improve adhesion with hexamethyldisilazane,
After so-called HMDS treatment, a positive photoresist (Novolak Resin-O-
A solution of a quinonediazide compound as a base) is applied by a spin-on method, and prebaking (pre-baking) is performed to form a resist layer 12.

【００２４】この際、プリベイクの条件は６０ｓｅｃで
９０℃であり、膜厚Ａが１．２μｍのレジスト層１２を
形成した。続いて、このＳｉ半導体基板１１を、レジス
ト層１２の上方に所定の位置に配置されたマスク１３を
用いて、ＮＡ＝０．４５のｉ線（λ＝３６５nm) ステッ
パを用い、閾値露光量（Ｅth＝２００ｍsec ）以下の１
４０ｍsec （７０ｍＪ／cm 2 ）の露光量で露光を行った
（図１参照）。At this time, the pre-baking condition is 60 sec.
The resist layer 12 having a temperature of 90 ° C. and a film thickness A of 1.2 μm is formed.
Formed. Then, the Si semiconductor substrate 11 is
A mask 13 placed at a predetermined position above the mask layer 12
Using an i-line with NA = 0.45 (λ = 365 nm)
Threshold exposure (Eth= 200 msec) or less 1
40msec (70mJ / cm 2) Exposure amount
(See Figure 1).

【００２５】現像前焼成（ＰＥＢ）の後、次に、現像液
として、tetra methyl ammonium hydroxide N(CH3)4OH
、いわゆるＴＭＡＨの２．３８％の希釈溶液を用いて
現像し、レジスト層１２の上層部を部分的にパタ−ニン
グして凹凸形状を有する部分的パターン１４を形成する
（図２参照）。この際、部分的パターン１４に形成され
る高さＴｓを有する段差Ｓは凸部１４ａの垂直方向（図
示Ｈで示す矢印の方向）の高さであり、その段差Ｓの高
さＴsは、Ｔｓ＝λ／｛２・（ｎ−１）｝（λ：露光波
長、ｎ：レジスト層の屈折率）で決定される値で本実施
例ではλ＝３６５ｎｍ，ｎ＝１．６８であることから、
０．２６８μｍである。After the pre-development baking (PEB), tetramethyl ammonium hydroxide N (CH 3 ) 4 OH was used as a developing solution.
That is, development is performed using a so-called 2.38% diluted solution of TMAH, and the upper layer portion of the resist layer 12 is partially patterned to form a partial pattern 14 having an uneven shape (see FIG. 2). At this time, the step S having the height Ts formed in the partial pattern 14 is the height in the vertical direction (the direction of the arrow shown by H in the figure) of the convex portion 14a, and the height T s of the step S is Ts = λ / {2 · (n−1)} (λ: exposure wavelength, n: refractive index of resist layer), which is λ = 365 nm and n = 1.68 in this embodiment. ,
It is 0.268 μm.

【００２６】次に、マスクを用いることなく、上記の部
分的パターン１４の凸部１４ａを位相シフタ−として利
用して、ＮＡ＝０．４５のｉ線ステッパを用い、１４０
ｍsec （７０ｍＪ／cm2 ）の露光量で位相シフタ−１４
ａを含むＳｉ基板１１上の全面の露光を行った（図２参
照）。この際、凸部１４ａを透過した露光光の位相は反
転し、部分的パターン１４の凹部１４ｂを透過した露光
光の位相とは逆位相になるため、各凸部１４ａのエッジ
Ｅでは凸部１４ａを透過した露光光の振幅と凹部１４ｂ
を透過した露光光の振幅とが打ち消し合い、それによっ
てエッジＥにおける露光光の光強度は零となる（図２３
参照）。従って、光強度が零となる凸部１４ａのエッジ
Ｅの下部領域Ｌにおけるレジスト層部分は露光されるこ
とは無い。この露光されないレジスト層部分は次の工程
で微細なレジストマスクパターンとして残る。Next, without using a mask, the convex portion 14a of the partial pattern 14 is used as a phase shifter, and an i-line stepper with NA = 0.45 is used.
Phase shifter 14 with exposure amount of msec (70 mJ / cm 2 ).
The entire surface of the Si substrate 11 including a was exposed (see FIG. 2). At this time, the phase of the exposure light transmitted through the convex portion 14a is inverted and the phase is opposite to the phase of the exposure light transmitted through the concave portion 14b of the partial pattern 14, so that the convex portion 14a is formed at the edge E of each convex portion 14a. Amplitude of exposure light transmitted through the concave portion 14b
The amplitude of the exposure light that has passed through is canceled out, and the light intensity of the exposure light at edge E becomes zero (FIG. 23).
reference). Therefore, the resist layer portion in the lower region L of the edge E of the convex portion 14a where the light intensity becomes zero is not exposed. This unexposed resist layer portion remains as a fine resist mask pattern in the next step.

【００２７】次いで、上記の部分的パターン１４の形成
と同様に、現像前焼成（ＰＥＢ）の後、現像液としてＴ
ＭＡＨの２．３８％の希釈溶液を用いて６０ｓｅｃ間現
像し、ポストベイク（後焼成）を行って、Ｓｉ半導体基
板１１上に幅Ｗが０．１５μｍ、高さＫが０．２０μｍ
のラインＤからなる微細なレジストマスクパターン１５
を形成する（図３参照）。Then, as in the formation of the partial pattern 14 described above, after the pre-development baking (PEB), T as a developing solution is used.
Development is performed for 60 seconds using a 2.38% diluted solution of MAH, and post-baking (post-baking) is performed to have a width W of 0.15 μm and a height K of 0.20 μm on the Si semiconductor substrate 11.
Fine resist mask pattern 15 consisting of line D
Are formed (see FIG. 3).

【００２８】このように本実施例では例えば、従来の位
相シフト法を用いない場合では０．３５μｍ幅のライン
を形成するのが限界であったのに対し、より微細な０．
１５μｍ幅のラインＤを有するレジストマスクパターン
１５を形成でき、それによって倍以上の解像度の向上を
図ることができる。なお、最初の露光で形成される凹凸
パターンの段差は（１）式を満たすことが望ましいが、
位相変化が（１／２）×πから（３／２）×πの範囲で
あっても良い。又、段差は急峻であることが望ましいが
傾斜を有していたもパターン形成は可能である。As described above, in the present embodiment, for example, in the case where the conventional phase shift method is not used, the limit was to form a line having a width of 0.35 μm.
The resist mask pattern 15 having the line D having a width of 15 μm can be formed, and thereby the resolution can be more than doubled. Although it is desirable that the step of the uneven pattern formed by the first exposure satisfies the expression (1),
The phase change may be in the range of (1/2) × π to (3/2) × π. Further, although it is desirable that the step be steep, it is possible to form a pattern even if it has an inclination.

【００２９】本実施例では単一層のレジスト膜の上層部
を位相シフターパターンとして用いたが、レジスト膜を
異なる材料の２層構造として、その上部のレジスト膜に
位相シフターパターンを形成して用いても良い。その実
施例が第２の実施例である。又、最初の露光光と後の露
光光の波長が異なっても良い。図４〜図６は半導体基板
上に設けたレジスト層の上に、露光光に対して透明な薄
膜パターンを形成することにより、露光光の位相を反転
する位相シフト層をパターン形成する本発明の第２の実
施例を示す。In this embodiment, the upper layer portion of the single-layer resist film is used as the phase shifter pattern. However, the resist film has a two-layer structure of different materials, and the phase shifter pattern is formed on the resist film above it and used. Is also good. The embodiment is the second embodiment. Further, the wavelengths of the first exposure light and the subsequent exposure light may be different. FIGS. 4 to 6 show a method of patterning a phase shift layer for inverting the phase of exposure light by forming a thin film pattern transparent to exposure light on a resist layer provided on a semiconductor substrate. A second embodiment will be described.

【００３０】図４に示すように、Ｓｉ半導体基板２１の
ＨＭＤＳ処理をした後、その上に光感光性樹脂としてポ
ジ型フォトレジストの溶液をスピン・オン法を用いて塗
布し、プリベイク（前焼成）を行ってレジスト層２２を
形成する。この際、光感光性樹脂として上記第１の実施
例で用いたのと同様のポジ型フォトレジスト（ノボラッ
クレジン−Ｏ−キノンジアジド化合物をベ−スとする）
のＥＣＡ（エチルセロメルブアセテート）溶液をスピン
・オン法を用いて塗布し、プリベイク（前焼成）を６０
sec , ９０℃の条件で行ってレジスト層２２を形成す
る。As shown in FIG. 4, after the HMDS treatment of the Si semiconductor substrate 21, a solution of a positive photoresist as a photosensitive resin is applied thereon by a spin-on method and prebaked (prebaked). 2) is performed to form the resist layer 22. At this time, as the photosensitive resin, the same positive photoresist as used in the first embodiment (based on a novolac resin-O-quinonediazide compound) is used.
ECA (ethyl cellomelbuacetate) solution of is applied by spin-on method and pre-baked (pre-baked) to 60
The resist layer 22 is formed under the conditions of sec and 90 ° C.

【００３１】続いて、レジスト層２２の全面上に光感光
性樹脂としてポジ型フォトレジストの溶液をスピン・オ
ン法を用いて塗布し、プリベイク（前焼成）を行ってレ
ジスト層２２とは異なる材質の透明薄膜２３を形成する
（図４参照）。この際、透明薄膜２３として用いる光感
光性樹脂としては、レジスト層２２で使用したＥＣＡ
（エチルセロメルブアセテート）溶液のレジストとは異
なり、乳酸エチル溶液のレジストをスピン・オン法を用
いて塗布し、プリベイク（前焼成）を９０sec , ６０℃
の条件で行って透明薄膜２３を形成する。Subsequently, a solution of a positive photoresist as a photosensitive resin is applied on the entire surface of the resist layer 22 by a spin-on method, and prebaking (pre-baking) is performed to form a material different from that of the resist layer 22. Transparent thin film 23 is formed (see FIG. 4). At this time, as the photosensitive resin used as the transparent thin film 23, the ECA used in the resist layer 22 is used.
Unlike the resist of (ethyl cellomelbuacetate) solution, the resist of ethyl lactate solution is applied by spin-on method and pre-baked (pre-baking) for 90 sec, 60 ° C.
The transparent thin film 23 is formed under these conditions.

【００３２】続いて、このＳｉ半導体基板２１を、透明
薄膜２３の上方に所定の位置に配置されたマスク２４を
用いて、ＮＡ＝０．４５のｉ線ステッパを用い、閾値露
光量（Ｅth＝２００ｍsec ）以下の１４０ｍsec（７０
ｍＪ／cm2 ）の露光量で露光を行った（図４参照）。現
像後焼成（ＰＥＢ）の後、次に、ＴＭＡＨの２．３８％
の希釈溶液を用いて現像し、透明薄膜２３をパタ−ニン
グして透明薄膜パターン（位相シフターパターン）２５
を形成する（図５参照）。Then, the Si semiconductor substrate 21 is subjected to a threshold exposure amount (E th) by using a mask 24 arranged at a predetermined position above the transparent thin film 23 and using an i-line stepper with NA = 0.45. = 200 msec) or less 140 msec (70
Exposure was performed at an exposure dose of mJ / cm 2 (see FIG. 4). After post development baking (PEB), then 2.38% of TMAH
Developed using the diluted solution of, and the transparent thin film 23 is patterned to form a transparent thin film pattern (phase shifter pattern) 25.
Are formed (see FIG. 5).

【００３３】透明薄膜パターン２５に形成される段差Ｓ
の高さＴｓは透明薄膜パターン２５の垂直方向（図示Ｈ
で示す矢印の方向）の高さであり、その高さＴｓはＴｓ
＝λ／｛２・（ｎ−１）｝（λ：露光波長、ｎ：透明薄
膜の屈折率）で決定される値であり、本実施例ではλ＝
３６５ｎｍ、ｎ＝１．６８であることから０．２６８μ
ｍである。The step S formed on the transparent thin film pattern 25
Height Ts of the transparent thin film pattern 25 in the vertical direction (shown by H in the figure).
(Direction of arrow indicated by), and the height Ts is Ts
= Λ / {2 · (n−1)} (λ: exposure wavelength, n: refractive index of transparent thin film), and in the present embodiment, λ =
0.268μ because 365 nm and n = 1.68
m.

【００３４】次に、マスクを用いることなく、上記の透
明薄膜パターン２５を位相シフタ−として利用して、Ｎ
Ａ＝０．４５のｉ線ステッパを用い、１４０ｍsec （７
０ｍＪ／cm2 ）の露光量で位相シフタ−２５を含むＳｉ
基板２１上の全面の露光を行った（図５参照）。この
際、透明薄膜パターン２５を透過した露光光の位相は反
転し、透明薄膜パターン２５，２５間の空間領域２６を
透過した露光光の位相とは逆位相になるため、各パター
ン２５のエッジＥではパターン２５を透過した露光光の
振幅と領域２６を透過した露光光の振幅とが打ち消し合
い、エッジＥにおける露光光の光強度は零となる。従っ
て、光強度が零となる各パターン２５のエッジＥの下部
領域Ｌにおけるレジスト層部分は露光されることは無
い。この露光されないレジスト層部分は次の工程で微細
なレジストマスクパターンとして残る。Next, using the transparent thin film pattern 25 as a phase shifter without using a mask, N
Using an i-line stepper with A = 0.45, 140 msec (7
Si containing phase shifter 25 at an exposure dose of 0 mJ / cm 2 )
The entire surface of the substrate 21 was exposed (see FIG. 5). At this time, the phase of the exposure light transmitted through the transparent thin film pattern 25 is inverted, and the phase of the exposure light transmitted through the spatial region 26 between the transparent thin film patterns 25, 25 is opposite to that of the edge E of each pattern 25. Then, the amplitude of the exposure light transmitted through the pattern 25 and the amplitude of the exposure light transmitted through the region 26 cancel each other out, and the light intensity of the exposure light at the edge E becomes zero. Therefore, the resist layer portion in the lower region L of the edge E of each pattern 25 where the light intensity is zero is not exposed. This unexposed resist layer portion remains as a fine resist mask pattern in the next step.

【００３５】次いで、上記の透明薄膜パターン２５の形
成と同様に、現像後焼成（ＰＥＢ）の後、現像液として
ＴＭＡＨの希釈溶液を用いて６０ｓｅｃ間現像し、ポス
トベイク（後焼成）を行って、Ｓｉ半導体基板２１上に
上記第１の実施例の図３のレジストマスクパターン１５
と同様の約０．１５μｍのラインＤからなる微細なレジ
ストマスクパターン２７を形成する（図６参照）。Then, similarly to the formation of the transparent thin film pattern 25, after baking after development (PEB), development is performed for 60 seconds using a diluted solution of TMAH as a developing solution, and post baking (post baking) is performed, The resist mask pattern 15 of FIG. 3 of the first embodiment is formed on the Si semiconductor substrate 21.
A fine resist mask pattern 27 consisting of a line D of about 0.15 μm is formed (see FIG. 6).

【００３６】このように本実施例ではレジスト層２２と
透明薄膜２３からなる上下２層のレジスト層の積層構造
を形成して透明薄膜パターン２５を位相シフタ−パター
ンとして利用したので、微細な０．１５μｍのラインＤ
のレジストマスクパターン２７を形成でき、それによっ
て倍以上の解像度の向上を図ることができる。図７〜図
９はレジスト層と露光光に対して透明な薄膜パターンと
の間に、露光光に対して透明で、かつ上記レジスト層の
現像液に可溶な、レジスト層と薄膜パターンとの緩衝層
である中間層（中間緩衝層）を設けた本発明の第３の実
施例を示す。As described above, in the present embodiment, the transparent thin film pattern 25 is used as the phase shifter pattern by forming the laminated structure of the upper and lower two resist layers consisting of the resist layer 22 and the transparent thin film 23. 15 μm line D
The resist mask pattern 27 can be formed, and thereby the resolution can be more than doubled. 7 to 9 show a resist layer and a thin film pattern which are transparent to the exposure light and soluble in the developing solution for the resist layer between the resist layer and the thin film pattern which is transparent to the exposure light. The 3rd Example of the present invention which provided the intermediate layer (intermediate buffer layer) which is a buffer layer is shown.

【００３７】すなわち、マスク２４を用いて透明薄膜２
３を露光して位相シフタ−パターンを形成する際に、レ
ジスト層２２と透明薄膜２３からなる上下２層のレジス
ト層間での干渉を避けるようにしたものである。図７に
おいて、Ｓｉ半導体基板２１のＨＭＤＳ処理をした後、
その上に光感光性樹脂としてポジ型フォトレジストの溶
液をスピン・オン法を用いて塗布し、プリベイク（前焼
成）を行ってレジスト層２２を形成する。That is, the transparent thin film 2 is formed using the mask 24.
3 is exposed to form a phase shifter pattern, interference between the upper and lower two resist layers, which are the resist layer 22 and the transparent thin film 23, is avoided. In FIG. 7, after the HMDS treatment of the Si semiconductor substrate 21,
A positive photoresist solution as a photosensitive resin is applied thereon by a spin-on method, and prebaking (pre-baking) is performed to form a resist layer 22.

【００３８】この際、プリベイクの条件は６０sec 、９
０℃であり、膜厚Ａが１．２μｍのレジスト層２２を形
成した。続いて、中間層３１の材料として水溶性のバリ
アコ−ト材、例えばポリビニルアルコ−をレジスト層２
２の全面にスピンオン法を用いて塗布し、中間層３１を
形成する。この際、膜厚Ｃが０．０８μｍの中間層３１
を形成した。At this time, the pre-baking condition is 60 sec, 9
A resist layer 22 having a temperature of 0 ° C. and a film thickness A of 1.2 μm was formed. Then, a water-soluble barrier coat material such as polyvinyl alcohol is used as the material of the intermediate layer 31 in the resist layer 2.
The intermediate layer 31 is formed by coating the entire surface of No. 2 with the spin-on method. At this time, the intermediate layer 31 having a film thickness C of 0.08 μm
Formed.

【００３９】続いて、中間層３１の全面上に光感光性樹
脂としてポジ型フォトレジストの溶液をスピン・オン法
を用いて塗布し、プリベイク（前焼成）を行って透明薄
膜２３を形成する（図７参照）。また、プリベイクの条
件は６０ｓｅｃ、９０℃であり、膜厚Ｂが０．２６８μ
ｍの透明薄膜２３を形成した。Then, a solution of a positive photoresist as a photosensitive resin is applied on the entire surface of the intermediate layer 31 by a spin-on method and prebaked (pre-baking) to form a transparent thin film 23 ( (See FIG. 7). The pre-bake conditions are 60 sec and 90 ° C., and the film thickness B is 0.268 μ.
m transparent thin film 23 was formed.

【００４０】続いて、このＳｉ半導体基板２１を、透明
薄膜２３の上方に所定の位置に配置されたマスク２４を
用いて、ＮＡ＝０．４５のｉ線ステッパを用い、１４０
ｍsec （７０ｍＪ／cm2 ）の露光量で露光を行った（図
７参照）。現像後焼成（ＰＥＢ）の後、次に、ＴＭＡＨ
の希釈溶液を用いて現像し、ポストベイク（後焼成）を
行って、透明薄膜２３をパタ−ニングして透明薄膜パタ
ーン（位相シフターパターン）２５を形成する（図８参
照）。Subsequently, the Si semiconductor substrate 21 is subjected to 140 using an i-line stepper with NA = 0.45 by using a mask 24 arranged at a predetermined position above the transparent thin film 23.
Exposure was carried out with an exposure amount of msec (70 mJ / cm 2 ) (see FIG. 7). After post development baking (PEB), then TMAH
Then, the transparent thin film 23 is patterned to form a transparent thin film pattern (phase shifter pattern) 25 (see FIG. 8).

【００４１】この際、ポストベイクの条件は９０ｓｅ
ｃ，９０℃に設定した。また、透明薄膜パターン２５に
形成される段差Ｓの高さＴｓは透明薄膜パターン２５の
垂直方向（図示Ｈで示す矢印の方向）の高さであり、そ
の高さＴｓはＴｓ＝λ／｛２・（ｎ−１）｝（λ：露光
波長、ｎ：透明薄膜の屈折率）で決定される値で本実施
例ではλ＝３６５ｎｍ、ｎ＝１．６８であることから
０．２６８μｍである。At this time, the post-baking condition is 90 se.
c, set to 90 ° C. The height Ts of the step S formed on the transparent thin film pattern 25 is the height of the transparent thin film pattern 25 in the vertical direction (the direction of the arrow indicated by H in the figure), and the height Ts is Ts = λ / {2. (N-1)} (λ: exposure wavelength, n: refractive index of transparent thin film). In this embodiment, λ = 365 nm and n = 1.68, which is 0.268 μm.

【００４２】次に、マスクを用いることなく、上記の透
明薄膜パターン２５を位相シフタ−として利用して、Ｎ
Ａ＝０．４５のｉ線ステッパを用い、閾値露光量（Ｅth
＝２００ｍsec ）以下の１４０ｍsec （７０ｍＪ／c
m2 ）の露光量で位相シフタ−パターン２５を含むＳｉ
基板２１上の全面の露光を行った（図８参照）。この
際、透明薄膜パターン２５を透過した露光光の位相は反
転し、透明薄膜パターン２５，２５間の空間領域２６を
を透過した露光光の位相とは逆位相になるため、各パタ
ーン２５のエッジＥではパターン２５を透過した露光光
の振幅と領域２６を透過した露光光の振幅とが打ち消し
合い、エッジＥにおける露光光の光強度は零となる。従
って、光強度が零となる各パターン２５のエッジＥの下
部領域Ｌにおけるレジスト層部分は露光されることは無
い。この露光されないレジスト層部分は次の工程で微細
なレジストマスクパターンとして残る。Next, the transparent thin film pattern 25 is used as a phase shifter without using a mask, and N
Using the i-line stepper with A = 0.45, the threshold exposure amount (E th
= 200 msec) or less 140 msec (70 mJ / c
Si containing the phase shifter pattern 25 with an exposure amount of m 2 )
The entire surface of the substrate 21 was exposed (see FIG. 8). At this time, the phase of the exposure light transmitted through the transparent thin film pattern 25 is reversed, and the phase of the exposure light transmitted through the space region 26 between the transparent thin film patterns 25, 25 is opposite to that of the exposure light. At E, the amplitude of the exposure light transmitted through the pattern 25 and the amplitude of the exposure light transmitted through the region 26 cancel each other out, and the light intensity of the exposure light at the edge E becomes zero. Therefore, the resist layer portion in the lower region L of the edge E of each pattern 25 where the light intensity becomes zero is not exposed. This unexposed resist layer portion remains as a fine resist mask pattern in the next step.

【００４３】次いで、上記の透明薄膜パターン２５の形
成と同様に、焼成（ＰＥＢ）後、現像液としてＴＭＡＨ
の希釈溶液を用いて６０ｓｅｃ間現像し、ポストベイク
（後焼成）を行って、Ｓｉ半導体基板２１上に約０．１
５μｍのラインＤからなる微細なレジストマスクパター
ン２７を形成する（図９参照）。このように本実施例で
はレジスト層２２と透明薄膜２３からなる上下２層のレ
ジスト層間での干渉を避けるために、現像液に可溶な中
間層３１を形成したものである。Then, similarly to the formation of the transparent thin film pattern 25 described above, after baking (PEB), TMAH as a developing solution is used.
Development is performed for 60 seconds using the diluted solution of, and post-baking (post-baking) is performed to obtain about 0.1 on the Si semiconductor substrate 21.
A fine resist mask pattern 27 including a line D of 5 μm is formed (see FIG. 9). As described above, in this embodiment, the intermediate layer 31 which is soluble in the developing solution is formed in order to avoid interference between the upper and lower two resist layers including the resist layer 22 and the transparent thin film 23.

【００４４】図１０〜図１３はプリベイク（前焼成）し
たレジスト層２２の表面をアルカリ水溶液に暴露してレ
ジスト層２２の表面に現像液難溶化層を形成した後透明
薄膜パターンを形成するようにした本発明の第４の実施
例を示す。プリベイク（前焼成）したノボラック系のレ
ジスト層２２は露光前に現像液のＴＭＡＨの希釈溶液
（２．３８％）であるアルカリ水溶液に暴露させると弱
いカップリング反応がレジスト層２２中のレジンとＰＡ
Ｃとの間で起こり、現像液難溶化層（図示せず）が形成
され、これがレジスト層２２に積層される透明薄膜２３
とのバリア層として機能するようにしたものである（図
１０参照）。10 to 13 show that the surface of the pre-baked (pre-baked) resist layer 22 is exposed to an alkaline aqueous solution to form a poorly soluble developer layer on the surface of the resist layer 22 and then a transparent thin film pattern is formed. A fourth embodiment of the present invention will be described. The pre-baked (pre-baked) novolac-based resist layer 22 is exposed to an alkaline aqueous solution which is a diluted solution (2.38%) of TMAH in the developing solution before exposure, so that a weak coupling reaction causes a resin and PA in the resist layer 22.
A transparent film 23 is formed on the resist layer 22.
The barrier layer functions as a barrier layer (see FIG. 10).

【００４５】図１４〜図１７はプリベイク（前焼成）し
たレジスト層２２の表面に紫外線を照射してレジスト層
２２の表面に現像液難溶化層を形成した後透明薄膜パタ
ーンを形成するようにした本発明の第５の実施例を示
す。プリベイク（前焼成）したノボラック系のレジスト
層２２は露光前に紫外線を照射すると弱いカップリング
反応がレジスト層２２中のレジン間で起こり、現像液難
溶化層（図示せず）が形成され、これがレジスト層２２
に積層される透明薄膜２３とのバリア層として機能する
ようにしたものである（図１４参照）。14 to 17, the surface of the pre-baked (pre-baked) resist layer 22 is irradiated with ultraviolet rays to form a poorly soluble developer layer on the surface of the resist layer 22 and then a transparent thin film pattern is formed. The 5th Example of this invention is shown. When the pre-baked (pre-baked) novolac-based resist layer 22 is irradiated with ultraviolet rays before exposure, a weak coupling reaction occurs between the resins in the resist layer 22 to form a poorly soluble developer layer (not shown). Resist layer 22
It is designed to function as a barrier layer with the transparent thin film 23 laminated on (see FIG. 14).

【００４６】[0046]

【発明の効果】以上の様に発明に従えば、従来のままの
マスク・光露光装置・レジスト材料等を用いることによ
り、半導体基板上での位相シフト効果による微細なレジ
ストマスクパターンが形成でき、実際上の解像度が向上
する。As described above, according to the invention, a fine resist mask pattern due to the phase shift effect on the semiconductor substrate can be formed by using the mask, the photoexposure device, the resist material, etc., which have been used conventionally. The actual resolution is improved.

【図面の簡単な説明】[Brief description of drawings]

【図１】この発明の第１の実施例による製造工程の第１
ステップを示す構成説明図である。FIG. 1 is a first manufacturing process according to a first embodiment of the present invention.
It is a structure explanatory view showing a step.

【図２】上記実施例における製造工程の第２ステップを
示す構成説明図である。FIG. 2 is a structural explanatory view showing a second step of the manufacturing process in the above embodiment.

【図３】上記実施例における製造工程の第３ステップを
示す構成説明図である。FIG. 3 is a structural explanatory view showing a third step of the manufacturing process in the above embodiment.

【図４】この発明の第２の実施例による製造工程の第１
ステップを示す構成説明図である。FIG. 4 is a first manufacturing process according to a second embodiment of the present invention.
It is a structure explanatory view showing a step.

【図５】上記第２の実施例における製造工程の第２ステ
ップを示す構成説明図である。FIG. 5 is a structural explanatory view showing a second step of the manufacturing process in the second embodiment.

【図６】上記第２の実施例における製造工程の第３ステ
ップを示す構成説明図である。FIG. 6 is a structural explanatory view showing a third step of the manufacturing process in the second embodiment.

【図７】この発明の第３の実施例による製造工程の第１
ステップを示す構成説明図である。FIG. 7 is a first manufacturing process according to a third embodiment of the present invention.
It is a structure explanatory view showing a step.

【図８】上記第３の実施例における製造工程の第２ステ
ップを示す構成説明図である。FIG. 8 is a structural explanatory view showing a second step of the manufacturing process in the third embodiment.

【図９】上記第３の実施例における製造工程の第３ステ
ップを示す構成説明図である。FIG. 9 is a structural explanatory view showing a third step of the manufacturing process in the third embodiment.

【図１０】この発明の第４の実施例による製造工程の第
１ステップを示す構成説明図である。FIG. 10 is a structural explanatory view showing a first step of a manufacturing process according to the fourth embodiment of the present invention.

【図１１】上記第４の実施例における製造工程の第２ス
テップを示す構成説明図である。FIG. 11 is a structural explanatory view showing a second step of the manufacturing process in the fourth embodiment.

【図１２】上記第４の実施例における製造工程の第３ス
テップを示す構成説明図である。FIG. 12 is a structural explanatory view showing a third step of the manufacturing process in the fourth embodiment.

【図１３】上記第４の実施例における製造工程の第４ス
テップを示す構成説明図である。FIG. 13 is a structural explanatory view showing a fourth step of the manufacturing process in the fourth embodiment.

【図１４】この発明の第５の実施例による製造工程の第
１ステップを示す構成説明図である。FIG. 14 is a structural explanatory view showing a first step of a manufacturing process according to the fifth embodiment of the present invention.

【図１５】上記第５の実施例における製造工程の第２ス
テップを示す構成説明図である。FIG. 15 is a structural explanatory view showing a second step of the manufacturing process in the fifth embodiment.

【図１６】上記第５の実施例における製造工程の第３ス
テップを示す構成説明図である。FIG. 16 is a structural explanatory view showing a third step of the manufacturing process in the fifth embodiment.

【図１７】上記第５の実施例における製造工程の第４ス
テップを示す構成説明図である。FIG. 17 is a structural explanatory view showing a fourth step of the manufacturing process in the fifth embodiment.

【図１８】上記第１の実施例の第２ステップにおける位
相シフト効果を説明するための構成説明図である。FIG. 18 is a structural explanatory view for explaining a phase shift effect in the second step of the first embodiment.

【図１９】上記第１の実施例における図１８のα面での
光の位相を説明するための図である。FIG. 19 is a diagram for explaining the phase of light on the α plane of FIG. 18 in the first example.

【図２０】上記第１の実施例における図１８のα面での
光の大きさ（強度）を説明するための図である。FIG. 20 is a diagram for explaining the intensity (intensity) of light on the α plane of FIG. 18 in the first example.

【図２１】上記第１の実施例における図１８のβ面で
の、理想的な、光の位相を説明するための図である。FIG. 21 is a diagram for explaining an ideal light phase on the β surface of FIG. 18 in the first example.

【図２２】上記第１の実施例における図１８のβ面で
の、実際の、光の位相を説明するための図である。22 is a diagram for explaining an actual phase of light on the β surface of FIG. 18 in the first example. FIG.

【図２３】上記第１の実施例における図１８のβ面及び
エッジＥでの光の大きさ（強度）を説明するための図で
ある。FIG. 23 is a diagram for explaining the magnitude (intensity) of light at the β surface and edge E of FIG. 18 in the first example.

【図２４】従来の位相シフトマスクの構成説明図であ
る。FIG. 24 is an explanatory diagram of a configuration of a conventional phase shift mask.

【図２５】従来のもう一つの位相シフトマスクの構成説
明図である。FIG. 25 is a configuration explanatory view of another conventional phase shift mask.

【符号の説明】[Explanation of symbols]

１１，２１ Ｓｉ基板 １２，２２ レジスト層 １４ａ，２５ 位相シフターパターン １５，２７ レジストマスクパターン 11,21 Si substrate 12,22 Resist layer 14a, 25 Phase shifter pattern 15,27 Resist mask pattern

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森脇 浩之 大阪府大阪市阿倍野区長池町22番22号 シ ヤープ株式会社内 (72)発明者 谷口 敬之 大阪府大阪市阿倍野区長池町22番22号 シ ヤープ株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hiroyuki Moriwaki 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Within Sharp Corporation (72) Takayuki Taniguchi 22-22 Nagaike-cho, Abeno-ku, Osaka, Osaka Within the corporation

Claims (8)

【特許請求の範囲】[Claims] 【請求項１】 半導体基板上に設けたレジスト層の上部
に、露光光の位相を反転する位相シフターパターンを形
成し、その位相シフターパターンを含む半導体基板の表
面を全面露光し、位相シフターパターンのエッジ下部の
位置に、微細なレジストマスクパターンを形成すること
よりなる光露光によるレジストマスクパターン形成方
法。1. A phase shifter pattern for inverting the phase of exposure light is formed on a resist layer provided on a semiconductor substrate, and the entire surface of the semiconductor substrate including the phase shifter pattern is exposed to form a phase shifter pattern. A method for forming a resist mask pattern by light exposure, which comprises forming a fine resist mask pattern at a position below an edge. 【請求項２】 位相シフターパターンが、レジスト層自
体の上部分のみを部分的に除去して、レジスト層の表面
に形成される凹凸形状の凸部である請求項１による光露
光によるレジストマスクパターン形成方法。2. The resist mask pattern by light exposure according to claim 1, wherein the phase shifter pattern is a convex-concave portion formed on the surface of the resist layer by partially removing only the upper portion of the resist layer itself. Forming method. 【請求項３】 レジスト層自体の上部のみを部分的に除
去する方法が、レジスト層の上方に配置されるマスクを
用いた光露光である請求項２による光露光によるレジス
トマスクパターン形成方法。3. The method of forming a resist mask pattern by light exposure according to claim 2, wherein the method of partially removing only the upper portion of the resist layer itself is light exposure using a mask arranged above the resist layer. 【請求項４】 位相シフターパターンが、レジスト層の
上部に、露光光に対して透明な薄膜パターンで形成され
る請求項１による光露光によるレジストマスクパターン
形成方法。4. The method for forming a resist mask pattern by photoexposure according to claim 1, wherein the phase shifter pattern is formed on the resist layer as a thin film pattern transparent to exposure light. 【請求項５】 位相シフターパターンが、レジスト層の
上部に露光光に対して透明な薄膜層を積層し、これを露
光光に対して透明な薄膜パターンに形成されてなる請求
項４による光露光によるレジストマスクパターン形成方
法。5. The photoexposure according to claim 4, wherein the phase shifter pattern is formed by laminating a thin film layer transparent to exposure light on a resist layer and forming a thin film pattern transparent to the exposure light. Method of forming resist mask pattern by. 【請求項６】 レジスト層と薄膜パターンの間に、露光
光に対して透明で、かつレジスト層の現像液に可溶な中
間層が介在されてなる請求項４による光露光によるレジ
ストマスクパターン形成方法。6. A resist mask pattern formation by photoexposure according to claim 4, wherein an intermediate layer which is transparent to exposure light and soluble in a developing solution of the resist layer is interposed between the resist layer and the thin film pattern. Method. 【請求項７】 レジスト層がその表面を現像液処理され
てレジスト層の表面に、レジスト層の現像液に難溶化し
うる現像液難溶化層を形成した後、位相シフターパター
ンが露光光に対して透明な薄膜パターンで形成される請
求項４による光露光によるレジストマスクパターン形成
方法。7. The surface of the resist layer is treated with a developing solution to form on the surface of the resist layer a developing solution sparingly soluble layer that is sparingly soluble in the developing solution of the resist layer, and then a phase shifter pattern is applied to the exposure light. 5. A method for forming a resist mask pattern by light exposure according to claim 4, wherein the resist mask pattern is formed as a transparent thin film pattern. 【請求項８】 レジスト層がその表面に紫外線を照射さ
れてレジスト層の表面に、レジスト層の現像液に難溶化
しうる現像液難溶化層を形成した後、位相シフターパタ
ーンが露光光に対して透明な薄膜パターンを形成される
請求項４による光露光によるレジストマスクパターン形
成方法。 【０００１】8. The surface of the resist layer is irradiated with ultraviolet rays to form on the surface of the resist layer a hardly soluble solution of a developing solution of the resist layer, and then a phase shifter pattern is applied to the exposure light. A method for forming a resist mask pattern by light exposure according to claim 4, wherein a transparent thin film pattern is formed. [0001]
JP3323442A 1991-06-07 1991-12-06 Method of forming resist mask pattern by light exposure Expired - Fee Related JP2888683B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US07/874,809 US5330862A (en) 1991-06-07 1992-04-28 Method for forming resist mask pattern by light exposure having a phase shifter pattern comprising convex forms in the resist
DE69221775T DE69221775T2 (en) 1991-06-07 1992-05-14 Process for producing a photoresist pattern on a semiconductor substrate by light irradiation
EP92304342A EP0517382B1 (en) 1991-06-07 1992-05-14 Method of forming resist pattern on a semiconductor substrate by light exposure
KR1019920009120A KR960002243B1 (en) 1991-06-07 1992-05-28 Method for forming resist mask pattern by light exposure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3-136799 1991-06-07
JP13679991 1991-06-07

Publications (2)

Publication Number Publication Date
JPH0547623A true JPH0547623A (en) 1993-02-26
JP2888683B2 JP2888683B2 (en) 1999-05-10

Family

ID=15183793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3323442A Expired - Fee Related JP2888683B2 (en) 1991-06-07 1991-12-06 Method of forming resist mask pattern by light exposure

Country Status (2)

Country Link
JP (1) JP2888683B2 (en)
KR (1) KR960002243B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114125A (en) * 2009-11-26 2011-06-09 Toshiba Corp Exposure method and apparatus
JP2011129721A (en) * 2009-12-17 2011-06-30 Toshiba Corp Optical image intensity calculation method, patterning method, method of manufacturing semiconductor device, and optical image intensity distribution calculation program
JP2013055161A (en) * 2011-09-01 2013-03-21 Canon Inc Patterning method of photoresist and formation method of microlens array

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101265254B1 (en) 2011-10-07 2013-05-16 금호석유화학 주식회사 End-modified diene copolymer having a good compatibility with silica reinforcement, and process for preparing them

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114125A (en) * 2009-11-26 2011-06-09 Toshiba Corp Exposure method and apparatus
US8654313B2 (en) 2009-11-26 2014-02-18 Kabushiki Kaisha Toshiba Exposing method and method of manufacturing semiconductor device
JP2011129721A (en) * 2009-12-17 2011-06-30 Toshiba Corp Optical image intensity calculation method, patterning method, method of manufacturing semiconductor device, and optical image intensity distribution calculation program
US8318393B2 (en) 2009-12-17 2012-11-27 Kabushiki Kaisha Toshiba Optical-image-intensity calculating method, pattern generating method, and manufacturing method of semiconductor device
JP2013055161A (en) * 2011-09-01 2013-03-21 Canon Inc Patterning method of photoresist and formation method of microlens array

Also Published As

Publication number Publication date
KR960002243B1 (en) 1996-02-13
JP2888683B2 (en) 1999-05-10
KR930001346A (en) 1993-01-16

Similar Documents

Publication Publication Date Title
JP2837063B2 (en) Method of forming resist pattern
JP3105234B2 (en) Method for manufacturing semiconductor device
KR950008384B1 (en) Method of forming pattern
JP2996127B2 (en) Pattern formation method
US5783337A (en) Process to fabricate a double layer attenuated phase shift mask (APSM) with chrome border
JP3359982B2 (en) Phase inversion mask and method of manufacturing the same
JPH075675A (en) Mask and preparation thereof
JP4613364B2 (en) Resist pattern formation method
JP2003524201A (en) Novel chromeless alternating reticle for manufacturing semiconductor device morphology
JPH1097052A (en) Production of phase inversion mask by controlling exposure light
EP0517382B1 (en) Method of forming resist pattern on a semiconductor substrate by light exposure
JP2888683B2 (en) Method of forming resist mask pattern by light exposure
KR100192360B1 (en) Method of manufacturing phase shift mask
JPS63216052A (en) Exposing method
JP2652341B2 (en) Method for manufacturing phase inversion mask
US6251546B1 (en) Method of fabricating devices using an attenuated phase-shifting mask and an attenuated phase-shifting mask
JPH0378747A (en) Mask and production thereof
JPH10186630A (en) Phase shift exposure mask and its production
JP3110801B2 (en) Photomask manufacturing method and photomask
JP3322837B2 (en) Mask, manufacturing method thereof and pattern forming method using mask
JP3110122B2 (en) Pattern formation method
JP3215394B2 (en) Method for manufacturing electrode wiring conduction hole and method for manufacturing semiconductor device
JP2919023B2 (en) Method of forming resist pattern
US6306549B1 (en) Method for manufacturing EAPSM-type masks used to produce integrated circuits
KR0127660B1 (en) Method for fabricating phase shift mask of semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080219

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090219

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees