JPH0544570A - Run away monitoring device for engine control device - Google Patents
Run away monitoring device for engine control deviceInfo
- Publication number
- JPH0544570A JPH0544570A JP3196555A JP19655591A JPH0544570A JP H0544570 A JPH0544570 A JP H0544570A JP 3196555 A JP3196555 A JP 3196555A JP 19655591 A JP19655591 A JP 19655591A JP H0544570 A JPH0544570 A JP H0544570A
- Authority
- JP
- Japan
- Prior art keywords
- sub cpu
- engine
- engine stall
- reset signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Combined Controls Of Internal Combustion Engines (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、複数の中央処理装置
（以下、ＣＰＵと略す）間にて制御データを相互に通信
させるエンジン制御装置の暴走監視装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a runaway monitoring device of an engine control device for communicating control data with each other among a plurality of central processing units (hereinafter abbreviated as CPU).
【０００２】[0002]
【従来の技術】自動車においては、エンジンの燃料噴射
制御、点火時期制御或いは自動変速機の変速制御を行う
ために、各制御用のＣＰＵを夫々備え、機能を分担する
ことによる個々のＣＰＵの制御の簡略化，効率化，並行
動作による実行時間の短縮化等を図るようにしている。
ここにおいて、各ＣＰＵ間にて制御データを相互に通信
し、ＣＰＵにてその制御データを使用できるようにして
いる。2. Description of the Related Art In an automobile, each control CPU is provided for controlling fuel injection of an engine, ignition timing control, or shift control of an automatic transmission, and control of each CPU by sharing functions. Is simplified, the efficiency is improved, and the execution time is shortened by parallel operation.
Here, the control data are mutually communicated between the CPUs so that the CPU can use the control data.
【０００３】かかるエンジン制御装置の暴走監視装置の
従来例として、図７に示すようなものがある。すなわ
ち、例えばエンジンの燃料噴射制御，点火時期制御を行
うメインＣＰＵ１には、例えばノッキング制御を行うた
めのサブＣＰＵ２からプログラムが実行されていること
を示すプログラムラン信号（以下、Ｐ−ＲＵＮ信号と称
す）が入力されている。このＰ−ＲＵＮ信号は、機関回
転数信号（レファレンス信号）に同期して出力されるも
のであり、サブＣＰＵ２が正常なときには図８に示すよ
うにレファレンス信号の入力毎に信号が反転するように
なっている。また、異常発生時にはＰ−ＲＵＮ信号は出
力されず、したがってメインＣＰＵ１の入力信号はレフ
ァレンス信号の入力に拘わらずハイレベル若しくはロー
レベルに維持される。 そして、メインＣＰＵ１は、Ｐ
−ＲＵＮ信号に基づいてサブＣＰＵ２に異常が発生した
と判断したときには、リセット回路（図示せず）からＡ
ＮＤ回路３を介してサブＣＰＵ２にリセット信号を出力
しサブＣＰＵ２をリセットさせるようにしている。A conventional example of such a runaway monitoring device for an engine control device is shown in FIG. That is, a program run signal (hereinafter referred to as a P-RUN signal) indicating that a program is being executed from the sub CPU 2 for performing knocking control, for example, in the main CPU 1 for performing fuel injection control and ignition timing control of the engine, for example. ) Has been entered. The P-RUN signal is output in synchronization with the engine speed signal (reference signal), and when the sub CPU 2 is normal, the signal is inverted every time the reference signal is input, as shown in FIG. Has become. Further, when an abnormality occurs, the P-RUN signal is not output, so that the input signal of the main CPU 1 is maintained at the high level or the low level regardless of the input of the reference signal. Then, the main CPU 1
When it is determined that an abnormality has occurred in the sub CPU 2 based on the -RUN signal, a reset circuit (not shown) outputs A
A reset signal is output to the sub CPU 2 via the ND circuit 3 to reset the sub CPU 2.
【０００４】また、サブＣＰＵ２からメインＣＰＵ１に
割込信号が入力されると、メインＣＰＵ１は割込ルーチ
ンにてサブＣＰＵ２と相互通信し制御データを相互に交
換するようになっている。When an interrupt signal is input from the sub CPU 2 to the main CPU 1, the main CPU 1 communicates with the sub CPU 2 in an interrupt routine to exchange control data with each other.
【０００５】[0005]
【発明が解決しようとする課題】しかし、このような従
来の暴走監視装置においては、レファレンス信号の入力
毎に反転するＰ−ＲＵＮ信号からサブＣＰＵ２の異常を
監視するようにしているので、エンジンストール時には
Ｐ−ＲＵＮ信号が一定値に（ハイレベル若しくはローレ
べル）に保持される。このため、エンジンストール時に
メインＣＰＵ１からリセット信号がサブＣＰＵ２に出力
されてサブＣＰＵ２が頻繁にリセットされるので、サブ
ＣＰＵ２から割込出力がメインＣＰＵ１に頻繁に出力さ
れるため、メインＣＰＵ１が燃料噴射制御等の通常動作
を行えないおそれがある。However, in such a conventional runaway monitoring apparatus, since the abnormality of the sub CPU 2 is monitored from the P-RUN signal which is inverted every time the reference signal is input, the engine stall. Sometimes the P-RUN signal is held at a constant value (high level or low level). Therefore, when the engine is stalled, a reset signal is output from the main CPU 1 to the sub CPU 2 and the sub CPU 2 is frequently reset, so that the sub CPU 2 frequently outputs an interrupt output to the main CPU 1, so that the main CPU 1 injects fuel. There is a risk that normal operations such as control may not be performed.
【０００６】本発明は、このような実状に鑑みてなされ
たもので、エンジンストール発生時にもメインＣＰＵの
通常な動作を行える暴走監視装置を提供することを目的
とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a runaway monitoring device capable of performing a normal operation of the main CPU even when an engine stall occurs.
【０００７】[0007]
【課題を解決するための手段】このため、本発明は、請
求項１においては、図１の実線示の如く、メインＣＰＵ
ＡとサブＣＰＵＢとの間で制御データを相互に通信する
と共に、前記サブＣＰＵＢからメインＣＰＵＡにプログ
ラムラン信号を機関回転に略同期して出力するものにお
いて、エンジンストールの発生の有無を検出するエンス
ト検出手段Ｃを備えると共に、前記メインＣＰＵＡに、
エンジンストールの発生が検出されたときに前記サブＣ
ＰＵにリセット信号を出力するエンスト用リセット信号
出力手段Ｂと、エンジンストールの非発生時に前記プロ
グラムラン信号に基づいてサブＣＰＵの異常の有無を判
定する判定手段Ｅと、サブＣＰＵＢの異常と判定された
ときに前記サブＣＰＵＢにリセット信号を出力する通常
用リセット信号出力手段Ｆと、を備えるようにした。Therefore, according to the present invention, in claim 1, the main CPU is as shown by the solid line in FIG.
An engine for detecting whether or not an engine stall has occurred, in which control data is mutually communicated between the A and the sub CPUB, and a program run signal is output from the sub CPUB to the main CPUA substantially in synchronization with the engine rotation. The detecting means C is provided, and the main CPU A has
When the occurrence of engine stall is detected, the sub C
An engine stall reset signal output means B for outputting a reset signal to the PU, a judgment means E for judging the presence or absence of abnormality of the sub CPU based on the program run signal when the engine stall does not occur, and a judgment of abnormality of the sub CPU B. And a normal reset signal output means F for outputting a reset signal to the sub CPU B.
【０００８】また、請求項２においては、図１の破線示
の如く請求項１のエンスト用リセット信号出力手段Ｄの
代わりに、エンジンストール発生時に相互通信を停止さ
せる相互通信停止手段Ｇを備えるようにした。また、請
求項３においては、図２に示すように請求項１のエンス
ト用リセット信号出力手段の代わりに、エンジンストー
ルの発生が検出されたときに前記サブＣＰＵＢに所定デ
ータを出力するデータ出力手段Ｈと、出力された所定デ
ータに対応するデータをサブＣＰＵＢから読込むデータ
読込手段Ｉと、読込まれたデータに基づいてサブＣＰＵ
の異常を判定する異常判定手段Ｊと、サブＣＰＵＢの異
常と判定されたときにリセット信号をサブＣＰＵＢに出
力するエンスト用リセット信号出力手段Ｋと、を備える
ようにした。Further, in claim 2, as shown by the broken line in FIG. 1, instead of the stalling reset signal output means D of claim 1, mutual communication stopping means G for stopping mutual communication when an engine stall occurs is provided. I chose Further, in claim 3, as shown in FIG. 2, instead of the stalling reset signal output means of claim 1, data output means for outputting predetermined data to the sub CPU B when occurrence of engine stall is detected. H, data reading means I for reading the data corresponding to the output predetermined data from the sub CPU B, and the sub CPU based on the read data
The abnormality determining means J for determining the abnormality of No. 2 and the stalling reset signal output means K for outputting a reset signal to the sub CPU B when it is determined that the abnormality of the sub CPU B is provided.
【０００９】[0009]
【作用】そして、請求項１においては、エンジンストー
ル発生時にリセット信号を出力してサブＣＰＵの動作を
リセットさせるようにした。また、請求項２において
は、エンジンストール発生時には相互通信させサブＣＰ
Ｕからのデータを読込まないようにした。According to the first aspect of the present invention, when the engine stall occurs, a reset signal is output to reset the operation of the sub CPU. Further, in claim 2, when the engine stall occurs, the sub CPs are made to communicate with each other.
Prevented reading data from U.
【００１０】っさらに、請求項３においては、エンジン
ストール発生時には所定データをサブＣＰＵに出力させ
ると共にその所定データに対応するデータをサブＣＰＵ
から読込み、そのデータに基づいてサブＣＰＵの異常を
判定し、異常発生時のみリセット信号をサブＣＰＵに出
力するようにした。Further, in claim 3, when the engine stall occurs, predetermined data is output to the sub CPU, and data corresponding to the predetermined data is output to the sub CPU.
The sub CPU is read based on the read data, and an abnormality of the sub CPU is determined, and a reset signal is output to the sub CPU only when the abnormality occurs.
【００１１】[0011]
【実施例】以下に、本発明の実施例を図面に基づいて説
明する。図２及び図３は請求項１に対応する実施例を示
す。図２において、エンジンの燃料噴射制御及び点火時
期制御を行うメインＣＰＵ１１と、ノッキング制御を行
うサブＣＰＵ１２と、が設けられている。Embodiments of the present invention will be described below with reference to the drawings. 2 and 3 show an embodiment corresponding to claim 1. 2, a main CPU 11 that performs fuel injection control and ignition timing control of the engine and a sub CPU 12 that performs knocking control are provided.
【００１２】前記サブＣＰＵ１２はＰ−ＲＵＮ信号を出
力するようになっている。このＰ−ＲＵＮ信号は、サブ
ＣＰＵ１２が正常なときには従来例と同様にクランク角
センサ（図示せず）からのレファレンス信号（機関回転
数信号）の入力毎にレベルを反転させた信号になってお
り、また異常なときにはレファレンス信号の入力の有無
に拘わらず例えばローレベルに維持される。The sub CPU 12 is adapted to output a P-RUN signal. When the sub CPU 12 is normal, the P-RUN signal has a level inverted every time a reference signal (engine speed signal) is input from a crank angle sensor (not shown) as in the conventional example. In addition, when there is an abnormality, it is maintained at a low level, for example, regardless of whether or not a reference signal is input.
【００１３】また、サブＣＰＵ１２は所定のタイミング
（例えばノッキング制御データをメインＣＰＵ１１に出
力するタイミング）で割込信号をメインＣＰＵ１１に出
力する。メインＣＰＵ１１は、割込信号が入力される
と、割込ルーチンにてサブＣＰＵ１２と相互通信し、サ
ブＣＰＵから点火時期制御用データを入力するようにな
っている。Further, the sub CPU 12 outputs an interrupt signal to the main CPU 11 at a predetermined timing (for example, timing of outputting knocking control data to the main CPU 11). When the interrupt signal is input, the main CPU 11 mutually communicates with the sub CPU 12 in an interrupt routine, and inputs ignition timing control data from the sub CPU.
【００１４】また、メインＣＰＵ１１はＰ−ＲＵＮ信号
若しくは機関回転数信号に基づいてサブＣＰＵ１２の異
常の有無を判断し異常発生時にはリセット信号をＡＮＤ
回路１３を介してサブＣＰＵ１２に出力する。ここで
は、クランク角センサがエンスト検出手段を構成し、メ
インＣＰＵ１２が判定手段と通常用及びエンスト用リセ
ット信号手段手段とを構成する。Further, the main CPU 11 judges whether or not there is an abnormality in the sub CPU 12 based on the P-RUN signal or the engine speed signal, and when the abnormality occurs, the reset signal is ANDed.
Output to the sub CPU 12 via the circuit 13. Here, the crank angle sensor constitutes the engine stall detecting means, and the main CPU 12 constitutes the determining means and the normal and stall reset signal means means.
【００１５】次に、作用を図３のフローチャートに従っ
て説明する。Ｓ１では、クランク角センサからのレファ
レンス信号に基づいて、機関回転数が零か否かを判定
し、ＹＥＳのときにはエンジンストールが発生したと判
断しＳ２に進みＮＯのときにはＳ３に進む。Ｓ２ではリ
セット信号をＡＮＤ回路１３を介してサブＣＰＵ１２に
出力し、サブＣＰＵ１２の動作をリセットさせる。Next, the operation will be described with reference to the flowchart of FIG. In S1, it is determined whether or not the engine speed is zero based on the reference signal from the crank angle sensor. If YES, it is determined that an engine stall has occurred, and if NO, the process proceeds to S3. In S2, a reset signal is output to the sub CPU 12 via the AND circuit 13 to reset the operation of the sub CPU 12.
【００１６】一方、エンジンが作動していると判断され
たときには、Ｓ３において、サブＣＰＵ１２からのＰ−
ＲＵＮ信号に基づいてサブＣＰＵ１２の異常の有無を判
断する。すなわち、Ｐ−ＲＵＮ信号がレファレンス信号
の入力毎に反転する（図８参照）ときにはサブＣＰＵ１
２が正常と判断する。また、Ｐ−ＲＵＮ信号がレファレ
ンス信号の入力の有無に拘わらずハイレベル若しくはロ
ーレベルに維持されているときにはサブＣＰＵ１２に異
常が発生したと判断し、リセット出力をＡＮＤ回路１３
を介してサブＣＰＵ１２に出力しサブＣＰＵ１２の動作
をリセットさせる。このとき、ＲＡＭのデータもクリア
される。On the other hand, if it is determined that the engine is operating, then in step S3, P- from the sub CPU 12 is executed.
Whether or not there is an abnormality in the sub CPU 12 is determined based on the RUN signal. That is, when the P-RUN signal is inverted every time the reference signal is input (see FIG. 8), the sub CPU 1
2 is judged to be normal. When the P-RUN signal is maintained at the high level or the low level regardless of whether the reference signal is input or not, it is determined that an abnormality has occurred in the sub CPU 12, and the reset output is set to the AND circuit 13.
To the sub CPU 12 to reset the operation of the sub CPU 12. At this time, the data in the RAM is also cleared.
【００１７】また、サブＣＰＵ１２からメインＣＰＵ１
１に割込信号が入力されると、メインＣＰＵは割込ルー
チンにてサブＣＰＵ１２と相互通信し制御データを相互
に交換する。以上説明したように、エンジンストール発
生時にサブＣＰＵ１２がリセットされるので、サブＣＰ
Ｕ１２のデータがクリアされるため、サブＣＰＵ１２か
らメインＣＰＵに出力される割込信号の回数が低減若し
くは割込信号が出力されなくなり、エンジンストール時
にもメインＣＰＵ１２の燃料噴射制御等の通常動作を行
うことができる。Further, from the sub CPU 12 to the main CPU 1
When an interrupt signal is input to 1, the main CPU communicates with the sub CPU 12 in an interrupt routine to exchange control data with each other. As described above, since the sub CPU 12 is reset when the engine stalls, the sub CP
Since the data of U12 is cleared, the number of interrupt signals output from the sub CPU 12 to the main CPU is reduced or no interrupt signal is output, and normal operations such as fuel injection control of the main CPU 12 are performed even when the engine is stalled. be able to.
【００１８】尚、エンジンストール発生時は、サブＣＰ
Ｕ１２は動作しなくてもエンジン制御に影響がないもの
とする。次に、請求項２に対応する実施例を図４のフロ
ーチャートに従って説明する。尚、以下の実施例におい
てはハードウェア構成は図２のハードウェア構成と同様
であるので、図２と同一符号を付して説明を省略する。When an engine stall occurs, the sub CP
It is assumed that U12 does not affect engine control even if it does not operate. Next, an embodiment corresponding to claim 2 will be described with reference to the flowchart of FIG. In the following embodiments, the hardware configuration is the same as the hardware configuration of FIG. 2, so the same reference numerals as in FIG.
【００１９】Ｓ１１では、機関回転数が零が否かを判定
し、ＹＥＳのときにはエンジンストールが発生したと判
断しＳ１２に進みＮＯのときにはＳ１３に進む。Ｓ１２
では、相互通信用の割込ルーチンの実行を禁止させるべ
く割込マスクを行う。これにより、サブＣＰＵ１２から
割込信号が入力されても割込ルーチンが実行されずサブ
ＣＰＵ１２との相互信号が停止される。In S11, it is determined whether or not the engine speed is zero. If YES, it is determined that an engine stall has occurred, and if NO, then the process proceeds to S13. S12
Then, an interrupt mask is performed to prohibit the execution of the interrupt routine for mutual communication. As a result, even if an interrupt signal is input from the sub CPU 12, the interrupt routine is not executed and the mutual signal with the sub CPU 12 is stopped.
【００２０】Ｓ１３では、前記Ｓ３と同様にＰ−ＲＵＮ
信号に基づいて、サブＣＰＵ１２の異常の有無を判定
し、異常発生時にはリセット信号をサブＣＰＵ１２に信
号する。以上説明したように、エンジンストール発生時
には相互通信用の割込ルーチンを実行させるようにした
ので、エンジンストール発生時にサブＣＰＵ１２から割
込信号が入力されても割込ルーチンが実行されず、メイ
ンＣＰＵ１１において通常な動作を確実に行える。この
とき、サブＣＰＵ１２をリセットしないので、ＲＡＭの
データがクリアされず、例えばノック学習値をＲＡＭに
記憶させるときに有効である。At S13, the P-RUN is performed as at S3.
The presence or absence of abnormality of the sub CPU 12 is determined based on the signal, and a reset signal is sent to the sub CPU 12 when the abnormality occurs. As described above, since the intercommunication interrupt routine is executed when the engine stall occurs, even if the interrupt signal is input from the sub CPU 12 when the engine stall occurs, the interrupt routine is not executed and the main CPU 11 The normal operation can be surely performed in. At this time, since the sub CPU 12 is not reset, the data in the RAM is not cleared, which is effective, for example, when the knock learning value is stored in the RAM.
【００２１】次に、請求項３に対応する実施例を図５の
フローチャートに従って説明する。Ｓ２１では、機関回
転数が零が否かを判定しＹＥＳのときにはエンジンスト
ールが発生したと判断し、Ｓ２２に進みＮＯのときには
Ｓ２６ＮＩ進む。Ｓ２２では、サブＣＰＵ１２に判定用
データを転送する。この判定用データの具体例として、
１、２、３等の所定の数値が挙げられる。Next, an embodiment corresponding to claim 3 will be described with reference to the flowchart of FIG. In S21, it is determined whether or not the engine speed is zero. If YES, it is determined that an engine stall has occurred, and if NO, then the process proceeds to S26NI. In S22, the determination data is transferred to the sub CPU 12. As a specific example of this determination data,
Predetermined numerical values such as 1, 2, 3 and the like can be mentioned.
【００２２】Ｓ２３では、サブＣＰＵ１２から前記判定
用データに対応する返還データを受ける。この返還デー
タは、サブＣＰＵ１２が正常なときには判定用データと
等しくなり、異常発生時には判定用データと異なるよう
になる。Ｓ２４では、判定用データと返還データとが等
しいか否かを判定し、ＹＥＳのときにはサブＣＰＵ１２
の動作が正常と判断してＳ２６に進みＮＯのときにはサ
ブＣＰＵ１２の動作が異常と判断してＳ２５に進む。In S23, the return data corresponding to the determination data is received from the sub CPU 12. The return data is equal to the determination data when the sub CPU 12 is normal, and is different from the determination data when an abnormality occurs. In S24, it is determined whether or not the determination data and the return data are equal, and if YES, the sub CPU 12
Operation is determined to be normal and the process proceeds to S26, and when NO is determined, the operation of the sub CPU 12 is determined to be abnormal and the process proceeds to S25.
【００２３】Ｓ２５では、リセット信号をＡＮＤ回路１
３を介してサブＣＰＵ１２に出力しサブＣＰＵ１２の動
作をリセットさせる。Ｓ２６では、前記Ｓ３及びＳ１４
と同様にＰ−ＲＵＮ信号に基づいて、サブＣＰＵ１２の
異常の有無を判断し、異常発生時にはリセット信号をサ
ブＣＰＵ１２に出力する。In S25, the reset signal is applied to the AND circuit 1
3 to output to the sub CPU 12 to reset the operation of the sub CPU 12. In S26, the above S3 and S14
Similarly, the presence / absence of abnormality of the sub CPU 12 is determined based on the P-RUN signal, and a reset signal is output to the sub CPU 12 when the abnormality occurs.
【００２４】以上説明したように、エンジンストール発
生時にサブＣＰＵ１２にデータを出力し、そのデータか
らサブＣＰＵ１２の異常を判断し異常発生時にのみサブ
ＣＰＵ１２をリセットするようにしたので、エンジンス
トール時にメインＣＰＵ１１の通常動作を確実に行える
と共に、サブＣＰＵ１２の正常時にはサブＣＰＵ１２と
の相互通信を行うことができる。As described above, when the engine stall occurs, data is output to the sub CPU 12, the abnormality of the sub CPU 12 is judged from the data, and the sub CPU 12 is reset only when the abnormality occurs. The normal operation can be reliably performed, and mutual communication with the sub CPU 12 can be performed when the sub CPU 12 is normal.
【００２５】[0025]
【発明の効果】本発明は、以上説明したように、請求項
１においては、エンジンストール発生時にサブＣＰＵを
リセットするようにしたので、エンジンストール発生時
にメインＣＰＵの通常動作を確実に行うことができる。
また、請求項２においては、エンジンストール発生時に
相互通信を禁止するようにしたので、メインＣＰＵの通
常動作を確実に行うことができると共に、サブＣＰＵ側
のデータを確実に保存できる。As described above, according to the present invention, in claim 1, the sub CPU is reset when the engine stall occurs, so that the normal operation of the main CPU can be reliably performed when the engine stall occurs. it can.
Further, according to the second aspect, mutual communication is prohibited when an engine stall occurs, so that the normal operation of the main CPU can be surely performed and the data on the sub CPU side can be surely saved.
【００２６】さらに、請求項３においては、エンジンス
トール発生時にサブＣＰＵの異常の有無を判断して、異
常発生時にサブＣＰＵをリセットさせるようにしたの
で、メインＣＰＵの通常動作を確実に行えると共に、エ
ンジンストール発生時にも相互通信を行える。Further, according to the third aspect of the present invention, when the engine stall occurs, it is determined whether or not there is an abnormality in the sub CPU, and when the abnormality occurs, the sub CPU is reset, so that the normal operation of the main CPU can be reliably performed. Mutual communication is possible even when an engine stall occurs.
【図１】 本発明の請求項１及び請求項２に対応するク
レーム対応図。FIG. 1 is a claim correspondence diagram corresponding to claim 1 and claim 2 of the present invention.
【図２】 本発明の請求項３に対応するクレーム対応
図。FIG. 2 is a claim correspondence diagram corresponding to claim 3 of the present invention.
【図３】 本発明の実施例を示す構成図。FIG. 3 is a configuration diagram showing an embodiment of the present invention.
【図４】 本発明の請求項１に対応するフローチャー
ト。FIG. 4 is a flowchart corresponding to claim 1 of the present invention.
【図５】 本発明の請求項２に対応するフローチャー
ト。FIG. 5 is a flowchart corresponding to claim 2 of the present invention.
【図６】 本発明の請求項３に対応するフローチャー
ト。FIG. 6 is a flowchart corresponding to claim 3 of the present invention.
【図７】 暴走監視装置の従来例を示す構成図。FIG. 7 is a configuration diagram showing a conventional example of a runaway monitoring device.
【図８】 同上の作用を説明するための図。FIG. 8 is a view for explaining the operation of the above.
１１ メインＣＰＵ １２ サブＣＰＵ １３ ＡＮＤ回路 11 main CPU 12 sub CPU 13 AND circuit
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/16 ４６０ Ｄ 9190−5Ｌ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location G06F 15/16 460 D 9190-5L
Claims (3)
データを相互に通信すると共に、前記サブＣＵＰからメ
インＣＵＰにプログラムラン信号を機関回転に略同期し
て出力するエンジン制御装置において、 エンジンストールの発生の有無を検出するエンスト検出
手段を備えると共に、前記メインＣＰＵに、エンジンス
トールの発生が検出されたときに前記サブＣＰＵにリセ
ット信号を出力するエンスト用リセット信号出力手段
と、エンジンストールの非発生時に前記プログラムラン
信号に基づいてサブＣＰＵの異常の有無を判定する判定
手段と、サブＣＰＵの異常と判定されたときに前記サブ
ＣＰＵにリセット信号を出力する通常用リセット信号出
力手段と、を備えたことを特徴とするエンジン制御装置
の暴走監視装置。1. An engine stall in which control data is mutually communicated between a main CPU and a sub CUP, and a program run signal is output from the sub CUP to the main CUP substantially in synchronization with engine rotation. An engine stall detecting means for detecting whether or not the engine stall has occurred, and a stall reset signal output means for outputting a reset signal to the sub CPU when the engine stall is detected. A determination means for determining whether or not there is an abnormality of the sub CPU based on the program run signal when the abnormality occurs, and a normal reset signal output means for outputting a reset signal to the sub CPU when it is determined that the abnormality of the sub CPU occurs. A runaway monitoring device for an engine control device, which is characterized by being provided.
データを相互に通信すると共に、前記サブＣＰＵからメ
インＣＰＵにプログラムラン信号を機関回転に略同期し
て出力するエンジン制御装置において、 エンジンストールの発生の有無を検出するエンスト検出
手段を備えると共に、前記メインＣＰＵに、エンジンス
トールの発生が検出されたときに前記サブＣＰＵとの相
互通信を停止させる相互通信停止手段と、エンジンスト
ールの非発生時に前記プログラムラン信号に基づいてサ
ブＣＰＵの異常の有無を判定する判定手段と、サブＣＰ
Ｕの異常と判定されたときに前記サブＣＰＵにリセット
信号を出力する通常用リセット信号出力手段と、を備え
たことを特徴とするエンジン制御装置の暴走監視装置。2. An engine stall in which control data is mutually communicated between a main CPU and a sub CPU, and a program run signal is output from the sub CPU to the main CPU substantially in synchronization with engine rotation. The main CPU is provided with an engine stall detecting means for detecting the occurrence of the engine stall, and the main CPU stops the mutual communication with the sub CPU when the engine stall is detected, and the engine stall is not generated. Sometimes a determination means for determining the presence or absence of abnormality of the sub CPU based on the program run signal, and the sub CP
A normal-running reset signal output means for outputting a reset signal to the sub CPU when it is determined that U is abnormal, and a runaway monitoring device for an engine control device.
ータを相互に通信すると共に、前記サブＣＰＵからメイ
ンＣＰＵにプログラムラン信号を機関回転に略同期して
出力するエンジン制御装置において、 エンジンストールの発生の有無を検出するエンジン検出
手段を備えると共に、前記メインＣＰＵに、エンジンス
トールの発生が検出されたときに前記サブＣＰＵに所定
データを出力するデータ出力手段と、出力された所定デ
ータに対応するデータをサブＣＰＵから読込むデータ読
込み手段と、読込まれたデータに基づいてサブＣＰＵの
異常の有無を判定する異常判定手段と、サブＣＰＵの異
常と判定されたときにリセット信号をサブＣＰＵに出力
するエンスト用リセット信号出力手段と、エンジンスト
ールの非発生時には前記プログラムラン信号に基づいて
サブＣＰＵの異常の有無を判定する判定手段と、サブＣ
ＰＵの異常と判定されたときに前記サブＣＰＵにリセッ
ト信号を出力する通常用リセット信号出力手段と、を備
えたことを特徴とするエンジン制御装置の暴走監視装
置。3. An engine stall in which control data is mutually communicated between a main CPU and a sub CPU, and a program run signal is output from the sub CPU to the main CPU substantially in synchronization with engine rotation. And a data output means for outputting predetermined data to the sub CPU when the occurrence of an engine stall is detected, and an engine detection means for detecting the presence or absence of occurrence of Data reading means for reading the data to be read from the sub CPU, abnormality judging means for judging whether or not there is an abnormality in the sub CPU based on the read data, and a reset signal to the sub CPU when the sub CPU is judged to be abnormal. A reset signal output means for outputting an engine stall, and the program when the engine stall does not occur Determination means for determining whether or not there is an abnormality in the sub CPU based on the run signal;
A runaway monitoring device for an engine control device, comprising: a normal reset signal output means for outputting a reset signal to the sub CPU when it is determined that the PU is abnormal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3196555A JPH0544570A (en) | 1991-08-06 | 1991-08-06 | Run away monitoring device for engine control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3196555A JPH0544570A (en) | 1991-08-06 | 1991-08-06 | Run away monitoring device for engine control device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0544570A true JPH0544570A (en) | 1993-02-23 |
Family
ID=16359686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3196555A Pending JPH0544570A (en) | 1991-08-06 | 1991-08-06 | Run away monitoring device for engine control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0544570A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6243627B1 (en) | 1998-02-19 | 2001-06-05 | Denso Corporation | Electronic control system and method for erasing abnormality data generated during controller reloading |
| US9392133B2 (en) | 2014-12-08 | 2016-07-12 | Fuji Xerox Co., Ltd. | Information processing apparatus and image forming apparatus |
| JP2021140450A (en) * | 2020-03-05 | 2021-09-16 | 株式会社デンソー | Electronic control apparatus |
-
1991
- 1991-08-06 JP JP3196555A patent/JPH0544570A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6243627B1 (en) | 1998-02-19 | 2001-06-05 | Denso Corporation | Electronic control system and method for erasing abnormality data generated during controller reloading |
| US9392133B2 (en) | 2014-12-08 | 2016-07-12 | Fuji Xerox Co., Ltd. | Information processing apparatus and image forming apparatus |
| JP2021140450A (en) * | 2020-03-05 | 2021-09-16 | 株式会社デンソー | Electronic control apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2880165B2 (en) | Apparatus for monitoring an automotive computer system comprising two processors | |
| US4775957A (en) | Microcomputer with abnormality sensing function | |
| JPH03288942A (en) | Program run-away detecting method for microcomputer | |
| US4839895A (en) | Early failure detection system for multiprocessor system | |
| JPH0544570A (en) | Run away monitoring device for engine control device | |
| JP2768693B2 (en) | Apparatus for monitoring a computer system having two processors | |
| JPH02206806A (en) | Control system having plural processor units | |
| JP4820679B2 (en) | Electronic control device for vehicle | |
| JPH02187856A (en) | Resetting method for multi-central arithmetic unit system | |
| EP1222543B1 (en) | Method and device for improving the reliability of a computer system | |
| JPH06305376A (en) | Control device for vehicle | |
| JPS62286131A (en) | Automatic selfdiagnosing system for information processor | |
| JP2003106211A (en) | Controllable for automobile internal combustion engine | |
| JPS6186847A (en) | Cpu runaway preventing device for automobile controller | |
| JP2746184B2 (en) | Fault logging system | |
| JP2000259444A (en) | Data processor and its testing method | |
| JPH02281343A (en) | Cpu operation monitor system | |
| JP2729184B2 (en) | Output synchronization method in control device using a plurality of data processing devices | |
| JPH08328885A (en) | Fault detection method for microcomputer | |
| JPH0552945U (en) | Runaway monitoring device | |
| JPS61234402A (en) | Backup system for engine controller | |
| JPH1124962A (en) | Microcomputer device | |
| JPH06103467B2 (en) | Preventing malfunction of automobile computer | |
| JPH03204739A (en) | Microcomputer | |
| JPH1139032A (en) | Multi cpu type centralized monitoring device |