JPH0542857B2 - - Google Patents

Info

Publication number
JPH0542857B2
JPH0542857B2 JP14355284A JP14355284A JPH0542857B2 JP H0542857 B2 JPH0542857 B2 JP H0542857B2 JP 14355284 A JP14355284 A JP 14355284A JP 14355284 A JP14355284 A JP 14355284A JP H0542857 B2 JPH0542857 B2 JP H0542857B2
Authority
JP
Japan
Prior art keywords
signal
sample
circuit
output
hold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14355284A
Other languages
Japanese (ja)
Other versions
JPS6123432A (en
Inventor
Masahiro Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14355284A priority Critical patent/JPS6123432A/en
Publication of JPS6123432A publication Critical patent/JPS6123432A/en
Publication of JPH0542857B2 publication Critical patent/JPH0542857B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H40/00—Arrangements specially adapted for receiving broadcast information
    • H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
    • H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
    • H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
    • H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
    • H04H40/72—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving for noise suppression
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1646—Circuits adapted for the reception of stereophonic signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Stereo-Broadcasting Methods (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明はFMステレオ受信機においてサンプル
ホールドによりFMステレオ復調を行う場合の雑
音パルス抑圧方法に関する。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a noise pulse suppression method when performing FM stereo demodulation using sample and hold in an FM stereo receiver.

従来例の構成とその問題点 FMステレオ受信機において、ステレオ放送を
受信する場合の周波数弁別器出力、すなわちステ
レオコンポジツト信号Ｓ（ｔ）は(1)式の如くであ
る。Conventional configuration and its problems In an FM stereo receiver, the frequency discriminator output, ie, the stereo composite signal S(t), when receiving stereo broadcasting, is as shown in equation (1).

Ｓ（ｔ）＝（Ｌ＋Ｒ）＋Psinωs／２ｔ＋（Ｌ−Ｒ
） sinωsｔ ……(1) ただし、（Ｌ＋Ｒ）：主信号 （Ｌ−Ｒ）sinωsｔ：副信号 Psinωs／２ｔ：パイロツト信号 Ｌ：左チヤンネル音声信号 Ｒ：右チヤンネル音声信号 Ｐ：パイロツト信号の振幅 ωs：副搬送波角周波数（＝2π×38KHz） 上記ステレオコンポジツト信号から左・右チヤ
ンネルの音声信号を分離する（ステレオ復調す
る）方式として現在スイツチング方式が主流であ
る。 S(t)=(L+R)+ Psinωs /2t+(L-R
) sinω s t ...(1) However, (L+R): Main signal (L-R) sinω s t: Sub signal Psinω s /2t: Pilot signal L: Left channel audio signal R: Right channel audio signal P: Pilot Signal amplitude ω s : Subcarrier angular frequency (=2π×38KHz) Currently, the switching method is the mainstream method for separating left and right channel audio signals from the stereo composite signal (stereo demodulation).

このスイツチング方式は、(1)式に示す信号中よ
りパイロツト信号を抽出してPLL（フエイズ ロ
ツクド ループ）の一部を構成する位相比較器に
入力し、PLLでパイロツト信号に同期したスイ
ツチング信号を発生させ、(1)式に示す信号を、上
記スイツチング信号（矩形波）でスイツチングす
ることにより、左・右チヤンネルの音声信号に分
離するものである。 This switching method extracts the pilot signal from the signal shown in equation (1), inputs it to a phase comparator that forms part of a PLL (phase locked loop), and generates a switching signal synchronized with the pilot signal in the PLL. By switching the signal shown in equation (1) using the switching signal (rectangular wave) described above, the signal is separated into left and right channel audio signals.

このスイツチング方式によるステレオ復調の場
合の雑音パルス抑圧方法は下記の方法が一般的で
ある。 In stereo demodulation using this switching method, the following method is generally used to suppress noise pulses.

即ち、ステレオ復調を行う前のステレオコンポ
ジツト信号に雑音パルスが重畳している間、雑音
パルス前線直前のステレオコンポジツト信号レベ
ルを保持し、この間パイロツト信号のみは前記レ
ベル保持を行う回路にパイロツト信号同調回路を
設ける等の手段でその波形を連続させる（例：特
公昭51−7361号）。 That is, while a noise pulse is superimposed on the stereo composite signal before stereo demodulation, the level of the stereo composite signal immediately before the noise pulse front is held, and during this time only the pilot signal is sent to the circuit that maintains the level. The waveform is made continuous by means such as providing a tuning circuit (for example, Japanese Patent Publication No. 7361/1983).

しかし、この方法では前記の如く信号レベルを
保持する回路中に19KHzのパイロツト信号用同調
回路等のパイロツト信号を連続させる手段が必要
であること、又雑音パルス抑圧時信号レベルを保
持する回路においてパイロツト信号成分を除くス
テレオコンポジツト信号成分が一定値に保持され
ることによりステレオ復調後、左・右音声信号に
それぞれの他チヤンネル音声信号が混入すること
があり、これが新たな雑音となつて雑音パルス抑
圧効果が充分でなくなるおそれがある等の問題が
あつた。 However, as mentioned above, this method requires a means for continuously transmitting the pilot signal, such as a tuning circuit for the 19KHz pilot signal, in the circuit that maintains the signal level, and also that the circuit that maintains the signal level during noise pulse suppression requires a means to continue the pilot signal. Since the stereo composite signal components other than the signal components are held at a constant value, after stereo demodulation, the left and right audio signals may be mixed with audio signals from other channels, which become new noise and generate noise pulses. There were problems such as the possibility that the suppressing effect would not be sufficient.

発明の目的 本発明は前記スイツチング方式によるステレオ
復調にかえてサンプル・ホールド方式を採用する
ことにより上記従来の欠点を除去するものであ
る。OBJECTS OF THE INVENTION The present invention eliminates the above-mentioned drawbacks of the prior art by employing a sample-and-hold method instead of the stereo demodulation using the switching method.

発明の構成 本発明は上記目的を達成するために、ステレオ
コンポジツト信号を、 t1＝2π／ωs（2n＋１／４） t2＝2π／ωs（2n＋５／４） t3＝2π／ωs（2n＋３／４） t4＝2π／ωs（2n＋７／４） なるタイミングでサンプルホールドして、信号
S1，S2，S3，S4を得、これらの信号S1〜S4よりパ
イロツト信号成分Pcを得、さらに信号S1〜S4と
パイロツト信号成分Pcより S1′＝S1−Pc S2′＝S2＋Pc S3′＝S3−Pc S4′＝S4＋Pc を得、上記信号S1′，S2′を１／s周期（s：副搬
送波周波数）で順次交互にサンプル・ホールドす
ることにより、左チヤンネル音声信号を、又上記
信号S3′，S4′を１／s同期で順次交互にサンプ
ル・ホールドすることにより右チヤンネル音声信
号を得る。Structure of the Invention In order to achieve the above object, the present invention converts a stereo composite signal into a stereo composite signal as follows: t 1 =2π/ω s (2n+1/4) t 2 =2π/ω s (2n+5/4) t 3 =2π/ω s (2n+3/4) t 4 =2π/ω s (2n+7/4) Sample and hold the signal
S 1 , S 2 , S 3 , S 4 are obtained, a pilot signal component Pc is obtained from these signals S 1 to S 4 , and from the signals S 1 to S 4 and the pilot signal component Pc, S 1 ′=S 1 − Pc S 2 ′=S 2 +Pc S 3 ′=S 3 −Pc S 4 ′=S 4 +Pc is obtained, and the above signals S 1 ′ and S 2 ′ are sequentially alternated with a period of 1/ s ( s : subcarrier frequency). A left channel audio signal is obtained by sampling and holding the signals S 3 ′ and S 4 ′, and a right channel audio signal is obtained by sequentially and alternately sampling and holding the above-mentioned signals S 3 ′ and S 4 ′ in 1/ s synchronization.

しかし、上記信号S1′〜S4′と雑音パルスが重畳
している場合はこの間のサンプリングを中止し雑
音パルスが重畳する直前にサンプルしたレベルの
ホールドを継続することにより雑音パルスを抑圧
することを特徴とするものである。 However, if a noise pulse is superimposed on the signals S 1 ′ to S 4 ′, sampling during this period is stopped and the level sampled immediately before the noise pulse is continued to be held to suppress the noise pulse. It is characterized by:

実施例の説明 まず、本発明の原理について説明する。前記(1)
式のステレオコンポジツト信号Ｓ（ｔ）を、 t1＝2π／ωs・（2n＋１／４） ……(2) t2＝2π／ωs・（2n＋５／４） ……(3) t3＝2π／ωs・（2n＋３／４） ……(4) t4＝2π／ωs・（2n＋７／４） ……(5) なるタイミングで各々サンプル・ホールドする
と、その出力S1，S2，S3，S4は各々(6)(7)(8)(9)式の
如くなる。（ただし、ωs／２なる角周波数の信号成 分及びこの高調波成分は無視する） S1＝2L＋Ｐ／√２ ……(6) S2＝2L−Ｐ／√２ ……(7) S3＝2R＋Ｐ／√２ ……(8) S4＝2R−Ｐ／√２ ……(9) (6)〜(9)式に示す信号中のパイロツト信号成分
Pcを求めるため下記の演算を行う。DESCRIPTION OF EMBODIMENTS First, the principle of the present invention will be explained. Said (1)
The stereo composite signal S(t) of the formula is expressed as: t 1 =2π/ω s・(2n+1/4) ……(2) t 2 =2π/ω s・(2n+5/4) ……(3) t 3 =2π/ω s・(2n+3/4) ……(4) t 4 =2π/ω s・(2n+7/4) ……(5) If we sample and hold each at the timing, the outputs S 1 , S 2 , S 3 , and S 4 are as shown in equations (6), (7), (8), and (9), respectively. (However, the signal component with an angular frequency of ω s /2 and its harmonic components are ignored.) S 1 = 2L + P / √2 ... (6) S 2 = 2L - P / √2 ... (7) S 3 =2R+P/√2 ...(8) S 4 =2R-P/√2 ...(9) Pilot signal component in the signal shown in equations (6) to (9)
Perform the following calculation to find Pc.

Pc＝（S1−S2＋S3−S4）／４＝Ｐ／√２ ……(10) 前記信号S1〜S4中からパイロツト信号成分
（Pc）を除去するため、下記演算を行う。 Pc = (S 1 - S 2 + S 3 - S 4 )/4 = P/√2 ... (10) In order to remove the pilot signal component (Pc) from the signals S 1 to S 4 , perform the following calculation. .

S1′＝S1−Pc＝（2L＋Ｐ／√２）−Ｐ／√２＝2L……
(11) S2′＝S2＋Pc＝（2L−Ｐ／√２）＋Ｐ／√２＝2L……
(12) S3′＝S3−Pc＝（2R＋Ｐ／√２）−Ｐ／√２＝2R……
(13) S4′＝S4＋Pc＝（2R−Ｐ／√２）＋Ｐ／√２＝2R……
(14) 上記(11)式に示す信号S1′を上記ｔ＝t2（又はｔ＝
t3又はｔ＝t4）なるタイミングで、又、上記(12)式
に示す信号S2′を上記ｔ＝t1（又はｔ＝t4又はｔ＝
t3）なるタイミングで順次交互にサンプル・ホー
ルドして左チヤンネル音声信号を、又上記(13)式に
示す信号S3′を上記ｔ＝t4（又はｔ＝t2又はｔ＝t1）
なるタイミングで、又上記(14)式に示す信号S4′を
上記ｔ＝t3（又はｔ＝t1又はｔ＝t2）なるタイミン
グで順次交互にサンプル・ホールドして右チヤン
ネル音声信号を得てステレオ復調を行うに際し
て、上記信号S1′〜S4′に雑音パルスが重畳してい
る場合はこの間の信号S1′〜S4′のサンプリングを
中止し、左・右チヤンネル音声信号毎に雑音パル
スが重畳する直前のホールドを継続することによ
り、雑音パルスの抑圧を行う。 S 1 ′=S 1 −Pc=(2L+P/√2)−P/√2=2L……
(11) S 2 ′=S 2 +Pc=(2L−P/√2)+P/√2=2L……
(12) S 3 ′=S 3 −Pc=(2R+P/√2)−P/√2=2R……
(13) S 4 ′=S 4 +Pc=(2R−P/√2)+P/√2=2R……
(14) The signal S 1 ' shown in equation (11) above is converted to t=t 2 (or t=
t 3 or t = t 4 ), and the signal S 2 ' shown in equation (12) above is transmitted at the timing t = t 1 (or t = t 4 or t =
The left channel audio signal is sampled and held alternately at the timing t 3 ), and the signal S 3 ' shown in equation (13) above is sampled and held at the timing t=t 4 (or t=t 2 or t=t 1 ).
The right channel audio signal is obtained by sequentially and alternately sampling and holding the signal S 4 ' shown in equation (14) above at the timing t = t 3 (or t = t 1 or t = t 2 ). If noise pulses are superimposed on the signals S 1 ′ to S 4 ′, sampling of the signals S 1 ′ to S 4 ′ during this period is stopped, and each left and right channel audio signal is The noise pulse is suppressed by continuing to hold the moment immediately before the noise pulse is superimposed on the noise pulse.

なお、上記各種のサンプル・ホールドを行うた
めのサンプルパルスの発生は、従来のスイツチン
グ方式によるステレオ復調を行う際のPLLによ
つて発生させる方法、あるいは特公昭58−23983
号公報に示す方法等によつて行うことができる。 The sample pulses for performing the various sample and hold operations described above can be generated by a PLL when performing stereo demodulation using the conventional switching method, or by the method of generating sample pulses using the PLL method used in stereo demodulation using the conventional switching method, or by using the
This can be done by the method shown in the above publication.

前記(11)〜(14)式よりSipを求める。 Sip is calculated from equations (11) to (14) above.

Sip＝S1′−S2′−S3′+S4′ ＝2L−2L−2R＋2R ＝０ ……(15) 上記(15)式より、ステレオ分離が完全な場合Sip
＝０となる。 Sip=S 1 ′−S 2 ′−S 3 ′ + S 4 ′ =2L−2L−2R+2R =0 ……(15) From the above equation (15), if stereo separation is perfect, Sip
=0.

一方、サンプル・ホールドのタイミングが(2)〜
(5)式に示すタイミングより△ｔだけ進んだ場合、
すなわち、 t1′＝2π／ωs（2n＋１／４）−△ｔ ……(2)′ t2′＝2π／ωs（2n＋５／４）−△ｔ ……(3)′ t3′＝2π／ωs（2n＋３／４）−△ｔ ……(4)′ t4′＝2π／ωs（2n＋７／４）−△ｔ ……(5)′ となつた場合のサンプル・ホールド出力は各々次
のようになる。 On the other hand, the sample/hold timing is (2) ~
If the timing is advanced by △t from the timing shown in equation (5),
That is, t 1 ′=2π/ω s (2n+1/4)−△t ……(2)′ t 2 ′=2π/ω s (2n+5/4)−△t ……(3)′ t 3 ′= 2π/ω s (2n+3/4)−△t ……(4)′ t 4 ′=2π/ω s (2n+7/4)−△t ……(5)′ The sample and hold output is Each is as follows.

S1′＝（１＋α1）Ｌ＋（１−α1）Ｒ＋Ｐ／
√２（α2−α3）……(6)′ S2′＝（１＋α1）Ｌ＋（１−α1）Ｒ−Ｐ／
√２（α2−α3）……(7)′ S3′＝（１−α1）Ｌ＋（１＋α1）Ｒ＋Ｐ／
√２（α2＋α3）……(8)′ S4′＝（１−α1）Ｌ＋（１＋α1）Ｒ−Ｐ／
√２（α2＋α3）……(9)′ ただし、α1＝cos（ωs・△ｔ） α2＝cos（ωs・△ｔ／２） α3＝sin（ωs・△ｔ／２） (6)′〜(9)′式からも明らかなように、サンプル・
ホールドのタイミングが△ｔだけ進んだ場合、パ
イロツト信号成分以外は左チンヤネル音声信号の
みであるべき信号S1′，S2′に右チヤンネル音声信
号が含まれ、またパイロツト信号成分以外は右チ
ヤンネル音声信号のみであるべき信号S3′，S4′に
左チンヤネル音声信号が含まれることになり、ス
テレオ分離が完全でなくなる。この場合Sip′は Sip′＝S1′−S2′−S3′＋S4′＝−２√２Pα3＜０
……(15)′ となる。 S 1 ′=(1+α 1 )L+(1−α 1 )R+P/
√2 (α 2 − α 3 )……(6)′ S 2 ′=(1+α 1 )L+(1−α 1 )R−P/
√2 (α 2 − α 3 )……(7)′ S 3 ′=(1−α 1 )L+(1+α 1 )R+P/
√2 (α 2 + α 3 )……(8)′ S 4 ′=(1−α 1 )L+(1+α 1 )R−P/
√2 (α 2 + α 3 )……(9)′ However, α 1 = cos (ω s・△t) α 2 = cos (ω s・△t/2) α 3 = sin (ω s・△t /2) As is clear from equations (6)′ to (9)′, the sample
If the hold timing advances by △t, the right channel audio signal is included in the signals S 1 ′ and S 2 ′, which should be only the left channel audio signal except for the pilot signal component, and the right channel audio signal is included except for the pilot signal component. The left channel audio signal is included in the signals S 3 ′ and S 4 ′, which should be only signals, and stereo separation is no longer complete. In this case, Sip′ is Sip′=S 1 ′−S 2 ′−S 3 ′+S 4 ′=−2√2Pα 3 <0
……(15)′ becomes.

逆にサンプル・ホールドのタイミングが(2)〜(5)
式に示すタイミングより△ｔだけ遅れた場合、サ
ンプル・ホールド出力は各々次のようになる。 Conversely, the sample/hold timing is (2) to (5)
When the timing shown in the equation is delayed by Δt, the sample and hold outputs are as follows.

S1″＝（１＋α1）Ｌ＋（１−α1）Ｒ＋Ｐ／
√２（α2＋α3）……(6)″ S2″＝（１＋α1）Ｌ＋（１−α1）Ｒ−Ｐ／
√２（α2＋α3）……(7)″ S3″＝（１−α1）Ｌ＋（１＋α1）Ｒ＋Ｐ／
√２（α2−α3）……(8)″ S4″＝（１−α1）Ｌ＋（１＋α1）Ｒ−Ｐ／
√２（α2−α3）……(9)″ (6)″〜(9)″式からも明らかなようにサンプル・ホ
ールドのタイミングが△ｔだけ遅れた場合、パイ
ロツト信号成分以外は左チヤンネル音声信号のみ
であるべき信号S1″，S2″に右チヤンネル音声信号
が含まれ、またパイロツト信号成分以外は右チヤ
ンネル音声信号のみであるべき信号S3″，S4″に左
チヤンネル音声信号が含まれることになり、ステ
レオ分離が完全でなくなる。この場合Sip″は、 Sip″＝S1″−S2″−S3″＋S4″＝２√２Pα3＞０
……(15)″ となる。 S 1 ″=(1+α 1 )L+(1−α 1 )R+P/
√2 (α 2 + α 3 )……(6)″S 2 ″=(1+α 1 )L+(1−α 1 )R−P/
√2 (α 2 + α 3 )……(7)″S 3 ″=(1−α 1 )L+(1+α 1 )R+P/
√2 (α 2 − α 3 )……(8)″S 4 ″=(1−α 1 )L+(1+α 1 )R−P/
√2 (α 2 − α 3 )……(9)″ As is clear from equations (6)″ to (9)″, if the sample and hold timing is delayed by △t, all components other than the pilot signal component will be left Signals S 1 ″ and S 2 ″, which should be only channel audio signals, include right channel audio signals, and signals S 3 ″ and S 4 ″, which should be only right channel audio signals except for the pilot signal component, include left channel audio. signal will be included, and the stereo separation will not be perfect. In this case, Sip″ is: Sip″=S 1 ″−S 2 ″−S 3 ″+S 4 ″=2√2Pα 3 > 0
...(15)''.

前記(15)，(15)′，(15)″式より、Sip値を監視し、S
ip
＞０の場合はサンプル・ホールドタイミングを進
ませ、Sip＜０の場合は遅らせ、常時Sip＝０とな
るように制御すれば、ステレオ分離度は完全にと
れることになる。 From equations (15), (15)′, and (15)″ above, the Sip value is monitored and S
ip
If Sip is greater than 0, the sample/hold timing is advanced, and if Sip is less than 0, it is delayed, and if control is performed so that Sip=0 at all times, complete stereo separation can be achieved.

又、ステレオコンポジツト信号に雑音パルスが
重畳していることの検出は、ステレオコンポジツ
ト信号成分は通過させないHPFにFM検波回路出
力信号を入力し、このHPF出力レベルが所定の
値を越えたとき、ステレオコンポジツト信号に雑
音パルスが重畳しているとする従来と全く同一方
法でよい。 In addition, the detection of noise pulses being superimposed on the stereo composite signal is achieved by inputting the FM detection circuit output signal to an HPF that does not allow the stereo composite signal component to pass, and when the output level of this HPF exceeds a predetermined value. , the same method as the conventional method in which noise pulses are superimposed on the stereo composite signal may be used.

以下に本発明の一実施例について図面とともに
説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第１図において、１は周波数弁別器出力中から
前記(1)式に示すステレオコンポジツト信号のみを
抽出するための低域フイルタ（LPF）、２〜５は
それぞれサンプル・ホールド回路であり、各サン
プル・ホールド回路２〜５は、上記低域フイルタ
１の出力であるステレオコンポジツト信号（第２
図ａ参照、ただし第２図ａにおいてはステレオコ
ンポジツト信号中の主信号＋副信号及びこれに重
畳した雑音パルスのみを示している）を、第２図
ｂ〜ｅに示すサンプル・ホールドパルスSP1，
SP2，SP3，SP4によつて各々(2)〜(5)式に示すタ
イミングでサンプル・ホールド（サンプリング完
了、ホールド開始）し、前記(6)〜(9)式に示す信号
S1〜S4を出力する。６は上記サンプル・ホールド
回路２〜５の出力を入力し、前記(10)式に示す演算
（積分操作も含む）を行い、キヤンセルすべきパ
イロツト信号レベルPcを出力するキヤンセル信
号発生回路、７は上記サンプル・ホールド回路２
〜５の出力を入力し、サンプル・ホールドパルス
SP1，SP2，SP3，SP4及びゲートパルスGPL，
GPRを出力するPLL回路であり、このPLL回路
７の一例の詳細は特公昭58−23983号公報に記載
されている。なお、ゲートパルスGPLはサンプ
ル・ホールドパルスSP3，SP4の立上りエツジか
ら一定時間“Ｈ”となり、その他の間は“Ｌ”と
なる単安定マルチバルブレータより出力され、ゲ
ートパルスGPRはサンプル・ホールドパルス
SP1，SP2の立上りエツジから一定時間“Ｈ”と
なり、その他の間は“Ｌ”となる単安定マルチバ
イブレータより出力される。 In Fig. 1, 1 is a low-pass filter (LPF) for extracting only the stereo composite signal shown in equation (1) above from the frequency discriminator output, 2 to 5 are sample and hold circuits, and each The sample/hold circuits 2 to 5 receive the stereo composite signal (second
(See Fig. 2a, however, Fig. 2a only shows the main signal + sub-signal in the stereo composite signal and the noise pulse superimposed thereon.) The sample-hold pulse SP1 shown in Figs. 2b to e ，
SP2, SP3, and SP4 perform sample and hold (sampling completion, start of hold) at the timings shown in equations (2) to (5), respectively, and generate the signals shown in equations (6) to (9) above.
Output S 1 to S 4 . 6 is a cancel signal generation circuit which inputs the outputs of the sample-and-hold circuits 2 to 5, performs the calculation (including integration operation) shown in equation (10), and outputs the pilot signal level Pc to be canceled; Sample/hold circuit 2 above
Input the output of ~5 and sample/hold pulse
SP1, SP2, SP3, SP4 and gate pulse GPL,
This is a PLL circuit that outputs GPR, and details of an example of this PLL circuit 7 are described in Japanese Patent Publication No. 58-23983. Note that the gate pulse GPL is output from a monostable multivalve that is "H" for a certain period of time from the rising edge of sample/hold pulses SP3 and SP4, and "L" for the rest of the time, and the gate pulse GPR is the sample/hold pulse
It is output from a monostable multivibrator which is "H" for a certain period of time from the rising edge of SP1 and SP2, and "L" during the rest of the time.

８は上記サンプル・ホールド回路２の出力S1か
ら上記キヤンセル信号発生回路６の出力Pcを差
引いて上記(11)式に示す信号S1′を出力する差回路、
９はサンプル・ホールド回路３の出力S2とキヤン
セル信号発生回路６の出力Pcの和をとり、(12)式
に示す信号S2′を出力する和回路、１０はサンプ
ル・ホールド回路４の出力S3からキヤンセル信号
発生回路６の出力Pcを差引いて(13)式に示す信号
S3′を出力する差回路、１１はサンプル・ホール
ド回路５の出力S4とキヤンセル信号発生回路６の
出力Pcの和をとり、(14)式に示す信号S4′を出力す
る和回路である。（S1′〜S4′については第２図５
参照）２８は周波数弁別器出力中からステレオコ
ンポジツト信号の周波数成分を有する信号の通過
を阻止し、それ以上の周波数成分の信号を通過さ
せる高域通過フイルタ（HPF）、２９は前記HPF
２８の出力が所定のレベルを越えたときこのレベ
ルを越えている間を含む所定の時間ステレオコン
ポジツト信号に雑音パルスが重畳しているとして
雑音パルス検出信号を出力する雑音パルス検出回
路（第２図ｇ参照）、３０は例えばシフトレジス
タとゲート回路からなるインヒビツト信号発生回
路であり、前記雑音パルス検出信号を入力し後述
のサンプル・ホールド回路１２，１３と雑音パル
スが重畳した信号が入力している間にタイミング
を合わせて、前記サンプルパルスSP1〜SP4の出
力を阻止するためのインヒビツト信号を発生す
る。ここで前記PLL回路７からの入力信号（例
えば後述の第３図中の単安定マルチバイブレータ
２３出力は、上記インヒビツト信号の立上り及び
立下りタイミングが前記サンプルパルスSP1〜
SP4の発生期間内であるとサンプル・ホールド回
路１２，１３におけるサンプリングが正常におこ
なわれないおそれがあることから、上記期間をさ
けるために前記シフトレジスタのクロツク端子に
入力し、又シフトレジスタのデータ端子には前記
雑音パルス検出信号を入力し、かつシフトレジス
タはクロツク入力の立下りで動作するものとする
と、シフトレジスタの出力信号の合成信号として
得られるインヒビツト信号（第２図ｋ参照）は前
記第３図中の単安定マルチバイブレータ２３出
力、言いかえるとサンプル・ホールドパルスSP1
〜SP4の立下りに同期して立上り、立下り動作す
る信号となる。 8 is a difference circuit that subtracts the output Pc of the cancel signal generation circuit 6 from the output S 1 of the sample-and-hold circuit 2 and outputs the signal S 1 ' shown in equation (11) above;
9 is a summation circuit that takes the sum of the output S 2 of the sample-and-hold circuit 3 and the output Pc of the cancel signal generation circuit 6 and outputs the signal S 2 ' shown in equation (12); 10 is the output of the sample-and-hold circuit 4; The output Pc of the cancel signal generation circuit 6 is subtracted from S 3 to give the signal shown in equation (13).
11 is a difference circuit that outputs S 3 ', and 11 is a summation circuit that takes the sum of the output S 4 of the sample-and-hold circuit 5 and the output Pc of the cancel signal generation circuit 6, and outputs the signal S 4 ' shown in equation (14). be. (See Figure 2 5 for S 1 ′ to S 4 ′.
Reference) 28 is a high-pass filter (HPF) that blocks the passage of signals having the frequency components of the stereo composite signal from the frequency discriminator output and passes signals with higher frequency components; 29 is the HPF
When the output of 28 exceeds a predetermined level, a noise pulse detection circuit (second 30 is an inhibit signal generation circuit consisting of, for example, a shift register and a gate circuit, which inputs the noise pulse detection signal and inputs the signal superimposed with the noise pulse to sample and hold circuits 12 and 13, which will be described later. During this period, an inhibit signal is generated at the same time to prevent the output of the sample pulses SP1 to SP4. Here, the input signal from the PLL circuit 7 (for example, the output of the monostable multivibrator 23 in FIG.
If it is within the generation period of SP4, sampling in the sample and hold circuits 12 and 13 may not be performed normally. Therefore, in order to avoid the above period, input to the clock terminal of the shift register, and Assuming that the noise pulse detection signal described above is input to the terminal and the shift register operates at the falling edge of the clock input, the inhibit signal obtained as a composite signal of the output signals of the shift register (see Fig. 2k) is as described above. Monostable multivibrator 23 output in Figure 3, in other words sample/hold pulse SP1
~This is a signal that rises and falls in synchronization with the falling of SP4.

３１は前記インヒビツト信号発生回路出力信号
で前記サンプル・ホールドパルスSP1〜SP4をゲ
ートしてサンプル・ホールドパルスSP1′〜
SP4′（第２図１，ｍ，ｎ，ｏ参照）を出力するゲ
ート回路である。 31 is the output signal of the inhibit signal generation circuit, which gates the sample/hold pulses SP1 to SP4 to generate sample/hold pulses SP1' to SP4.
This is a gate circuit that outputs SP4' (see FIG. 2, 1, m, n, o).

１２は差回路８の出力S1′をサンプル・ホール
ドパルスSP2′で、又和回路９の出力S2′をサンプ
ル・ホールドパルスSP1′で順次交互にサンプ
ル・ホールドして信号SL（第２図ｐ参照）を出力
するサンプル・ホールド回路、１３は差回路１０
の出力S3′をサンプル・ホールドパルスSP4′で、
又和回路１１の出力S4′をサンプル・ホールドパ
ルスSP3′で順次交互にサンプル・ホールドして
信号SR（第２図ｐ参照）を出力するサンプル・ホ
ールド回路、１４はサンプロ・ホールド回路１２
の出力SLをゲートパルスGPL（第２図ｑ参照）で
スイツチングし（GPL“Ｈ”のとき信号SLを通過
させ、“Ｌ”のときは出力“０”とする）左チヤ
ンネル音声信号のPAM信号を出力するスイツチ
ング回路、１５はサンプル・ホールド回路１３の
出力SRをゲートパルスGPR（第２図ｒ参照）でス
イツチングし（GPR“Ｈ”のとき、信号SRを通過
させ、“Ｌ”のときは出力を“０”とする）右チ
ヤンネル音声信号のPAM信号を出力するスイツ
チング回路、１６，１７はそれぞれスイツチング
回路１４，１５の出力中から音声信号成分のみを
抽出するための低域フイルタであり、低域フイル
タ１４，１５よりそれぞれ左チヤンネル音声信
号、右チヤンネル音声信号が出力される。 12 is a signal S L ( second 13 is a difference circuit 10.
The output S 3 ′ of is sampled and held pulse SP4′,
In addition, a sample-hold circuit 14 alternately samples and holds the output S 4 ' of the sum circuit 11 using a sample-and-hold pulse SP3' and outputs a signal S R (see p in Figure 2); 14 is a sample-hold circuit 12;
The output S L of the left channel audio signal is switched by the gate pulse GPL (see Fig. 2 q) (when GPL is "H", the signal S L is passed; when it is "L", the output is "0"). A switching circuit 15 that outputs the PAM signal switches the output S R of the sample-and-hold circuit 13 with a gate pulse GPR (see Figure 2 r) (when GPR is "H", the signal S R is passed through and "L" ”, the output is “0”) A switching circuit outputs the PAM signal of the right channel audio signal, and 16 and 17 are low frequency circuits for extracting only audio signal components from the outputs of the switching circuits 14 and 15, respectively. The low-pass filters 14 and 15 output a left channel audio signal and a right channel audio signal, respectively.

なお、上記実施例において、左、右チヤンネル
の音声信号出力の周波数特性の多少の劣化を許容
する場合は、第１図におけるスイツチング回路１
４，１５を除去し、サンプル・ホールド回路１
２，１３の出力をそれぞれ直接低域フイルタ１
６，１７に入力してもよい。 In the above embodiment, if some deterioration in the frequency characteristics of the left and right channel audio signal outputs is to be tolerated, the switching circuit 1 in FIG.
4 and 15, sample and hold circuit 1
The outputs of 2 and 13 are directly connected to low-pass filter 1.
6 and 17 may be input.

また、上記実施例では(10)式に示すように信号
S1，S2，S3，S4よりパイロツト信号成分Pcを得
ているが、信号S1とS2、または信号S3とS4からパ
イロツト信号成分Pcを得てもよい。 In addition, in the above embodiment, the signal is expressed as shown in equation (10).
Although the pilot signal component Pc is obtained from S 1 , S 2 , S 3 , and S 4 , the pilot signal component Pc may also be obtained from the signals S 1 and S 2 or the signals S 3 and S 4 .

また、上記実施例では、サンプル・ホールド回
路（SH5）１２において、信号S1′をサンプルパ
ルスSP2で、信号S2′をサンプルパルスSP1で、ま
たサンプル・ホールド回路（SH6）において、信
号S3′をサンプルパルスSP4で、信号S4′をサンプ
ルパルスSP3でそれぞれ順次交互にサンプル・ホ
ールドしているが、信号S1′をサンプルパルス
SP3又はSP4、信号S2′をサンプルパルスSP4又は
SP3、信号S3′をサンプルパルスSP2又はSP1、信
号S4′をサンプルパルスSP1又はSP2でそれぞれ順
次交互にサンプル・ホールドしてもよい。 In the above embodiment, the sample and hold circuit (SH5) 12 uses the signal S 1 ' as the sample pulse SP2, the signal S 2 ' as the sample pulse SP1, and the sample and hold circuit (SH6) uses the signal S 3 as the sample pulse SP2. ′ is sampled and held alternately with sample pulse SP4 and signal S 4 ′ with sample pulse SP3, but signal S 1 ′ is sampled and held with sample pulse SP3.
SP3 or SP4, sample pulse SP4 or
SP3, signal S 3 ′ may be sampled and held alternately with sample pulse SP2 or SP1, and signal S 4 ′ may be sampled and held with sample pulse SP1 or SP2, respectively.

また、上記実施例ではサンプル・ホールド回路
はアナログ信号を処理しているが、デイジタル化
して処理（サンプリングした後Ａ／Ｄ変換し、そ
の後はデイジタル的に処理し、ステレオ分離後ア
ナログに戻す）してもよい。 In addition, in the above embodiment, the sample/hold circuit processes an analog signal, but it also processes it digitally (sampling, A/D conversion, then digital processing, and returns to analog after stereo separation). It's okay.

第３図は、上記実施例におけるPLL回路７の
詳細を示している。第３図において、１８はサン
プル・ホールド回路２の出力S1とサンプル・ホー
ルド回路３の出力S2の差（S1−S2）を得るための
差回路、１９はサンプル・ホールド回路４の出力
S3とサンプル・ホールド回路５の出力S4の差（S3
−S4）を得るための差回路、２０は差回路１８の
出力（S1−S2）の差回路１９の出力（S3−S4）の
差（S1−S2−S3＋S4）を得るための差回路であり
この差回路２０の出力は前記Sipに対応する。 FIG. 3 shows details of the PLL circuit 7 in the above embodiment. In FIG. 3, 18 is a difference circuit for obtaining the difference (S 1 - S 2 ) between the output S 1 of sample-and-hold circuit 2 and the output S 2 of sample-and-hold circuit 3, and 19 is a difference circuit for obtaining the difference (S 1 −S 2 ) between the output S 1 of sample-and-hold circuit 2 and the output S 2 of sample-and-hold circuit 3; output
The difference between S 3 and the output S 4 of sample-and-hold circuit 5 (S 3
-S 4 ), 20 is the difference between the output (S 1 -S 2 ) of the difference circuit 18 and the output (S 3 -S 4 ) of the difference circuit 19 (S 1 -S 2 -S 3 +S 4 ), and the output of this difference circuit 20 corresponds to the above-mentioned Sip.

２１は差回路２０の出力を後述の電圧制御発振
器（VCO）出力信号の周波数、位相を制御する
信号に変換するループフイルタ、２２はループフ
イルタ２０の出力信号によつて出力信号の周波
数、位相が制御される電圧制御発振器（VCO）、
２３はVCO２２の出力信号の立上り時から一定
時間は出力“１”で、その他の間は出力“０”と
なる単安定マルチバイブレータ（MM）、２４は
単安定マルチバイブレータ２３の出力を入力とす
る２ビツトのカウンタ、２５はカウンタ２４の出
力条件により、その出力が制御されるマルチプレ
クサであり、このマルチプレクサ２５はカウンタ
２４の２出力が“０”、“０”である場合は、単安
定マルチバイブレータ２３の出力が端子０に現わ
れてサンプル・ホールドパルスSP1となり、カウ
ンタ２４の出力が“１”、“０”の場合は端子１に
出力が現われてサンプル・ホールドパルスSP3と
なり、カウンタ２４の出力が“０”、“１”の場合
は端子２に出力が現われてサンプル・ホールドパ
ルスSP2となり、カウンタ２４の出力が“１”、
“１”の場合は端子３に出力が現われてサンプ
ル・ホールドパルスSP4となる。２６はサンプ
ル・ホールドパルスSP3，SP4の立上りエツジか
ら一定時間“Ｈ”となり、その他の間は“Ｌ”と
なる単安定マルチバイブレータであり、この単安
定マルチバイブレータ２６よりゲートパルス
GPLが出力される。２７はサンプル・ホールド
パルスSP1，SP2の立上りエツジから一定時間
“Ｈ”となり、その他の間は“Ｌ”となる単安定
マルチバイブレータであり、この単安定マルチバ
イブレータ２７よりゲートバルスGPRが出力さ
れる。 21 is a loop filter that converts the output of the difference circuit 20 into a signal that controls the frequency and phase of a voltage-controlled oscillator (VCO) output signal, which will be described later; controlled voltage controlled oscillator (VCO),
23 is a monostable multivibrator (MM) whose output is "1" for a certain period of time from the rise of the output signal of VCO 22 and output is "0" during the rest of the time, and 24 is the input of the output of monostable multivibrator 23. A 2-bit counter 25 is a multiplexer whose output is controlled by the output condition of the counter 24, and when the two outputs of the counter 24 are "0" and "0", the multiplexer 25 is a monostable multivibrator. The output of counter 23 appears at terminal 0 and becomes the sample/hold pulse SP1, and if the output of counter 24 is "1" or "0", the output appears at terminal 1 and becomes the sample/hold pulse SP3, and the output of counter 24 becomes sample/hold pulse SP3. In the case of “0” and “1”, the output appears at terminal 2 and becomes the sample/hold pulse SP2, and the output of the counter 24 becomes “1” and
In the case of "1", an output appears at terminal 3 and becomes a sample/hold pulse SP4. 26 is a monostable multivibrator which becomes "H" for a certain period of time from the rising edge of the sample/hold pulses SP3 and SP4, and becomes "L" during the rest of the time.
GPL is output. 27 is a monostable multivibrator that becomes "H" for a certain period of time from the rising edge of sample/hold pulses SP1 and SP2, and remains "L" during the rest of the time, and gate pulse GPR is output from this monostable multivibrator 27. .

第１図、第３図に示す実施例においては、サン
プル・ホールド回路２〜５、差回路１８，１９，
２０、ループフイルタ２１、VCO２２、単安定
マルチバイブレータ２３、カウンタ２４、マルチ
プレクサ２５でPLLが構成され、サンプル・ホ
ールド回路２〜５および差回路１８，１９，２０
は位相比較器の機能を持つことになる。 In the embodiment shown in FIGS. 1 and 3, sample and hold circuits 2 to 5, difference circuits 18, 19,
20, a loop filter 21, a VCO 22, a monostable multivibrator 23, a counter 24, and a multiplexer 25 constitute a PLL, and sample/hold circuits 2 to 5 and difference circuits 18, 19, 20
will have the function of a phase comparator.

発明の効果 本発明によれば、雑音パルスが重畳したステレ
オコンポジツト信号からの雑音パルスの影響の除
去を、サンプル・ホールド方式によりステレオ復
調を行うに際して左・右音声信号の分離の際に行
うことにより、雑音抑圧効果が高く、かつステレ
オ復調部と一体でIC化が行い易い雑音抑圧回路
が構成できる。Effects of the Invention According to the present invention, the influence of noise pulses from a stereo composite signal superimposed with noise pulses can be removed when separating left and right audio signals when performing stereo demodulation using a sample-and-hold method. As a result, it is possible to configure a noise suppression circuit that has a high noise suppression effect and can be integrated with a stereo demodulation section and easily integrated into an IC.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本考案の一実施例における雑音パルス
抑圧方法を実施する回路のブロツク図、第２図は
第１図に示す回路の動作説明図、第３図は同回路
のPLL回路のブロツク図である。 １……低域フイルタ、２〜５……サンプル・ホ
ールド回路、６……キヤンセル信号発生回路、７
……PLL回路、８……差回路、９……和回路、
１０……差回路、１１……和回路、１２，１３…
…サンプル・ホールド回路、１４，１５……スイ
ツチング回路、１６，１７……低域フイルタ、１
８，１９，２０……差回路、２１……ループフイ
ルタ、２２……電圧制御発振器、２３……単安定
マルチバイブレータ、２４……カウンタ、２５…
…マルチプレクサ、２６，２７……単安定マルチ
バイブレータ、２８……高域フイルタ、２９……
雑音パルス検出回路、３０……インヒビツト信号
発生回路、３１……ゲート回路。 Fig. 1 is a block diagram of a circuit implementing the noise pulse suppression method in an embodiment of the present invention, Fig. 2 is an explanatory diagram of the operation of the circuit shown in Fig. 1, and Fig. 3 is a block diagram of the PLL circuit of the same circuit. It is. 1...Low-pass filter, 2-5...Sample/hold circuit, 6...Cancel signal generation circuit, 7
...PLL circuit, 8...difference circuit, 9...sum circuit,
10... difference circuit, 11... sum circuit, 12, 13...
...Sample/hold circuit, 14,15...Switching circuit, 16,17...Low-pass filter, 1
8, 19, 20... difference circuit, 21... loop filter, 22... voltage controlled oscillator, 23... monostable multivibrator, 24... counter, 25...
...Multiplexer, 26, 27... Monostable multivibrator, 28... High frequency filter, 29...
Noise pulse detection circuit, 30...inhibit signal generation circuit, 31... gate circuit.

Claims (1)

【特許請求の範囲】 １ ステレオコンポジツト信号Ｓ（ｔ）＝（Ｌ＋Ｒ）
＋Psinωs／２＋（Ｌ−Ｒ）sinωsｔを、 t1＝2π／ωs（2n＋１／４） t2＝2π／ωs（2n＋５／４） t3＝2π／ωs（2n＋３／４） t4＝2π／ωs（2n＋７／４） ただし、Psinωs／２ｔ：パイロツト信号 Ｌ：左チヤンネル音声信号 Ｒ：右チヤンネル音声信号 ωs：副搬送波角周波数 ｎ：０，１，２，３…… なるタイミングで別々にサンプルホールドして信
号S1，S2，S3，S4を得、上記信号S1，S2，S3，S4
の内の少なくとも２つよりパイロツト信号成分
Pcを得、上記信号S1，S2，S3，S4とPcより、 S1′＝S1−Pc S2′＝S2＋Pc S3′＝S3−Pc S4′＝S4＋Pc を得、上記信号S1′をｔ＝t2又はｔ＝t3又はｔ＝t4
なるタイミングで、又信号S2′をｔ＝t1又はｔ＝t4
又はｔ＝t3なるタイミングで順次交互にサンプル
ホールドすることにより左チヤンネル音声信号成
分を得、上記信号S3′をｔ＝t4又はｔ＝t2又はｔ＝
t1なるタイミングで、又信号S4′をｔ＝t3又はｔ＝
t1、又はｔ＝t4なるタイミングで順次交互にサン
プルホールドすることにより右チヤンネル音声信
号成分を得るFMステレオ復調回路を有し、ステ
レオコンポジツト信号中に雑音パルスを検出した
際、上記雑音パルスを検出して後の所定時間上記
信号S1′〜S4′のサンプリングを中断することを特
徴とする雑音パルス抑圧方法。[Claims] 1. Stereo composite signal S(t)=(L+R)
+Psinω s /2+(L-R)sinω s t, t 1 =2π/ω s (2n+1/4) t 2 =2π/ω s (2n+5/4) t 3 =2π/ω s (2n+3/4) t 4 =2π/ω s (2n+7/4) where Psinω s /2t: pilot signal L: left channel audio signal R: right channel audio signal ω s : subcarrier angular frequency n: 0, 1, 2, 3... ...The signals S 1 , S 2 , S 3 , S 4 are obtained by sampling and holding them separately at the timing, and the above-mentioned signals S 1 , S 2 , S 3 , S 4 are obtained.
pilot signal components than at least two of
Obtain Pc, and from the above signals S 1 , S 2 , S 3 , S 4 and Pc, S 1 ′=S 1 −Pc S 2 ′=S 2 +Pc S 3 ′=S 3 −Pc S 4 ′=S 4 +Pc and convert the above signal S 1 ' to t=t 2 or t=t 3 or t=t 4
At the same timing, the signal S 2 ' is changed to t=t 1 or t=t 4
Alternatively, obtain the left channel audio signal component by sequentially and alternately sampling and holding at the timing of t = t 3 , and convert the above signal S 3 ' to t = t 4 or t = t 2 or t =
At the timing t 1 , the signal S 4 ' is changed to t=t 3 or t=
It has an FM stereo demodulation circuit that obtains the right channel audio signal component by sequentially and alternately sampling and holding at the timing of t 1 or t = t 4 , and when a noise pulse is detected in the stereo composite signal, the noise pulse is A noise pulse suppression method characterized in that sampling of the signals S 1 ′ to S 4 ′ is interrupted for a predetermined period after detecting the signal S 1 ′ to S 4 ′.
JP14355284A 1984-07-11 1984-07-11 Noise pulse suppressing method Granted JPS6123432A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14355284A JPS6123432A (en) 1984-07-11 1984-07-11 Noise pulse suppressing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14355284A JPS6123432A (en) 1984-07-11 1984-07-11 Noise pulse suppressing method

Publications (2)

Publication Number Publication Date
JPS6123432A JPS6123432A (en) 1986-01-31
JPH0542857B2 true JPH0542857B2 (en) 1993-06-29

Family

ID=15341393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14355284A Granted JPS6123432A (en) 1984-07-11 1984-07-11 Noise pulse suppressing method

Country Status (1)

Country Link
JP (1) JPS6123432A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0444576U (en) * 1990-08-22 1992-04-15

Also Published As

Publication number Publication date
JPS6123432A (en) 1986-01-31

Similar Documents

Publication Publication Date Title
JPS6262105B2 (en)
JPS5564477A (en) Television receiver
US4636836A (en) Phase locked loop system for providing a phase shifted output signal
US4680793A (en) Noise eliminating circuit
JP2001095005A5 (en)
US4164624A (en) Demodulation circuits of FM stereophonic receivers
JPH0542857B2 (en)
US4633496A (en) Low-pass filter circuit
JPH0542856B2 (en)
US5648823A (en) Circuit configuration for intermediate frequency demodulation and device for video signal processing including the circuit
JP4461521B2 (en) Sampling clock generation circuit
JPH0542855B2 (en)
JP2552470B2 (en) Detection circuit
JPS5823981B2 (en) FM stereo receiver interference pulse suppression device
JPS5833734B2 (en) FM stereo demodulation circuit
JPS5919499B2 (en) FM stereo demodulation method
SU1172062A1 (en) Coherent receiver of phase-shift keyed signals
JPH0518295B2 (en)
JPH06318959A (en) Phase synchronizing device
JPS5823983B2 (en) fm stereo receiver
JPS62225039A (en) Multiplex demodulator
JPS6330805B2 (en)
JPH09154148A (en) Clock regeneration circuit
JPS5811144B2 (en) noise suppression circuit
JPH02194745A (en) Demodulation circuit for stereo composite signal of carrier suppress am/fm system

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term