JPH054048Y2 - - Google Patents

Description

【考案の詳細な説明】 〔考案の属する技術分野〕 本考案は、一般に信号源回路に関し、特にその
出力電流値に応じて電源電圧値が段階的に変化
し、以て回路内のトランジスタ等で生ずる発熱が
低く抑えられた信号源回路に関する。[Detailed description of the invention] [Technical field to which the invention pertains] The present invention generally relates to signal source circuits, and in particular, the present invention relates to signal source circuits in which the power supply voltage value changes stepwise in accordance with the output current value. The present invention relates to a signal source circuit in which generated heat is suppressed to a low level.

〔従来技術〕[Prior art]

従来から、インピーダンス測定器等において、
被測定試料に所望の直流電圧・電流を供給する信
号源回路として第３図に示す回路が使用されてい
る。 Traditionally, impedance measuring instruments, etc.
A circuit shown in FIG. 3 is used as a signal source circuit for supplying a desired DC voltage and current to a sample to be measured.

第４図は、第３図の信号源回路の動作説明図で
ある。 FIG. 4 is an explanatory diagram of the operation of the signal source circuit of FIG. 3.

以下、第３図、第４図を用いて、その動作を説
明する。 The operation will be explained below with reference to FIGS. 3 and 4.

第３図において、直流電源１０１〜１０６は
各々、電圧V₁，V₂，V₃，−V₃，−V₂，−V₁（V₃＜
V₂＜V₁）の直流信号を出力するものとする。増
幅器１２４および可変直流電源１４１は、特開昭
58−14850号に開示された複合制御増幅器を等価
的に示したもので、出力電圧V₀、出力電流I₀が所
望設定値になるようにトランジスタ１２５，１２
６を制御する。いま、出力電圧V₀、出力電流I₀が
正の場合を考える。電流Ｉが小さく（第４図のI₁
以下）、トランジスタ１１０，１１７がオン状態、
トランジスタ１１６，１２３がオフ状態にあるも
のとする。この状態では、直流電源１０１から、
トランジスタ１１０，１１７，１２５および抵抗
器１１５，１２２を介してV₀＜V₁の出力電圧V₀
およびＯ＜I₀＜I₁の範囲の出力電流I₀が得られる。
次に、可変直流電源１４１を変化させ、電流Ｉを
I₁＜Ｉ＜I₂の範囲にすると、抵抗器１１５の降下
電圧分によりトランジスタ１１６がオン状態とな
る。これによつてトランジスタ１１０はオフ状態
となる。 In FIG. 3, DC power supplies 101 to 106 have voltages V ₁ , V ₂ , V ₃ , −V ₃ , −V ₂ , −V ₁ (V ₃ <
It is assumed that a DC signal of V ₂ <V ₁ ) is output. The amplifier 124 and the variable DC power supply 141 are
This is an equivalent representation of the composite control amplifier disclosed in No. 58-14850, in which transistors 125 and 12 are connected so that the output voltage V ₀ and output current I ₀ become desired set values.
Control 6. Now, consider the case where the output voltage V ₀ and the output current I ₀ are positive. The current I is small (I ₁ in Figure 4)
(below), transistors 110 and 117 are on,
It is assumed that transistors 116 and 123 are in an off state. In this state, from the DC power supply 101,
Output voltage V ₀ with V ₀ <V ₁ through transistors 110, 117, 125 and resistors 115, 122
and an output current I ₀ in the range O<I ₀ <I ₁ .
Next, change the variable DC power supply 141 to increase the current I.
When I ₁ <I < I ₂ , the voltage drop across resistor 115 turns transistor 116 on. This turns transistor 110 off.

従つて、直流電源１０２からダイオード１０７
を介して直流信号が供給されるようになる。この
とき得られる出力電圧V₀の範囲は、V₀＜V₂であ
る。電流ＩがI₂＜Ｉの範囲では、トランジスタ１
２３，１１６がオン、トランジスタ１１７，１１
０がオフ状態となる。従つて、直流電源１０３か
らダイオード１０８を介して直流信号が供給され
る。このとき、V₀＜V₃の出力電圧V₀およびI₀＞
I₂の出力電流I₀がトランジスタ１２５のエミツタ
から得られる。出力電圧V₀、出力電流I₀が負の場
合、トランジスタ１２９，１３０，１３６，１３
７が前記同様に機能する。以上述べた様に、第３
図の信号源回路は出力電圧V₀、出力電流I₀が正、
負の場合各々、３つの状態で安定する。各安定し
た状態では、各トランジスタは完全にオン若しく
はオフであるためコレクターエミツタ間電圧が極
めて小さく、従つて消費電力は極めて小さいため
発熱は小さい。しかしながら、３状態間の遷移
点、例えば、直流電源１０１，１０６によつて出
力信号が得られる状態から直流電源１０２，１０
５によつて出力信号が得られる状態へ遷移する点
で考えると、トランジスタ１１０がオフしようと
して電力降下を始めると、抵抗器１１２を介して
トランジスタ１１０へのバイアス電流が増加し
又、トランジスタ１１０のコレクターエミツタ間
電圧の上昇によるh_FEの増加によつてトランジス
タ１１６の等価的バイアス電流が増加し、更にト
ランジスタ１１６のエミツタ電流増加により抵抗
器１１５を流れる電流が減少するため負帰還が生
じる。従つて、僅かの区間ではあるが、トランジ
スタ１１０のコレクターエミツタ電圧は上昇する
が、直流電源１０２から出力信号が得られない区
間が生じる。このとき、トランジスタ１１０の発
熱は、最悪（V₁−V₂）×I₁となる。トランジスタ
１３７についても同様である。トランジスタ１１
７，１３０については、最悪（V₂−V₃）×I₂の発
熱量となる。従つて、V₁〜V₃およびI₁，I₂が大き
い場合、トランジスタ１１０，１１７，１３０，
１３７として大容量のトランジスタを使用した
り、放熱設計が必要となるため、高価且つ複雑と
なる欠点があつた。 Therefore, from the DC power supply 102 to the diode 107
A DC signal is now supplied through the . The range of the output voltage V ₀ obtained at this time is V ₀ <V ₂ . When the current I is in the range I ₂ <I, the transistor 1
23, 116 are on, transistors 117, 11
0 is the off state. Therefore, a DC signal is supplied from DC power supply 103 via diode 108. At this time, V ₀ <V ₃ output voltage V ₀ and I ₀ >
The output current I ₀ of I ₂ is obtained from the emitter of transistor 125. When the output voltage V ₀ and the output current I ₀ are negative, the transistors 129, 130, 136, 13
7 functions as described above. As mentioned above, the third
In the signal source circuit shown in the figure, the output voltage V ₀ and output current I ₀ are positive,
Each negative case stabilizes in three states. In each stable state, each transistor is completely on or off, so the collector-emitter voltage is extremely low, and therefore power consumption is extremely low and heat generation is small. However, from a transition point between three states, for example, a state where an output signal is obtained by the DC power supplies 101, 106, the DC power supplies 102, 10
Considering the transition to a state where an output signal is obtained by 5, when the power starts to drop as the transistor 110 tries to turn off, the bias current to the transistor 110 increases through the resistor 112, and the bias current to the transistor 110 increases. An increase in h _FE due to an increase in collector-emitter voltage increases the equivalent bias current of transistor 116, and the increase in emitter current of transistor 116 causes the current flowing through resistor 115 to decrease, resulting in negative feedback. Therefore, although the collector-emitter voltage of the transistor 110 increases for a short period, there is a period in which no output signal is obtained from the DC power supply 102. At this time, the heat generation of the transistor 110 becomes (V ₁ -V ₂ )×I ₁ in the worst case. The same applies to transistor 137. transistor 11
7,130, the worst case calorific value is (V ₂ −V ₃ )×I ₂ . Therefore, when V ₁ to V ₃ and I ₁ , I ₂ are large, transistors 110, 117, 130,
Since a large-capacity transistor is used as the 137 and a heat dissipation design is required, it has the disadvantage of being expensive and complicated.

〔考案の目的〕[Purpose of invention]

本考案は、信号源回路において、回路構成要素
の発熱を抑えるようにすることを目的とする。 An object of the present invention is to suppress heat generation of circuit components in a signal source circuit.

〔考案の構成〕[Structure of the idea]

本考案の信号源回路は、内部に正帰還回路を有
する複数のスイツチ回路と、前記各スイツチ回路
に直流信号を供給する複数の直流電源とを具備し
ており、前記スイツチ回路の出力信号値に関連し
て所定の前記スイツチ回路が対応する前記直流電
源からの信号を導出するとき、正帰還回路の動作
により所望の出力信号値に安定させている。 The signal source circuit of the present invention includes a plurality of switch circuits each having a positive feedback circuit inside, and a plurality of DC power supplies that supply DC signals to each of the switch circuits, and the output signal value of the switch circuit is Relatedly, when a given switch circuit derives a signal from the corresponding DC power supply, the positive feedback circuit stabilizes the output signal at a desired value.

〔実施例〕〔Example〕

第１図は本考案の一実施例を示す回路図で、第
３図と同一部分には同一符号を付している。 FIG. 1 is a circuit diagram showing an embodiment of the present invention, and the same parts as in FIG. 3 are given the same reference numerals.

第２図は、第１図の回路の動作説明図である。 FIG. 2 is an explanatory diagram of the operation of the circuit of FIG. 1.

以下、第１図、第２図を用いて説明する。抵抗
器１１１，１１４，１１８，１２１，１２８，１
３１，１３５，１３８およびキヤパシタ１１３，
１２０，１３３，１４０が無ければ、第３図の回
路と同様に動作し、前述した負帰還の発生によ
り、遷移点でトランジスタ１１０，１１７，１３
０，１３７の発熱が大きくなる。これを防止する
ために、第１図の信号源回路では、抵抗器１１
１，１１４，１１８，１２１，１２８，１３１，
１３５，１３８を設けている。スイツチ回路１１
に関して概略説明すると、抵抗器１１１を介して
トランジスタ１１６にバイアス電流を供給するこ
とにより正帰還をかけ、前記正帰還が前記負帰還
を上まわるようにすることにより、所望電圧値に
安定するようにしている。スイツチ回路１２，１
３，１４に関しても同様である。 This will be explained below using FIGS. 1 and 2. Resistor 111, 114, 118, 121, 128, 1
31, 135, 138 and capacitor 113,
If 120, 133, and 140 were not present, the circuit would operate in the same manner as the circuit shown in FIG.
0,137 heat generation increases. To prevent this, in the signal source circuit of FIG.
1,114,118,121,128,131,
135 and 138 are provided. switch circuit 11
To explain briefly, positive feedback is applied by supplying a bias current to the transistor 116 through the resistor 111, and by making the positive feedback exceed the negative feedback, the voltage is stabilized at a desired voltage value. ing. switch circuit 12,1
The same applies to 3 and 14.

以下、スイツチ回路１１を例にとり数式を用い
て詳細に説明する。Ａ点の電位V₄が−ΔV₄変化
した場合（Ａ点を固定してみれば相対的にV₁が
ΔV₄上昇したことになる）、トランジスタ１１０
のベースバイアス電流の変化ΔI_B1は、等価的に以
下の式で表わされる。 Hereinafter, the switch circuit 11 will be explained in detail using mathematical formulas as an example. When the potential V ₄ at point A changes by -ΔV ₄ (if point A is fixed, V ₁ relatively increases by ΔV ₄ ), the transistor 110
The change in base bias current ΔI _B1 is equivalently expressed by the following equation.

ΔI_B1＝ΔV₄／R₂＋ΔV₄／r_C1・１／h_FE1
−h_FE2（ΔV₄／R₁₂＋ΔV_R1／R₁₁）……(1) 但し、h_FE1，h_FE2は各々トランジスタ１１０，
１１６の電流増幅率、R₂，R₁₁，R₁₂は各々抵抗
器１１２，１１４，１１１の抵抗値、r_C1はトラ
ンジスタ１１０のエミツタ抵抗値、ΔV_R1は抵抗
器１１５の両端電圧の変化分である。 ΔI _B1 = ΔV ₄ /R ₂ +ΔV ₄ /r _C1・1/h _FE1
-h _FE2 (ΔV ₄ /R ₁₂ +ΔV _R1 /R ₁₁ )...(1) However, h _FE1 and h _FE2 are transistors 110 and 110, respectively.
116, R ₂ , R ₁₁ , and R ₁₂ are the resistance values of resistors 112, 114, and 111, respectively, r _C1 is the emitter resistance value of transistor 110, and ΔV _R1 is the change in voltage across resistor 115. be.

(1)式において、第１項〜第３項は各々、抵抗器
１１２を流れる電流の変化、トランジスタ１１０
のコレクタ電圧の変化による等価バイアス電流の
変化、トランジスタ１１６のバイアス電流変化に
よるトランジスタ１１０のバイアス電流変化を表
わす。 In equation (1), the first to third terms are the change in the current flowing through the resistor 112 and the change in the current flowing through the transistor 110, respectively.
2 represents a change in the equivalent bias current due to a change in the collector voltage of , and a change in the bias current of the transistor 110 due to a change in the bias current of the transistor 116.

又、電流Ｉが一定であるという条件は、 ΔI＝ΔV_R1／R₁＋（ΔV₄／R₁₂＋ΔV_R1／R₁₁）（１＋h_FE
2）＝０ ……(2) (1)，(2)式より ΔI_B1／V₄＝１／R₂＋１／r_C1・１／h_FE1−h_F
E2・｛１／R₁₂−（１＋h_FE2）／R₁₂／（１＋h_FE2）＋R_1
1／R₁｝ ＝１／R₂＋１／r_C1・h_FE1−R₁₁／R₁・１／
R₁₂・h_FE2／（１＋h_FE）＋R₁₁／R₁……(3) (3)式が負である条件下（h_FE2≫R₁₁／R₁とすれ
ば、R₁₁／R₁・１／R₁₂＞１／R₂＋１／r_C1・１／h_FE1が
成立する場 合）では、全体として正帰還となる。例えば、電
流I₁で電圧V₄が下降しはじめると、トランジスタ
１１０は、べースバイアス電流I_B1の減少により、
さらにオフされるように帰還される。従つて、電
圧Ｖは、V₂に到つて直流電源１０２から直流信
号が供給されるまで下降する。又、トランジスタ
１１０，１１６のバイアス電圧が遷移動作を開始
する点において、各々、略R₁₁／R₁₂（V₁−V₂），R₁₃／R
₁₄ （V₂−V₃）変化しているので、第２図に示すよう
なヒステリシス特性を有することになる。キヤパ
シタ１１３は、出力電圧の急峻な変化を抑えたい
場合に挿入するキヤパシタで、式(1)においてキヤ
パシタ１１３を含めて考えると、右辺にC₁dv／dt （C₁はキヤパシタ１１３のキヤパシタンス）が加
わるため、C₁dv／dt以外の項の正帰還電流がC₁dv／dt を上まわることはできず、出力電圧V₄の変化が
抑えられる。 Also, the condition that the current I is constant is ΔI=ΔV _R1 /R ₁ +(ΔV ₄ /R ₁₂ +ΔV _R1 /R ₁₁ )(1+h _FE
2 ) = 0 ...(2) From equations (1) and (2), ΔI _B1 /V ₄ =1/R ₂ +1/r _C1・1/h _FE1 −h _F
E2・{1/R ₁₂ −(1+h _FE2 )/R ₁₂ /(1+h _FE2 )+R _1
1 /R ₁ } =1/R ₂ +1/r _C1・h _FE1 −R ₁₁ /R ₁・1/
R ₁₂・h _FE2 / (1 + h _FE ) + R ₁₁ / R ₁ ...(3) Under the condition that equation (3) is negative (h _FE2 ≫ R ₁₁ /R ₁ , R ₁₁ /R ₁・1 /R ₁₂ > 1/R ₂ + 1/r _C1・1/h _FE1 ), positive feedback is obtained as a whole. For example, when voltage V ₄ begins to fall at current I ₁ , transistor ₁₁₀ will
It is fed back to be further turned off. Therefore, voltage V decreases until it reaches V ₂ and a DC signal is supplied from DC power supply 102 . Further, at the point where the bias voltages of transistors 110 and 116 start transition operation, approximately R ₁₁ /R ₁₂ (V ₁ −V ₂ ) and R ₁₃ /R
₁₄ (V ₂ −V ₃ ), it has a hysteresis characteristic as shown in FIG. The capacitor 113 is a capacitor inserted when it is desired to suppress a sudden change in the output voltage.If the capacitor 113 is included in equation (1), C ₁ dv/dt (C ₁ is the capacitance of the capacitor 113) is expressed on the right side. Therefore, the positive feedback current of terms other than C ₁ dv/dt cannot exceed C ₁ dv/dt, and changes in the output voltage V ₄ are suppressed.

他のスイツチ回路１２，１３，１４に関しても
同様に動作する。本実施例では、各２段のスイツ
チ回路を使用したが、所望の段数にすることがで
きる。抵抗器１１２，１１９，１３２，１３９の
代わりに電流ダイオード等の定電流素子を使用す
れば負帰還は小さくなり、従つて小さな正帰還を
施すことによつて全体的な正帰還が実現でき、ヒ
ステリシスも小さくできる。各トランジスタを
FETにより構成することもでき又、抵抗器１１
１，１１８，１３１，１３８の電源側の点は、出
力電圧V₄の遷移に関してその電位が固定された
点であれば、いずれの点に接続してもよい。 The other switch circuits 12, 13, and 14 operate similarly. In this embodiment, two stages of switch circuits are used, but the number of stages can be set as desired. If constant current elements such as current diodes are used in place of the resistors 112, 119, 132, and 139, negative feedback will be reduced. Therefore, by providing small positive feedback, overall positive feedback can be realized, and hysteresis can be reduced. can also be made smaller. each transistor
It can also be configured with a FET, and a resistor 11
The points 1, 118, 131, and 138 on the power supply side may be connected to any point whose potential is fixed with respect to the transition of the output voltage _V4 .

〔考案の効果〕[Effect of idea]

本考案は、各スイツチ回路が正帰還回路を構成
するようにしているので、遷移の途中で安定する
ことなく、所望の直流電源が選択され、各スイツ
チ素子は単にオン若しくはオフするのみなので、
発熱は小さく、小電力容量のスイツチ素子が使用
でき又、放熱手段は不要となる等の効果を有す
る。 In the present invention, each switch circuit constitutes a positive feedback circuit, so the desired DC power source is selected without being stabilized during the transition, and each switch element is simply turned on or off.
The heat generation is small, a switch element with a small power capacity can be used, and a heat dissipation means is not required.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本考案の信号源回路の回路図。第２図
は、第１図の信号源回路の動作説明図。第３図
は、従来の信号源回路の回路図。第４図は、第３
図の信号源回路の動作説明図。 １１〜１４……スイツチ回路、１２４……増幅
器。 FIG. 1 is a circuit diagram of the signal source circuit of the present invention. FIG. 2 is an explanatory diagram of the operation of the signal source circuit of FIG. 1. FIG. 3 is a circuit diagram of a conventional signal source circuit. Figure 4 shows the third
FIG. 3 is an explanatory diagram of the operation of the signal source circuit shown in the figure. 11-14...Switch circuit, 124...Amplifier.

Claims (1)

【実用新案登録請求の範囲】 複数の直流電源と、 負荷を駆動する出力段と、 負荷電流に応じて前記複数の直流電源の中のい
ずれかを前記出力段にその電源として選択的に供
給するスイツチ回路と、 を備えた信号源回路において、 前記スイツチ回路が、 第１の直流電源電圧に関連する電圧を有する第
１端子と、 ダイオード手段を介して第２の直流電源に結合
される第２端子と、 前記第１の直流電源または前記第２の直流電源
を電源として前記出力段に供給する第３端子と、 前記第１端子にコレクタが、前記第２端子にエ
ミツタがそれぞれ結合された第１トランジスタ手
段と、 前記第１トランジスタ手段のベースにコレクタ
が、前記第３端子にエミツタがそれぞれ結合され
た第２トランジスタ手段と、 前記第１端子と、前記第１トランジスタ手段の
ベースとの間に結合された第１バイアス抵抗手段
と、 前記第２端子と、前記第２トランジスタ手段の
ベースとの間に結合された第２バイアス抵抗手段
と、 前記第１端子と、前記第２トランジスタ手段の
ベースとの間に結合された第３バイアス抵抗手段
と、 前記第２端子と、前記第３端子との間に結合さ
れた電流検出用抵抗手段と、 を備えて成ることを特徴とする信号源回路。[Claims for Utility Model Registration] A plurality of DC power supplies, an output stage that drives a load, and selectively supplying any one of the plurality of DC power supplies to the output stage as its power supply depending on the load current. A signal source circuit comprising: a switch circuit; a first terminal having a voltage related to a first DC power supply voltage; and a second DC power supply coupled to a second DC power supply via diode means. a third terminal that supplies the output stage with the first DC power source or the second DC power source as a power source; a third terminal that has a collector coupled to the first terminal and an emitter coupled to the second terminal; between the first terminal and the base of the first transistor means; a collector coupled to the base of the first transistor means and an emitter coupled to the third terminal; a first bias resistance means coupled between the second terminal and the base of the second transistor means; a second bias resistance means coupled between the first terminal and the base of the second transistor means; A signal source circuit comprising: a third bias resistance means coupled between the second terminal and the third terminal; and a current detection resistance means coupled between the second terminal and the third terminal. .