JPH0540470A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH0540470A JPH0540470A JP3002877A JP287791A JPH0540470A JP H0540470 A JPH0540470 A JP H0540470A JP 3002877 A JP3002877 A JP 3002877A JP 287791 A JP287791 A JP 287791A JP H0540470 A JPH0540470 A JP H0540470A
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- character
- dot
- display data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
- Studio Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【目的】 文字、図形の表示ドットパターンデータを格
納するキャラクタ・ジェネレータＲＯＭから縁取りデー
タを除去し、表示データに基いて縁取りデータを生成
し、ＲＯＭ容量を削減する。 【構成】 文字を構成するドットマトリスクの行（又は
ラスタ）順次に表示データを３つのＲＯＭ１２ａ〜１２
ｃに分割格納する。３行分の表示データを同時に読出
し、縁取り制御部１３において、１文字前の最後のデー
タを保持したデータ保持部１４の出力と３行分の表示デ
ータとに基いて、着目ドットの上下左右のドット位置の
４つの表示データについて論理和処理により、縁取りデ
ータをい生成する。
納するキャラクタ・ジェネレータＲＯＭから縁取りデー
タを除去し、表示データに基いて縁取りデータを生成
し、ＲＯＭ容量を削減する。 【構成】 文字を構成するドットマトリスクの行（又は
ラスタ）順次に表示データを３つのＲＯＭ１２ａ〜１２
ｃに分割格納する。３行分の表示データを同時に読出
し、縁取り制御部１３において、１文字前の最後のデー
タを保持したデータ保持部１４の出力と３行分の表示デ
ータとに基いて、着目ドットの上下左右のドット位置の
４つの表示データについて論理和処理により、縁取りデ
ータをい生成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＲＴ等に文字や図面
の表示を行う表示制御装置（オン・スクリーン・ディス
プレイコントローラＯＳＤＣ）に関し、特に表示と背景
とを区別するための縁取りを文字、図形に付加するよう
にした表示制御装置の関する。
の表示を行う表示制御装置（オン・スクリーン・ディス
プレイコントローラＯＳＤＣ）に関し、特に表示と背景
とを区別するための縁取りを文字、図形に付加するよう
にした表示制御装置の関する。
【０００２】
【従来の技術】縁取りを表示文字、図形等に付加する公
知の手段として、キャラクタ・ジェネレータＲＯＭにキ
ャラクタ・パターンと共に縁取りデータを記憶させる方
式のものがある。このＲＯＭには、画素値の「０」から
「１」又は「１」から「０」に変化した所が縁取りパタ
ーンが記憶され、「１１」のように連続した所がキャラ
クタパターンとして記憶されている。
知の手段として、キャラクタ・ジェネレータＲＯＭにキ
ャラクタ・パターンと共に縁取りデータを記憶させる方
式のものがある。このＲＯＭには、画素値の「０」から
「１」又は「１」から「０」に変化した所が縁取りパタ
ーンが記憶され、「１１」のように連続した所がキャラ
クタパターンとして記憶されている。
【０００３】
【発明が解決しようとする課題】上述の方式のキャラク
タ・ジェネレータでは、「１０」又は「０１」のパター
ンを文字として使用できないので、文字を構成する画素
の最小単位が２ドットとなり、文字のドット構成が大き
くなる。文字のドット構成が大きくなると、高品質の表
示が得られる反面、キャラクタ・ジェネレータＲＯＭへ
の書込みデータ量が増えてＲＯＭ容量が大きくなると共
に読出しアドレス用のドットカウンタの段数が増えた
り、ドットクロックの周波数が高くなる問題が生じる。
これはキャラクタジェネレータのＬＳＩチップ面積及び
消費電力の増加をもたらす。また、文字のドット構成が
小さくてよく、従ってあまり高品質の文字表示を必要と
しない用途には、過剰品質になる不都合もある。
タ・ジェネレータでは、「１０」又は「０１」のパター
ンを文字として使用できないので、文字を構成する画素
の最小単位が２ドットとなり、文字のドット構成が大き
くなる。文字のドット構成が大きくなると、高品質の表
示が得られる反面、キャラクタ・ジェネレータＲＯＭへ
の書込みデータ量が増えてＲＯＭ容量が大きくなると共
に読出しアドレス用のドットカウンタの段数が増えた
り、ドットクロックの周波数が高くなる問題が生じる。
これはキャラクタジェネレータのＬＳＩチップ面積及び
消費電力の増加をもたらす。また、文字のドット構成が
小さくてよく、従ってあまり高品質の文字表示を必要と
しない用途には、過剰品質になる不都合もある。
【０００４】本発明は、この問題に鑑みてなされたもの
で、文字、図形パターンデータのみを記憶したキャラク
タ・ジェネレータＲＯＭを使用して、その読出しデータ
に縁取りデータを付加することにより、全体としてキャ
ラクタ・ジェネレータの回路規模を小さくすることを目
的とする。
で、文字、図形パターンデータのみを記憶したキャラク
タ・ジェネレータＲＯＭを使用して、その読出しデータ
に縁取りデータを付加することにより、全体としてキャ
ラクタ・ジェネレータの回路規模を小さくすることを目
的とする。
【０００５】
【課題を解決するための手段】本発明の表示制御装置
は、文字、図形等の表示ドットパータンを記憶した記憶
部（ＲＯＭ１２）と、上記記憶部から表示の行方向走査
に対応して読出される表示データと並行して、表示文字
又は図形の周囲に縁取りを付ける縁取りデータを生成す
る縁取り制御部１３とを備える。
は、文字、図形等の表示ドットパータンを記憶した記憶
部（ＲＯＭ１２）と、上記記憶部から表示の行方向走査
に対応して読出される表示データと並行して、表示文字
又は図形の周囲に縁取りを付ける縁取りデータを生成す
る縁取り制御部１３とを備える。
【０００６】上記縁取り制御部は、１文字前の上記表示
データ中の行方向の終端データを記憶するデータ保持手
段１４と、上記表示データと、この表示データに対応し
た行番号の１つ前及び後の各行の番号に対応した表示デ
ータと、上記データ保持手段の出力とを参照して、表示
面に関して着目ドットの上下左右のドット位置に表示デ
ータがある場合に上記着目ドットに対し縁取りデータを
与える論理和手段（ゲート２３）とを具備する。
データ中の行方向の終端データを記憶するデータ保持手
段１４と、上記表示データと、この表示データに対応し
た行番号の１つ前及び後の各行の番号に対応した表示デ
ータと、上記データ保持手段の出力とを参照して、表示
面に関して着目ドットの上下左右のドット位置に表示デ
ータがある場合に上記着目ドットに対し縁取りデータを
与える論理和手段（ゲート２３）とを具備する。
【０００７】上記表示データ及び縁取りデータに基いて
縁取りの付いた文字又は図形の表示を得る。なお、行は
実施例におけるラスタに対応する。
縁取りの付いた文字又は図形の表示を得る。なお、行は
実施例におけるラスタに対応する。
【０００８】
【作用】記憶部に格納するのは表示ドットパターンのデ
ータのみであり、読出した表示データを基に縁取り表示
を行う。縁取りデータを記憶しないので、記憶部の記憶
容量は少なくてよく、また文字のドット構成が大きくな
らない。縁取りデータは隣接３行分の表示データ及び１
文字前の表示データの行方向の終端データに基いて論理
和ゲートよって生成されるから、簡単な回路手段を用い
て表示速度に追従した高速動作が容易に得られる。縁取
りデータの生成のために３行分の表示データを同時に参
照する。このため記憶部を３つに分割し、同時（並行）
アクセスを可能としている。表示データを行うごとに分
割記憶するため、分割されているどの行をどの記憶手段
から読出すかを指示する必要があり、データ格納位置を
示すアドレス情報を作成する。また３行の表示データの
うち表示の用いるデータを選択するための識別情報も作
成する。
ータのみであり、読出した表示データを基に縁取り表示
を行う。縁取りデータを記憶しないので、記憶部の記憶
容量は少なくてよく、また文字のドット構成が大きくな
らない。縁取りデータは隣接３行分の表示データ及び１
文字前の表示データの行方向の終端データに基いて論理
和ゲートよって生成されるから、簡単な回路手段を用い
て表示速度に追従した高速動作が容易に得られる。縁取
りデータの生成のために３行分の表示データを同時に参
照する。このため記憶部を３つに分割し、同時（並行）
アクセスを可能としている。表示データを行うごとに分
割記憶するため、分割されているどの行をどの記憶手段
から読出すかを指示する必要があり、データ格納位置を
示すアドレス情報を作成する。また３行の表示データの
うち表示の用いるデータを選択するための識別情報も作
成する。
【０００９】
【実施例】図１の本発明の一実施例の表示制御装置を示
す。例えばＣＲＴスクリーンに表示する文字、図形に対
応したコードはビデオＲＡＭ（ＶＲＡＭ）１０に記憶さ
れている。このＶＲＡＭ１０の内容は、ドットクロック
及びＣＲＴの同期信号を計数する水平位置カウンタ／垂
直位置カウンタ９から与えられるアドレスに基づいて読
出され、１文字ずつキャラクタコードラッチ１１に取込
まれる。キャラクタコードラッチ１１の出力ａは、キャ
ラクタ・ジェネレータＲＯＭ１２（ＣＧＲＯＭ）に、文
字種（パターン）を指定するアドレスデータとして与え
られる。従ってＣＧＲＯＭ１２から表示すべき文字パタ
ーンデータがＣＲＴの画面走査に同期して読出される。
す。例えばＣＲＴスクリーンに表示する文字、図形に対
応したコードはビデオＲＡＭ（ＶＲＡＭ）１０に記憶さ
れている。このＶＲＡＭ１０の内容は、ドットクロック
及びＣＲＴの同期信号を計数する水平位置カウンタ／垂
直位置カウンタ９から与えられるアドレスに基づいて読
出され、１文字ずつキャラクタコードラッチ１１に取込
まれる。キャラクタコードラッチ１１の出力ａは、キャ
ラクタ・ジェネレータＲＯＭ１２（ＣＧＲＯＭ）に、文
字種（パターン）を指定するアドレスデータとして与え
られる。従ってＣＧＲＯＭ１２から表示すべき文字パタ
ーンデータがＣＲＴの画面走査に同期して読出される。
【００１０】ＣＧＲＯＭ１２は、同時アクセス可能な３
つのＲＯＭ１２ａ、１２ｂ、１２ｃ（ＲＯＭ０〜ＲＯＭ
２）で構成されている。なお、これらのＲＯＭ１２ａ〜
１２ｃは１つのＲＯＭで構成されてよく、また実質的に
３つの並列出力が得られるならば、からなずしも同時ア
クセス可能でなくてもよい。即ち、充分に高速の読出し
が可能であれば、３つのＲＯＭ１２ａ〜１２ｃに対応す
るＲＯＭ領域を順次アクセスして、ラッチ等により３つ
の並列出力を形成することもできる。
つのＲＯＭ１２ａ、１２ｂ、１２ｃ（ＲＯＭ０〜ＲＯＭ
２）で構成されている。なお、これらのＲＯＭ１２ａ〜
１２ｃは１つのＲＯＭで構成されてよく、また実質的に
３つの並列出力が得られるならば、からなずしも同時ア
クセス可能でなくてもよい。即ち、充分に高速の読出し
が可能であれば、３つのＲＯＭ１２ａ〜１２ｃに対応す
るＲＯＭ領域を順次アクセスして、ラッチ等により３つ
の並列出力を形成することもできる。
【００１１】ＲＯＭ１２ａ〜１２ｃには、図２（Ａ）〜
（Ｄ）に示すように、各文字パターンを構成するマトリ
ックスの行をラスタ−順次（ライン順次）に分解したキ
ャラクタデータが分割記憶されている。図２（Ａ）に示
す例では、文字パターンは９行×８列のマトリックスで
構成され、図２（Ｂ）のように各行に対応した０、３、
６のラスタのデータはＲＯＭ０（１２ａ）に格納され、
図２（Ｃ）のように１、４、７ラスタのデータはＲＯＭ
１（１２ｂ）に格納され、図２（Ｄ）のように２、５、
８ラスタのデータはＲＯＭ２（１２ｃ）に格納されてい
る。
（Ｄ）に示すように、各文字パターンを構成するマトリ
ックスの行をラスタ−順次（ライン順次）に分解したキ
ャラクタデータが分割記憶されている。図２（Ａ）に示
す例では、文字パターンは９行×８列のマトリックスで
構成され、図２（Ｂ）のように各行に対応した０、３、
６のラスタのデータはＲＯＭ０（１２ａ）に格納され、
図２（Ｃ）のように１、４、７ラスタのデータはＲＯＭ
１（１２ｂ）に格納され、図２（Ｄ）のように２、５、
８ラスタのデータはＲＯＭ２（１２ｃ）に格納されてい
る。
【００１２】ＲＯＭ１２ａ〜１２ｃは、隣接する３本の
ラスタについての文字パターンデータが同時に読出され
るように並行アクセスされる。例えば、図２（Ａ）にお
いて表示しようとしている行位置が４番目のラスタに対
応するとき、ＲＯＭ１から対応する行の文字パターンを
読出すと同時に（図２（Ｃ））、ＲＯＭ０から３行目
（図２（Ｂ））、ＲＯＭ２から５行目の文字パターンデ
ータを夫々読出す（図２（Ｄ））。なお、読出された各
データは、図２の例では８列分並列（同時）である。
ラスタについての文字パターンデータが同時に読出され
るように並行アクセスされる。例えば、図２（Ａ）にお
いて表示しようとしている行位置が４番目のラスタに対
応するとき、ＲＯＭ１から対応する行の文字パターンを
読出すと同時に（図２（Ｃ））、ＲＯＭ０から３行目
（図２（Ｂ））、ＲＯＭ２から５行目の文字パターンデ
ータを夫々読出す（図２（Ｄ））。なお、読出された各
データは、図２の例では８列分並列（同時）である。
【００１３】このような読出し順に基づくＲＯＭ１２ａ
〜１２ｃの同時アクセスを行うために、ＣＲＴの同期信
号ＳＹＮＣを計数するラスタカウンタ１８の出力をラス
タアドレスデコーダ１７がデコードし、各ＲＯＭへＲＯ
Ｍアドレスｂ０〜ｂ２を供給する。ＲＯＭ１２ａ〜１２
ｃから読出された文字パターンデータｃ０〜ｃ２は、縁
取り制御部１３に供給される。縁取り制御部１３は、読
出された各８ドット（列）×３ラスタ分のデータの中央
のラスタの文字データに基いて表示用のキャラクタデー
タを作成すると共に、表示文字と背景との間に付加する
縁取りのための縁取りデータを生成する。なお、ＲＯＭ
１２ａ〜１２ｃから読出された３ラスタ分の文字データ
のどれが中央のラスタ位置に相当するかを指示するため
に、ラスタアドレスデコーダ１７から識別信号ｄが縁取
り制御部１３に与えられる。
〜１２ｃの同時アクセスを行うために、ＣＲＴの同期信
号ＳＹＮＣを計数するラスタカウンタ１８の出力をラス
タアドレスデコーダ１７がデコードし、各ＲＯＭへＲＯ
Ｍアドレスｂ０〜ｂ２を供給する。ＲＯＭ１２ａ〜１２
ｃから読出された文字パターンデータｃ０〜ｃ２は、縁
取り制御部１３に供給される。縁取り制御部１３は、読
出された各８ドット（列）×３ラスタ分のデータの中央
のラスタの文字データに基いて表示用のキャラクタデー
タを作成すると共に、表示文字と背景との間に付加する
縁取りのための縁取りデータを生成する。なお、ＲＯＭ
１２ａ〜１２ｃから読出された３ラスタ分の文字データ
のどれが中央のラスタ位置に相当するかを指示するため
に、ラスタアドレスデコーダ１７から識別信号ｄが縁取
り制御部１３に与えられる。
【００１４】縁取りデータは、表示しようとしているキ
ャラクタデータの各ドットについて、各ドットのデータ
及びその上下左右のドット位置の文字パターンデータを
参照して、これら５つのデータの論理和として生成され
る。上下のドット位置のデータは中央のラスタの上及び
下のラスタの文字パターンデータから得られ、また左右
のドット位置のデータは中央のラスタの文字パターンデ
ータから得られる。
ャラクタデータの各ドットについて、各ドットのデータ
及びその上下左右のドット位置の文字パターンデータを
参照して、これら５つのデータの論理和として生成され
る。上下のドット位置のデータは中央のラスタの上及び
下のラスタの文字パターンデータから得られ、また左右
のドット位置のデータは中央のラスタの文字パターンデ
ータから得られる。
【００１５】図２（Ａ）に示すような文字パターンで
は、ＣＲＴ画面に向って右隣りに位置する文字表示領域
に縁取りがずれ込む。このため縁取り制御部１３で作成
されたキャラクタデータ中の右端の列に対応するデータ
ｅが前データ保持部１４においてラッチされる。縁取り
制御部１３は、ＲＯＭ１２ａ〜１２ｃから読出された３
ラスタ分の文字データと共に、前データ保持部１４に保
持されている左隣りの表示文字の右端列に位置するドッ
トの文字データを参照して縁取りデータを生成する。
は、ＣＲＴ画面に向って右隣りに位置する文字表示領域
に縁取りがずれ込む。このため縁取り制御部１３で作成
されたキャラクタデータ中の右端の列に対応するデータ
ｅが前データ保持部１４においてラッチされる。縁取り
制御部１３は、ＲＯＭ１２ａ〜１２ｃから読出された３
ラスタ分の文字データと共に、前データ保持部１４に保
持されている左隣りの表示文字の右端列に位置するドッ
トの文字データを参照して縁取りデータを生成する。
【００１６】図３は図２に示したＲＯＭデータに基いて
縁取り制御部１３においてキャラクタデータ及び縁取り
データが生成される様子を示す。まずラスタアドレスが
０のときには、ＲＯＭ０及びＲＯＭ１のアドレス０が指
定され、夫々から対応する８ドット分の文字データが読
出されて、縁取り制御部１３に与えられる。なお、縁取
り形成に必要な３ラスタ分のデータのうち上ラスタのデ
ータは、このときには無データであるので、ダミーのオ
ール０のデータが供給される。ラスタアドレスデコーダ
１７からは、ＲＯＭ０の出力が表示すべきデータである
ことを示す識別番号ｄが制御部１３に与えられる。従っ
て、キャラクタデータｆとしては、中央ラスタのデータ
がそのまま用いられる。縁取りデータは、中央行の各ド
ットについてその上下左右のドット画素値の論理和とし
て生成される。従って、丸印で示す左から４番目〜６番
目のドッド位置に縁取りデータｇが生成される。
縁取り制御部１３においてキャラクタデータ及び縁取り
データが生成される様子を示す。まずラスタアドレスが
０のときには、ＲＯＭ０及びＲＯＭ１のアドレス０が指
定され、夫々から対応する８ドット分の文字データが読
出されて、縁取り制御部１３に与えられる。なお、縁取
り形成に必要な３ラスタ分のデータのうち上ラスタのデ
ータは、このときには無データであるので、ダミーのオ
ール０のデータが供給される。ラスタアドレスデコーダ
１７からは、ＲＯＭ０の出力が表示すべきデータである
ことを示す識別番号ｄが制御部１３に与えられる。従っ
て、キャラクタデータｆとしては、中央ラスタのデータ
がそのまま用いられる。縁取りデータは、中央行の各ド
ットについてその上下左右のドット画素値の論理和とし
て生成される。従って、丸印で示す左から４番目〜６番
目のドッド位置に縁取りデータｇが生成される。
【００１７】同様にして、ラスタアドレスが１のときに
は、ＲＯＭ０〜２の各アドレス０からデータが読出さ
れ、ＲＯＭ１のデータがキャラクタデータｇとして導出
され、中央行の３番目及び７番目のドット位置に縁取り
データｆが生成される。ラスタアドレスが３のときに
は、形成されたキャラクタデータの右端ドットの画素値
が前データ保持部１４においてラッチされる。このラッ
チされたデータｅは、次の右隣りの文字領域において図
３の点線Ｅで示すような縁取りデータを生成するために
使用される。
は、ＲＯＭ０〜２の各アドレス０からデータが読出さ
れ、ＲＯＭ１のデータがキャラクタデータｇとして導出
され、中央行の３番目及び７番目のドット位置に縁取り
データｆが生成される。ラスタアドレスが３のときに
は、形成されたキャラクタデータの右端ドットの画素値
が前データ保持部１４においてラッチされる。このラッ
チされたデータｅは、次の右隣りの文字領域において図
３の点線Ｅで示すような縁取りデータを生成するために
使用される。
【００１８】図１において、縁取り制御部１３から得ら
れたキャラクタデータｆ及び縁取りデータｇは、シフト
レジスタ１５に夫々８ドット分並列で書込まれ、ドット
クロックにより直列に読出される。従ってシフトレジス
タ１５から図３のようなキャラクタ信号Ｆ、縁取り信号
Ｇが得られる。これらの信号は２ビットのデータとして
画表示制御部１６に供給される。画面表示制御部１６に
は、文字、背景及び縁取りの各色を定めるデータが供給
されていて、上記２ビットのデータＦ、Ｇに基いて各色
のデータが選択され、表示色信号ｈとしてＣＲＴに出力
される。また画面表示制御部１６は２ビットデータＦ、
Ｇに基いて有効データが出力されているか否かを示すブ
ランキング信号ｉを出力する。
れたキャラクタデータｆ及び縁取りデータｇは、シフト
レジスタ１５に夫々８ドット分並列で書込まれ、ドット
クロックにより直列に読出される。従ってシフトレジス
タ１５から図３のようなキャラクタ信号Ｆ、縁取り信号
Ｇが得られる。これらの信号は２ビットのデータとして
画表示制御部１６に供給される。画面表示制御部１６に
は、文字、背景及び縁取りの各色を定めるデータが供給
されていて、上記２ビットのデータＦ、Ｇに基いて各色
のデータが選択され、表示色信号ｈとしてＣＲＴに出力
される。また画面表示制御部１６は２ビットデータＦ、
Ｇに基いて有効データが出力されているか否かを示すブ
ランキング信号ｉを出力する。
【００１９】これらの信号ｈ、ｉに基づいてＣＲＴ画面
に形成される表示文字は、例えば図４にようになる。図
４において、斜線部Ａは文字に対応する色が付された部
分で、丸印Ｂは縁取りに対応する色が付された部分であ
る。丸印Ｃは、右側の文字領域において左隣りの文字の
右端部に対して付加された縁取りである。縁取り制御部
１３は、図５のような論理回路によって構成することが
できる。この論理回路は、上述例のように文字パターン
が縦９（行）×横８（列）のドット構成である場合に、
横８ドット分を並列に処理する８つのブロックＢ１〜Ｂ
８から成る。各ブロックは、ＲＯＭ１２ａ〜１２ｃの出
力に対応する縦方向に並ぶ３ドット（３ラスタ分）分の
データ入力端Ｉ０〜Ｉ２を持っている。第１のブロック
Ｂ１の入力端Ｉ０〜Ｉ２は、ＲＯＭ１２ａ〜１２ｃ（Ｒ
ＯＭ０〜ＲＯＭ１）の各８ドット分の並列出力のうちの
左から１番目（１列目）のドットに対応する文字データ
ｓ１を受ける。同様に第２のブロックの入力端Ｉ０〜Ｉ
２は、左から２番目の文字データｓ２を受ける。以下同
様にして、ブロックＢｎがＮ番目（ｎ列目）の文字デー
タｓｎを扱う。
に形成される表示文字は、例えば図４にようになる。図
４において、斜線部Ａは文字に対応する色が付された部
分で、丸印Ｂは縁取りに対応する色が付された部分であ
る。丸印Ｃは、右側の文字領域において左隣りの文字の
右端部に対して付加された縁取りである。縁取り制御部
１３は、図５のような論理回路によって構成することが
できる。この論理回路は、上述例のように文字パターン
が縦９（行）×横８（列）のドット構成である場合に、
横８ドット分を並列に処理する８つのブロックＢ１〜Ｂ
８から成る。各ブロックは、ＲＯＭ１２ａ〜１２ｃの出
力に対応する縦方向に並ぶ３ドット（３ラスタ分）分の
データ入力端Ｉ０〜Ｉ２を持っている。第１のブロック
Ｂ１の入力端Ｉ０〜Ｉ２は、ＲＯＭ１２ａ〜１２ｃ（Ｒ
ＯＭ０〜ＲＯＭ１）の各８ドット分の並列出力のうちの
左から１番目（１列目）のドットに対応する文字データ
ｓ１を受ける。同様に第２のブロックの入力端Ｉ０〜Ｉ
２は、左から２番目の文字データｓ２を受ける。以下同
様にして、ブロックＢｎがＮ番目（ｎ列目）の文字デー
タｓｎを扱う。
【００２０】各ブロックＢ１〜Ｂ８の入力端Ｉ０〜Ｉ２
に連なるゲート回路２０は、図３に示したようにラスタ
アドレスが０のときに、上側ラスタに対応したダミーの
オール０の文字データＦＣＣＸを導入するために利用さ
れる。また、このゲート回路２０は、ラスタアドレスが
８のときに下側ラスタに対応したダミーのオール０の文
字データＬＣＣＸを導入するためにも使われる。
に連なるゲート回路２０は、図３に示したようにラスタ
アドレスが０のときに、上側ラスタに対応したダミーの
オール０の文字データＦＣＣＸを導入するために利用さ
れる。また、このゲート回路２０は、ラスタアドレスが
８のときに下側ラスタに対応したダミーのオール０の文
字データＬＣＣＸを導入するためにも使われる。
【００２１】ゲート回路２０の出力に連なるゲート回路
２１は、３つのＲＯＭ０〜ＲＯＭ２の中央ラスタに相当
する出力データを選択する選択回路であり、ラスタアド
レスデコーダ１７から供給される識別番号ｄ（ｄ０〜ｄ
２）に基づいてゲート回路２０からの３つの出力のうち
１つが選択して出力されりる。ゲート回路２１の出力は
バッファ２２を介してキャラクタデータｆ１として出力
される。
２１は、３つのＲＯＭ０〜ＲＯＭ２の中央ラスタに相当
する出力データを選択する選択回路であり、ラスタアド
レスデコーダ１７から供給される識別番号ｄ（ｄ０〜ｄ
２）に基づいてゲート回路２０からの３つの出力のうち
１つが選択して出力されりる。ゲート回路２１の出力は
バッファ２２を介してキャラクタデータｆ１として出力
される。
【００２２】各ブロックのゲート２３は、着目している
ドットと上下左右の４つのドットのデータの論理和をと
って縁取りデータｇを形成するＯＲ回路として機能す
る。第２ブロックＢ２に典型的に示されるように５入力
のゲート２３は、同ブロック内のＲＯＭ０〜ＲＯＭ１の
３つの出力データをゲート２０から縦並びの３ドット分
のデータとして受けると共に、バッファ２４を介して前
のブロックＢ１からデータｑ１及び後のブロックＢ３か
らのデータｑ３を夫々横並びの左右のデータとして受け
る。従ってゲート２３から着目しているドット位置にお
いて縁取りを付加するか否かを示す縁取りデータｑが得
られる。
ドットと上下左右の４つのドットのデータの論理和をと
って縁取りデータｇを形成するＯＲ回路として機能す
る。第２ブロックＢ２に典型的に示されるように５入力
のゲート２３は、同ブロック内のＲＯＭ０〜ＲＯＭ１の
３つの出力データをゲート２０から縦並びの３ドット分
のデータとして受けると共に、バッファ２４を介して前
のブロックＢ１からデータｑ１及び後のブロックＢ３か
らのデータｑ３を夫々横並びの左右のデータとして受け
る。従ってゲート２３から着目しているドット位置にお
いて縁取りを付加するか否かを示す縁取りデータｑが得
られる。
【００２３】第１ブロックＢ１については、縁取りデー
タを形成するゲート２３は、１つ前の文字表示領域の右
端ドット位置が文字データであるか否かを示す前データ
保持部１４のラッチ出力ｅを受けて、論理和演算を行
う。以上は文字のドット構成が縦９×横８の場合である
が、実際には縦１８×横１２のドットマトリクスが使用
される。図６は後者のドットパターンの場合のＲＯＭ０
〜ＲＯＭ２への文字データの分割格納を示すデータマッ
プである。この場合でも、ラスタ０〜１８に対応する文
字データをラスタ順次にＲＯＭ０〜ＲＯＭ２に割振って
格納する。図１のアドレスデコーダ１７から各ＲＯＭ１
２ａ〜１２ｃに供給するＲＯＭアドレスは０〜１５であ
り、従ってアドレスデコーダｂ０〜ｂ２は各３ビットで
ある。
タを形成するゲート２３は、１つ前の文字表示領域の右
端ドット位置が文字データであるか否かを示す前データ
保持部１４のラッチ出力ｅを受けて、論理和演算を行
う。以上は文字のドット構成が縦９×横８の場合である
が、実際には縦１８×横１２のドットマトリクスが使用
される。図６は後者のドットパターンの場合のＲＯＭ０
〜ＲＯＭ２への文字データの分割格納を示すデータマッ
プである。この場合でも、ラスタ０〜１８に対応する文
字データをラスタ順次にＲＯＭ０〜ＲＯＭ２に割振って
格納する。図１のアドレスデコーダ１７から各ＲＯＭ１
２ａ〜１２ｃに供給するＲＯＭアドレスは０〜１５であ
り、従ってアドレスデコーダｂ０〜ｂ２は各３ビットで
ある。
【００２４】図７はラスタアドレスデコーダ１７が出力
するＲＯＭアドレスｂ０〜ｂ２及び識別信号ｄを示すデ
コード説明図である。ラスタアドレス０〜１７に対し、
図６に示したデータ分割に従って０〜５の値をとる各３
ビットのＲＯＭアドレスｂ０〜ｂ２が形成される。また
識別信号ｄ０〜ｄ２はラスタ順次で１となる。この例で
はラスタアドレスデコーダ１７から供給される識別信号
出力は３線であるが、２ビットデータであってもよい。
するＲＯＭアドレスｂ０〜ｂ２及び識別信号ｄを示すデ
コード説明図である。ラスタアドレス０〜１７に対し、
図６に示したデータ分割に従って０〜５の値をとる各３
ビットのＲＯＭアドレスｂ０〜ｂ２が形成される。また
識別信号ｄ０〜ｄ２はラスタ順次で１となる。この例で
はラスタアドレスデコーダ１７から供給される識別信号
出力は３線であるが、２ビットデータであってもよい。
【００２５】
【発明の効果】本発明によると、縁取りデータを表示ド
ットパターンのデータと共に記憶手段に記憶しておく必
要がないので、記憶手段の容量が小さくてよく、また表
示する文字、図形のドット構成が縁取りデータを記憶す
るために不必要に大きくなるようなことがないという効
果を有する。従って縁取り付の高品質の文字、図形表示
を行う簡易な構成の表示制御装置が得られる。
ットパターンのデータと共に記憶手段に記憶しておく必
要がないので、記憶手段の容量が小さくてよく、また表
示する文字、図形のドット構成が縁取りデータを記憶す
るために不必要に大きくなるようなことがないという効
果を有する。従って縁取り付の高品質の文字、図形表示
を行う簡易な構成の表示制御装置が得られる。
【図１】表示制御装置の実施例を説明するための、一実
施例構成図である。
施例構成図である。
【図２】キャラクタ・ジェネレータＲＯＭの記憶内容を
示すパターン構成図である。
示すパターン構成図である。
【図３】キャラクタデータ及び縁取りデータの形成説明
図である。
図である。
【図４】縁取り付きの表示文字パターン説明図である。
【図５】縁取り制御部の詳細説明図である。
【図６】キャラクタ・ジェネレータＲＯＭの記憶内容を
示すデータフォーマットである。
示すデータフォーマットである。
【図７】ラスタアドレスデコーダの出力説明図である。
１０…ＶＲＡＭ １１…キャラクタコードラッチ １２…キャラクタ・ジェネレータＲＯＭ １３…縁取り制御部 １４…前データ保持部 １５…シフトレジスタ １６…画像表示制御部 １７…ラスタアドレスデコーダ １８…ラスタカウンタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 5/36 8121−5Ｇ Ｈ０４Ｎ 5/262 7337−5Ｃ 5/66 Ｄ 7205−5Ｃ (72)発明者 玄馬 哲 東京都千代田区丸の内二丁目６番１号 富 士通デバイス株式会社内
Claims (3)
- 【請求項１】 文字、図形等の表示ドットパータンを記
憶した記憶部と、 上記記憶部から表示の行方向走査に対応して読出される
表示データと並行して、表示文字又は図形の周囲に縁取
りを付ける縁取りデータを生成する縁取り制御部とを有
し、 上記縁取り制御部は、１文字前の上記表示データ中の行
方向の終端データを記憶するデータ保持手段と、 上記表示データと、この表示データに対応した行番号の
１つ前及び後の各行の番号に対応した表示データと、上
記データ保持手段の出力とを参照して、表示面に関して
着目ドットの上下左右のドット位置に表示データがある
場合に上記着目ドットに対し縁取りデータを与える論理
和手段とを具備し、 上記表示データ及び縁取りデータに基いて縁取りの付い
た文字又は図形の表示を得ることを特徴とする表示制御
装置。 - 【請求項２】 上記表示ドットパターンを記憶した記憶
部が、上記行番号の順に表示データを分割して記憶した
３つの記憶手段から成り、これらの記録手段から同時に
隣接した３行に対応する表示データを読出すように構成
した請求項１記載の表示制御装置。 - 【請求項３】 上記行方向走査に対応して順次形成され
る上記行番号のデータを入力とし、上記隣接した３行に
対応した表示データを読出すために、上記３つの記憶手
段の夫々のデータ格納位置を示すアドレスを出力すると
共に、隣接した３行の表示データのうちの中央の行の表
示データを示す識別信号を出力するデコーダを備えるこ
とを特徴とする請求項２記載の表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3002877A JPH0540470A (ja) | 1991-01-14 | 1991-01-14 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3002877A JPH0540470A (ja) | 1991-01-14 | 1991-01-14 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0540470A true JPH0540470A (ja) | 1993-02-19 |
Family
ID=11541586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3002877A Pending JPH0540470A (ja) | 1991-01-14 | 1991-01-14 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0540470A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1087553C (zh) * | 1994-06-17 | 2002-07-10 | 汤姆森消费电子有限公司 | 数字视频信号处理***的屏幕显示装置 |
| CN1094693C (zh) * | 1994-06-17 | 2002-11-20 | 汤姆森消费电子有限公司 | 视频信号处理装置和视频信号处理方法 |
-
1991
- 1991-01-14 JP JP3002877A patent/JPH0540470A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1087553C (zh) * | 1994-06-17 | 2002-07-10 | 汤姆森消费电子有限公司 | 数字视频信号处理***的屏幕显示装置 |
| CN1094693C (zh) * | 1994-06-17 | 2002-11-20 | 汤姆森消费电子有限公司 | 视频信号处理装置和视频信号处理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100411534B1 (ko) | 영상데이터생성방법,생성장치및생성회로,및게임재생장치 | |
| US4979738A (en) | Constant spatial data mass RAM video display system | |
| US4914729A (en) | Method of filling polygonal region in video display system | |
| JP3227086B2 (ja) | テレビオンスクリーン表示装置 | |
| JPS6025794B2 (ja) | カラ−図形表示装置 | |
| US4570158A (en) | Horizontal and vertical image inversion circuit for a video display | |
| US4093996A (en) | Cursor for an on-the-fly digital television display having an intermediate buffer and a refresh buffer | |
| EP0032942B1 (en) | Video display terminal | |
| US5157385A (en) | Jagged-edge killer circuit for three-dimensional display | |
| EP0525986A2 (en) | Apparatus for fast copying between frame buffers in a double buffered output display system | |
| US5870074A (en) | Image display control device, method and computer program product | |
| JPH0540470A (ja) | 表示制御装置 | |
| JPH0562348B2 (ja) | ||
| JP2737898B2 (ja) | ベクトル描画装置 | |
| JPH03179873A (ja) | 画像処理装置 | |
| JPS5880737A (ja) | 対話式テキスト処理システム | |
| JP2898482B2 (ja) | コンピュータゲーム装置 | |
| JP3257925B2 (ja) | 半透明色画像生成装置 | |
| JPS58129473A (ja) | メモリ制御方式 | |
| KR0145709B1 (ko) | 컴퓨터 그래픽 시스템 | |
| JP2885573B2 (ja) | 画像処理装置 | |
| JPH0456317B2 (ja) | ||
| KR100748489B1 (ko) | 디지탈 티브이의 문자 표시 장치 | |
| JP3514763B6 (ja) | スクロール画面表示回路 | |
| JPH10240222A (ja) | キャラクタ表示制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000118 |