JPH053595B2 - - Google Patents
Info
- Publication number
- JPH053595B2 JPH053595B2 JP59118885A JP11888584A JPH053595B2 JP H053595 B2 JPH053595 B2 JP H053595B2 JP 59118885 A JP59118885 A JP 59118885A JP 11888584 A JP11888584 A JP 11888584A JP H053595 B2 JPH053595 B2 JP H053595B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- peak
- point
- phase
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000737 periodic effect Effects 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 9
- 230000002238 attenuated effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
- Measurement Of Mechanical Vibrations Or Ultrasonic Waves (AREA)
- Electrophonic Musical Instruments (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
〈技術分野〉
本発明は、音声や楽器音などの周期的信号の基
本周波数および信号位相を検出する回路に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a circuit for detecting the fundamental frequency and signal phase of periodic signals such as voices and musical instrument sounds.
〈従来技術〉
従来、音声や楽器音などの周期的信号の基本周
波数および信号位相を求める方法として、波形処
理する方法では、信号を低減フイルタを通したあ
と、積分と微分処理を反復して行う方法があり、
また、デイジタル量で基本周波数および信号位相
を求める方法では、自己相関方式を利用したもの
が大部分である。しかし、先の波形処理による方
法では、複数個の微分、積分処理の時定数を決定
しなければならないし、また、多数のアンプを必
要とする等の欠点がある。後のデイジタル処理に
よる方法では、複雑な処理をしなければならない
ため、実時間処理が難かしいという欠点がある。<Prior art> Conventionally, as a method for determining the fundamental frequency and signal phase of periodic signals such as voices and musical instruments, waveform processing is a method in which the signal is passed through a reduction filter and then integral and differential processes are repeated. There is a way,
Furthermore, most of the methods for determining the fundamental frequency and signal phase using digital quantities utilize an autocorrelation method. However, the above method using waveform processing has drawbacks such as the need to determine time constants for a plurality of differential and integral processes and the need for a large number of amplifiers. The subsequent method using digital processing has the disadvantage that real-time processing is difficult because complex processing must be performed.
〈発明の目的〉
本発明は、入力信号の正側ピークおよび負側ピ
ークをホールドする回路を用いて、簡単な回路構
成で、基本周波数および信号位相を検出できる回
路を提供するものである。<Objective of the Invention> The present invention provides a circuit that can detect the fundamental frequency and signal phase with a simple circuit configuration using a circuit that holds the positive peak and negative peak of an input signal.
〈実施例〉
以下図面に従つて本発明の実施例を詳細に説明
する。音声や楽器音では、第１０図のように、一
般に基本周波数成分によつて信号が最大振幅を示
す。これを利用して、音声や楽器音の基本周波数
および信号位相を検出するためには、信号の振幅
の一番大きいピークの部分を検出すればよいとい
える。<Examples> Examples of the present invention will be described in detail below with reference to the drawings. In the case of voice and musical instrument sounds, the signal generally exhibits the maximum amplitude at the fundamental frequency component, as shown in FIG. In order to use this to detect the fundamental frequency and signal phase of a voice or musical instrument sound, it is sufficient to detect the peak portion of the signal with the largest amplitude.
入力信号のピークに追従し、保持する信号（い
わゆるピークホールド信号、疑似包絡信号）は、
入力信号の振幅が最大になろうとするところで
は、入力信号に追従し、入力信号の振幅の最大部
分を過ぎると、その最大値をホールドしておく。
しかし、このピークホールド信号のホールド部あ
る適当な時定数で減衰させる。時定数は20ｍｓ〜
100ｍｓが適当である。一般に、入力信号の基本
周波数成分の振幅は、高周波成分の振幅と比較す
ると大きいため、ピークホールド信号は次のピー
クまで、前のピークよりわずかに減衰した値をホ
ールドする。 A signal that follows and holds the peak of the input signal (so-called peak hold signal, pseudo-envelope signal) is
When the amplitude of the input signal is about to reach its maximum, it follows the input signal, and after passing the maximum amplitude of the input signal, the maximum value is held.
However, the hold portion of this peak hold signal is attenuated with a certain appropriate time constant. Time constant is 20ms~
100ms is appropriate. Generally, the amplitude of the fundamental frequency component of the input signal is large compared to the amplitude of the high frequency component, so the peak hold signal holds a value slightly attenuated from the previous peak until the next peak.
第１１図のモデル波形図に示すように、入力信
号とピークホールド信号の大小関係が逆転するの
は、前のピーク値よりわずかに減衰した値より入
力信号が大きくなるピークへの立上がり１１−Ａ
点と、ピークホールド信号の方が大きくなる入力
信号のピーク部分１１−Ｂ点である。従つて、入
力信号とピークホールド信号を比較検出すれば、
その出力信号は入力信号の基本周波数成分による
ピークに対応した信号となる。 As shown in the model waveform diagram in Figure 11, the magnitude relationship between the input signal and the peak hold signal is reversed at 11-A when the input signal rises to a peak that is larger than a value that is slightly attenuated from the previous peak value.
and the peak portion 11-B of the input signal where the peak hold signal becomes larger. Therefore, if the input signal and peak hold signal are compared and detected,
The output signal is a signal corresponding to the peak due to the fundamental frequency component of the input signal.
第１２図にピークホールド回路と比較検出のた
めのコンパレータを組合わせた基本構成例を示
す。これはアナログ例である。１は抵抗Ｒとコン
デンサＣの並列接続体に、ダイオードＤを直列接
続して構成したピークホールド回路、２はダイオ
ードＤの両端部に接続したコンパレータである。 FIG. 12 shows an example of a basic configuration in which a peak hold circuit and a comparator for comparison detection are combined. This is an analog example. 1 is a peak hold circuit constructed by connecting a resistor R and a capacitor C in parallel with a diode D, and 2 is a comparator connected to both ends of the diode D.
第１２図の１２−Ａ点、１２−Ｂ点、１２−Ｃ
点における信号波形例を第１３図に示す。 Points 12-A, 12-B, and 12-C in Figure 12
An example of the signal waveform at the point is shown in FIG.
入力信号を１２−Ａ点から入れると、１２−Ｂ
点ではピークホールド波形が得られる。１２−Ｂ
点の波形は、ピーク部分では１２−Ａ点の波形
（入力信号）に追従する。ただし、このとき例え
ば第１１図に明示されたように、１２−Ｂ点は１
２−Ａ点よりも、ダイオードＤの順方向降下分だ
け電位が低くなる。そして、１２−Ｂ点がピーク
値をホールドしているとき、その電位は１２−Ａ
点より高い電位を示す。コンパレータ２で、上記
１２−Ａ点と１２−Ｂ点の信号波形の電位を比較
すれば、１２−Ｃ点から基本周波数成分の位相信
号（ピーク部分に対応）が得られる。 When input signal is input from point 12-A, 12-B
A peak hold waveform is obtained at the point. 12-B
The waveform at the point follows the waveform (input signal) at point 12-A at the peak portion. However, in this case, for example, as clearly shown in Figure 11, point 12-B is 1
The potential is lower than the point 2-A by the forward drop of the diode D. When point 12-B holds the peak value, the potential is 12-A
It shows a higher potential than the point. If the comparator 2 compares the potentials of the signal waveforms at the points 12-A and 12-B, a phase signal of the fundamental frequency component (corresponding to the peak portion) can be obtained from the point 12-C.
第１２図に示した回路は、入力信号の正側を用
いるものであるが、同様な回路構成で、負側のピ
ークホールド信号と入力信号を比較することによ
つて、負側の位相信号を得ることができる。 The circuit shown in Figure 12 uses the positive side of the input signal, but with a similar circuit configuration, by comparing the negative side peak hold signal and the input signal, the negative side phase signal can be obtained. Obtainable.
第１図は本発明の一実施例を示す回路構成例で
ある。この回路構成例では、正負両側の位相信号
および正負振幅比較信号を出力しており、正負の
振幅の絶対値を比較して、絶対値の大きい側の位
相信号を選択するようにしている。 FIG. 1 is an example of a circuit configuration showing an embodiment of the present invention. In this circuit configuration example, both positive and negative phase signals and positive and negative amplitude comparison signals are output, and the absolute values of the positive and negative amplitudes are compared and the phase signal with the larger absolute value is selected.
正側の位相信号出力回路（ピークホールド回路
１、コンパレータ２）は、第１２図と同じ回路構
成のものでおり、負側の位相信号出力回路（ピー
クホールド回路３、コンパレータ４）は極性を逆
にしたものである。正負振幅の比較は、正負それ
ぞれのピークホールド回路１および３の出力、１
−Ｂ点と１−Ｃ点の電位の中点を１−Ｄ点で得
て、これをコンパレータ５でアース電位と比較す
ることによつて、１−Ｅ点で正負の正負の振幅比
較信号を得ている。 The positive side phase signal output circuit (peak hold circuit 1, comparator 2) has the same circuit configuration as in Figure 12, and the negative side phase signal output circuit (peak hold circuit 3, comparator 4) has the polarity reversed. This is what I did. Comparison of positive and negative amplitudes is performed using the outputs of positive and negative peak hold circuits 1 and 3, respectively, and 1
By obtaining the midpoint of the potential between points -B and 1-C at point 1-D and comparing it with the ground potential using comparator 5, a positive and negative amplitude comparison signal is obtained at point 1-E. It has gained.
第２図は第１図の各点における信号波形例であ
る。正側の振幅が大きければ、１−Ｄ点の中点電
位は正側へ動き、逆に負側の振幅が大きくなれ
ば、１−Ｄ点の中点電位は負側へ動く。コンパレ
ータ５で比較した正負の振幅比較信号は、１−Ｅ
点の信号波形例として図示したようになる。選択
回路６は、１−Ｅ点の振幅比較信号によつて、正
側位相信号出力、負側位相信号出力のいずれか一
方を１−Ｆ点に取出す。負側では負側の振幅の方
が大きいので負側位相信号出力が、正側では正側
の振幅の方が大きいので正側位相信号出力が取出
される。 FIG. 2 is an example of a signal waveform at each point in FIG. 1. If the amplitude on the positive side is large, the midpoint potential of the 1-D point moves toward the positive side, and conversely, when the amplitude on the negative side becomes large, the midpoint potential of the 1-D point moves toward the negative side. The positive and negative amplitude comparison signals compared by the comparator 5 are 1-E
The signal waveform at the point is shown as an example. The selection circuit 6 extracts either the positive side phase signal output or the negative side phase signal output to the 1-F point according to the amplitude comparison signal at the 1-E point. On the negative side, the amplitude on the negative side is larger, so the negative side phase signal output is taken out, and on the positive side, the amplitude on the positive side is larger, so the positive side phase signal output is taken out.
正負両側の位相信号は、正弦波のように正負対
称な波形の場合には、位相がずれただけの意味し
か持たない。しかし、第２図に示したように正負
非対称の入力信号（音声等ではこれが多い）の場
合には上述した回路構成が有効であり、正負の振
幅の絶対値を比較して絶対値の大きい側の位相信
号を選択すれば、より正確な位相信号を得ること
ができる。 In the case of a symmetrical waveform such as a sine wave, the positive and negative phase signals only have the meaning of being out of phase. However, as shown in Figure 2, the above circuit configuration is effective in the case of an asymmetrical input signal (which is often the case with audio, etc.), and by comparing the absolute values of the positive and negative amplitudes, the side with the larger absolute value is A more accurate phase signal can be obtained by selecting a phase signal of .
なお、レベル変動のある信号の場合、例えば大
きなレベルの信号の直後の小レベルの信号では、
ピークホールド信号が大きなレベルのピークから
減衰するために、小さなレベルでのピークの大き
さよりなかなか減衰せずに、その間は位相信号が
出力されないことになる。これを避けるために、
入力信号のレベルをなるべく一定化する必要があ
る。そこで、第１図のように、入力の前段に自動
利得調整回路７を付加することはたいへん有効で
ある。 Note that in the case of a signal with level fluctuations, for example, a small level signal immediately after a large level signal,
Since the peak hold signal attenuates from the peak at a large level, it does not attenuate more easily than the peak at a small level, and no phase signal is output during that time. To avoid this,
It is necessary to keep the level of the input signal as constant as possible. Therefore, it is very effective to add an automatic gain adjustment circuit 7 before the input as shown in FIG.
第３図は本発明の他の実施例を示す回路構成例
である。この回路構成例では、正側の回路はその
ままであるが、負側の回路は逆相アンプを通して
あり、ピークホールド回路へ接続される部分は正
側のピークホールド回路を共用している。 FIG. 3 is an example of a circuit configuration showing another embodiment of the present invention. In this circuit configuration example, the positive side circuit remains unchanged, but the negative side circuit is passed through an anti-phase amplifier, and the portion connected to the peak hold circuit shares the positive side peak hold circuit.
第４図は第３図の各部信号波形例である。 FIG. 4 shows an example of signal waveforms at each part of FIG. 3.
３−Ｂ点では正相アンプ８を通して３−Ａ点の
入力信号と同じ信号、３−Ｃ点では逆相アンプ９
を通すことによつて３−Ａ点の入力信号と逆相の
信号が得られる。ピークホールド回路１は、抵抗
ＲとコンデンサＣの並列接続体と、これに直列接
続した２個のダイオードＤ，D′からなり、ダイ
オードＤ，D′により同相信号および逆相信号を
それぞれ半波整流して、結線により和信号を作
り、抵抗ＲとコンデンサＣの並列接続体に加え
る。３−Ｄ点では、この和信号についてのピーク
ホールド処理した信号を得る。この信号は、３−
Ｂ点と３−Ｃ点のピークのうち大きい方に対応し
たピークの擬似包絡線を示すこととなる。 At point 3-B, the same signal as the input signal at point 3-A passes through the positive-phase amplifier 8, and at point 3-C, the same signal as the input signal at point 3-A passes through the positive-phase amplifier 8.
By passing through, a signal having the opposite phase to the input signal at point 3-A can be obtained. The peak hold circuit 1 consists of a parallel connection of a resistor R and a capacitor C, and two diodes D and D' connected in series. Rectify it, create a sum signal by wiring, and add it to the parallel connection of resistor R and capacitor C. At the 3-D point, a signal subjected to peak hold processing for this sum signal is obtained. This signal is 3-
The pseudo-envelope of the peak corresponding to the larger of the peaks at point B and point 3-C is shown.
第４図では、入力信号の、負側の方が大きいの
で、３−Ｄ点は、位相反転した負側のピークに対
応した擬似包絡線を示している。３−Ｄ点と、３
−Ｂ点および３−Ｃ点の電位を、コンパレータ
２，４でそれぞれ比較すれば、少なくとも正側位
相信号出力又は負側位相信号出力のいずれか一方
が得られる。上述の場合、３−Ｄ点と３−Ｂ点と
の大小関係は変わらず、コンパレータ２の３−Ｅ
点には正側位相信号が出力されない。しかし、３
−Ｄ点と３−Ｃ点の電位を比較すれば、その大き
さは逆相信号のピークのところで逆転しているた
め、コンパレータ４の３−Ｆ点には負側位相信号
が出力される。 In FIG. 4, since the negative side of the input signal is larger, the 3-D point shows a pseudo envelope corresponding to the phase-inverted peak on the negative side. 3-D point and 3
If the potentials at point -B and point 3-C are compared by comparators 2 and 4, respectively, at least one of the positive phase signal output and the negative phase signal output can be obtained. In the above case, the magnitude relationship between the 3-D point and the 3-B point remains unchanged, and the 3-E of the comparator 2
No positive phase signal is output to the point. However, 3
If the potentials at point -D and point 3-C are compared, their magnitudes are reversed at the peak of the negative phase signal, so a negative phase signal is output to point 3-F of comparator 4.
このように本回路構成例では、コンパレータ２
又は４から、正負の振幅の絶対値を比較して、振
幅に差があれば絶対値の大きい側の位相信号のみ
が選択されて出力される。なお、振幅の差が小さ
いときは、両側の位相信号が出力されることにな
るが、このような場合は正負対称形に類似して、
正確な位相信号の検出に支障をきたすことはな
い。 In this circuit configuration example, the comparator 2
Or, from 4, the absolute values of positive and negative amplitudes are compared, and if there is a difference in amplitude, only the phase signal with the larger absolute value is selected and output. Note that when the difference in amplitude is small, phase signals on both sides will be output, but in such a case, similar to the positive and negative symmetric type,
This does not interfere with accurate phase signal detection.
第３図において、７は第１図と同様な趣旨で付
加した自動利得調整回路である。 In FIG. 3, 7 is an automatic gain adjustment circuit added for the same purpose as in FIG.
ところで、実際の信号では、第５図の信号のよ
うに基本周波数によるピークの前に高調波成分に
よる少し小さいピークが生ずることがある。この
ような場合には、位相信号を示すパルスが余分に
生じる。 Incidentally, in an actual signal, a slightly smaller peak due to harmonic components may occur before the peak due to the fundamental frequency, as in the signal shown in FIG. In such a case, an extra pulse representing the phase signal is generated.
これに対して位相信号選別回路を設け、位相信
号間の時間間隔を記憶しておき、例えば第６図の
ような、入力信号に対応するピークポイントP0，
P1，P2の時間間隔L1，L2を比較して、L1がL2の
所定値１／ａより小さければ、P1は高調波成分
による位相信号パルスであるとして、位相信号パ
ルスの消去を行うという処理をすればよい。１／
ａの定数としては1/2〜1/4が適当である。 For this purpose, a phase signal selection circuit is provided to store the time intervals between phase signals, and select peak points P 0 ,
Compare the time intervals L 1 and L 2 of P 1 and P 2 , and if L 1 is smaller than the predetermined value 1/a of L 2 , it is assumed that P 1 is a phase signal pulse due to a harmonic component, and the phase signal pulse All you have to do is erase the . 1/
A suitable constant for a is 1/2 to 1/4.
第７図において、１０は第１図又は第３図の回
路構成例からなる位相信号出力回路で、１１は上
記の位相信号選別回路であり例えばマイクロコン
ピユータ等から構成される。 In FIG. 7, 10 is a phase signal output circuit having the circuit configuration example shown in FIG. 1 or 3, and 11 is the above-mentioned phase signal selection circuit, which is comprised of, for example, a microcomputer.
第８図は、マイクロコンピユータによる位相信
号選別動作を説明するためのフローチヤートであ
る。S1は初期化ステツプであり、時間間隔L2の
値を０にセツトする。次にS2において、現在のピ
ークポイントP0の時刻から前のピークポイント
P1の時刻を引いて時間間隔L1の値とする。そし
てS3で、ａ・L1〈L2を判断して、そうであればS5
に進み、前のピークポイントP0に相当する位相
信号を出力し、また同時にL1の値を時間間隔L2
の値として記憶する。そうでなければS4進み、前
のピークポイントP0に相当する位相信号を出力
しない。すなわち、消去の処理を行う。また、こ
の時は、判断ステツプS3におけるL1とL2の値を
たして時間間隔L2の値として記憶する。以降、
S2のステツプに戻り、これを繰返すこととなる。 FIG. 8 is a flowchart for explaining the phase signal selection operation by the microcomputer. S1 is an initialization step in which the value of time interval L2 is set to zero. Next, in S 2 , from the time of the current peak point P 0 to the previous peak point
Subtract the time of P 1 to get the value of time interval L 1 . Then, in S 3 , judge a・L 1 <L 2 , and if so, S 5
Proceed to and output the phase signal corresponding to the previous peak point P 0 , and at the same time change the value of L 1 to the time interval L 2
Stored as the value. Otherwise, advance S 4 and do not output the phase signal corresponding to the previous peak point P 0 . That is, erasure processing is performed. Also, at this time, the values of L1 and L2 in judgment step S3 are added and stored as the value of time interval L2 . onwards,
Return to step S2 and repeat this process.
判断基準としての時間間隔L2の値は、必ずし
も隣の時間間隔を用いなくとも、その時点から過
去数個分の平均をとるという方法でもよい。これ
によれば、周期的な信号に不規則なノイズが乗つ
たときにも対応できる利点がある。 The value of the time interval L 2 as a judgment criterion does not necessarily have to be based on the adjacent time interval, but may be determined by taking the average of several past values from that point. This has the advantage of being able to cope with irregular noise added to a periodic signal.
第９図は第１２図の基本構成例をデイジタル回
路で実現したものであり、これを用いて本発明の
回路を容易に構成できることはもちろんである。 FIG. 9 shows the basic configuration example of FIG. 12 realized by a digital circuit, and it goes without saying that the circuit of the present invention can be easily constructed using this.
第９図において、入力信号がだんだん大きくな
ろうとすると、コンパレータ２によつてセレクタ
１３はデイレイ１２の出力を選択し、コンパレー
タ２で入力信号とデイレイ１２を通つた信号を比
較する。入力信号がだんだん大きくなろうとする
ところのため、デイレイ１２を通つた信号と通つ
ていない入力信号を比較したとき、通つていない
入力信号の方が大きく、コンパレータ２の出力は
“１”となる。また、セレクタ１４もコンパレー
タ２の出力によつて入力信号を選択し、デイレイ
１５を通してセレクタ１３の他方に入力してい
る。 In FIG. 9, when the input signal gradually becomes larger, the selector 13 selects the output of the delay 12 using the comparator 2, and the comparator 2 compares the input signal with the signal passed through the delay 12. Since the input signal tends to gradually become larger, when comparing the input signal that has passed through the delay 12 and the input signal that has not passed, the input signal that has not passed is larger, and the output of comparator 2 is "1". Become. Further, the selector 14 also selects an input signal based on the output of the comparator 2, and inputs it to the other selector 13 through the delay 15.
一方、入力信号がピークを過ぎてだんだん小さ
くなつたとき、コンパレータ２の出力は“０”と
なり、セレクタ１３，１４を切替える。セレクタ
１４の切替えは、デイレイ１５を通り掛算器１６
を通つてセレクタ１４に戻るループを形成し、デ
イレイ１５の出力として、掛算器１６のため適当
な時定数でピーク値をホールドした信号を得る。
この信号はセレクタ１３で選択され、コンパレー
タ２の一方の比較信号として入力される。そし
て、このホールドしている信号よりも入力信号が
大きくなれば、コンパレータ２の出力は再び
“１”となり、最初に述べた動作になる。 On the other hand, when the input signal passes its peak and gradually decreases, the output of the comparator 2 becomes "0" and the selectors 13 and 14 are switched. The switching of the selector 14 is performed through the delay 15 and the multiplier 16.
A loop is formed to return to the selector 14 through the delay 15, and as the output of the delay 15, a signal whose peak value is held by a multiplier 16 with an appropriate time constant is obtained.
This signal is selected by the selector 13 and input as one comparison signal to the comparator 2. If the input signal becomes larger than this held signal, the output of the comparator 2 becomes "1" again, resulting in the operation described at the beginning.
コンパレータ２の出力が“０”から“１”に変
わつたときが、入力信号の最大部分であり、この
信号が入力信号の位相信号となる。 The moment when the output of the comparator 2 changes from "0" to "1" is the maximum part of the input signal, and this signal becomes the phase signal of the input signal.
負側のピークについては、第９図の基本構成で
コンパレータ２の入力極性を逆にすれば対応でき
る。 A peak on the negative side can be dealt with by reversing the input polarity of the comparator 2 in the basic configuration shown in FIG.
なお、本発明は上述した実施例にのみ限定され
るものでなく、この発明の要旨を逸脱しない範囲
での種々の構成変形は可能である。 It should be noted that the present invention is not limited to the above-described embodiments, and various configuration modifications are possible without departing from the gist of the present invention.
〈発明の効果〉
以上のように本発明によれば、簡単な回路構成
で、正負非対称の入力信号にも対処でき、かつ、
信号選別手段を設けたことによつて、入力信号の
正負の振幅の絶対値の大きい方に対応する比較信
号に対して、パルス時間間隔を検出し、前記パル
ス時間間隔に対応した値と、以前のパルス時間間
隔に対応した値とを比較して出力信号を決定する
よう制御できるので、高調波成分による余分なピ
ークを排除できるとともに、周期的な信号に乗つ
た不規則なノイズによるピークの影響を受けず
に、より正確に周期的信号の基本周波数および信
号位相を検出できる、有用な検出回路が提供でき
る。<Effects of the Invention> As described above, according to the present invention, it is possible to deal with asymmetric input signals with a simple circuit configuration, and
By providing the signal selection means, the pulse time interval is detected for the comparison signal corresponding to the larger absolute value of the positive and negative amplitudes of the input signal, and the value corresponding to the pulse time interval and the previous one are detected. Since the output signal can be determined by comparing the value corresponding to the pulse time interval of A useful detection circuit can be provided that can more accurately detect the fundamental frequency and signal phase of a periodic signal without being affected by this.
第１図は本発明の一実施例を示す回路構成図、
第２図は第１図の各部における信号波形図、第３
図は本発明の他の実施例を示す回路構成図、第４
図は第３図の各部における信号波形図、第５図は
特殊なピーク状態を有する入力信号波形図、第６
図は拡大して示す同モデル波形図、第７図は同処
理回路例を示すブロツク図、第８図は第７図の動
作を説明するためのフローチヤート、第９図はデ
イジタルによる基本構成例を説明するための回路
図、第１０図は一般的な入力信号波形図、第１１
図はピーク検出を説明するためのモデル波形図、
第１２図はアナログによる基本構成例を説明する
ための回路図、第１３図は第１２図の各部におけ
る信号波形図である。
１，３……ピークホールド回路、２，４，５…
…コンパレータ、６……選択回路、７……自動利
得調整回路、８……正相アンプ、９……逆相アン
プ、１０……位相信号出力回路、１１……位相信
号選別回路。
FIG. 1 is a circuit configuration diagram showing an embodiment of the present invention;
Figure 2 is a signal waveform diagram at each part in Figure 1,
FIG. 4 is a circuit configuration diagram showing another embodiment of the present invention.
The figure is a signal waveform diagram at each part of Figure 3, Figure 5 is an input signal waveform diagram with a special peak state, and Figure 6 is a diagram of the input signal waveform with a special peak state.
The figure is an enlarged waveform diagram of the same model, Figure 7 is a block diagram showing an example of the same processing circuit, Figure 8 is a flowchart to explain the operation of Figure 7, and Figure 9 is an example of the basic digital configuration. 10 is a general input signal waveform diagram, and 11 is a circuit diagram for explaining the
The figure is a model waveform diagram to explain peak detection.
FIG. 12 is a circuit diagram for explaining a basic analog configuration example, and FIG. 13 is a signal waveform diagram at each part in FIG. 12. 1, 3...Peak hold circuit, 2, 4, 5...
... Comparator, 6 ... Selection circuit, 7 ... Automatic gain adjustment circuit, 8 ... Positive phase amplifier, 9 ... Negative phase amplifier, 10 ... Phase signal output circuit, 11 ... Phase signal selection circuit.
Claims (1)
クホールド処理をした信号を得る手段と、前記入
力信号とピークホールド処理をした信号を比較す
る手段と、前記入力信号の正負の振幅の絶対値の
大きい方に対応する、前記比較信号をもつて出力
信号とする手段よりなる周期的信号および位相検
出回路において、 前記比較信号のパルス時間間隔を検出し、該パ
ルス時間間隔に対応した値と、以前のパルス時間
間隔に対応した値とを比較して２種の信号に選別
し、一方の出力信号とし、他方を出力信号としな
いように制御する信号選別手段を有することを特
徴とする周期的信号の基本周波数および位相検出
回路。 ２ 前記入力の前段に自動利得調整回路を付加し
たことを特徴とする特許請求の範囲第１項記載の
周期的信号の基本周波数および位相検出回路。[Claims] 1. Means for obtaining a signal obtained by inputting a periodic signal and subjecting the input signal to peak hold processing, means for comparing the input signal with the signal subjected to peak holding processing, and determining whether the input signal is positive or negative. A periodic signal and phase detection circuit comprising means for outputting the comparison signal corresponding to the larger absolute value of the amplitude of The present invention further includes signal selection means for comparing the corresponding value and the value corresponding to the previous pulse time interval, selecting the signals into two types of signals, and controlling the signals so that one of the signals is used as an output signal and the other is not used as an output signal. A fundamental frequency and phase detection circuit for periodic signals. 2. The fundamental frequency and phase detection circuit for a periodic signal according to claim 1, further comprising an automatic gain adjustment circuit added at a stage before the input.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59118885A JPS60262197A (en) | 1984-06-08 | 1984-06-08 | Fundamental frequency and phase detection circuit for cyclicsignal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59118885A JPS60262197A (en) | 1984-06-08 | 1984-06-08 | Fundamental frequency and phase detection circuit for cyclicsignal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60262197A JPS60262197A (en) | 1985-12-25 |
| JPH053595B2 true JPH053595B2 (en) | 1993-01-18 |
Family
ID=14747545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59118885A Granted JPS60262197A (en) | 1984-06-08 | 1984-06-08 | Fundamental frequency and phase detection circuit for cyclicsignal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60262197A (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2574240B2 (en) * | 1986-06-03 | 1997-01-22 | 松下電器産業株式会社 | Fundamental wave detector |
| JPS63141099A (en) * | 1986-12-03 | 1988-06-13 | カシオ計算機株式会社 | Input controller for electronic musical instrument |
| JP2661066B2 (en) * | 1987-10-14 | 1997-10-08 | カシオ計算機株式会社 | Sound control device |
| JP3388556B2 (en) * | 1994-05-31 | 2003-03-24 | 株式会社アドバンテスト | Method and apparatus for evaluating stationary sound wave |
| JP3888370B2 (en) * | 1996-11-20 | 2007-02-28 | ヤマハ株式会社 | Sound signal analyzing apparatus and method |
| JP3888372B2 (en) * | 1996-11-20 | 2007-02-28 | ヤマハ株式会社 | Sound signal analyzing apparatus and method |
| JP3669129B2 (en) * | 1996-11-20 | 2005-07-06 | ヤマハ株式会社 | Sound signal analyzing apparatus and method |
| JP4210934B2 (en) * | 2003-04-22 | 2009-01-21 | ヤマハ株式会社 | Pitch extraction device and program |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56130800A (en) * | 1980-03-17 | 1981-10-13 | Sanyo Electric Co | Pitch extractor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5511523U (en) * | 1978-07-07 | 1980-01-24 |
-
1984
- 1984-06-08 JP JP59118885A patent/JPS60262197A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56130800A (en) * | 1980-03-17 | 1981-10-13 | Sanyo Electric Co | Pitch extractor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60262197A (en) | 1985-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4377961A (en) | Fundamental frequency extracting system | |
| Slaney et al. | A perceptual pitch detector | |
| US10854220B2 (en) | Pitch detection algorithm based on PWVT of Teager energy operator | |
| US7065487B2 (en) | Speech recognition method, program and apparatus using multiple acoustic models | |
| US6014617A (en) | Method and apparatus for extracting a fundamental frequency based on a logarithmic stability index | |
| US4718097A (en) | Method and apparatus for determining the endpoints of a speech utterance | |
| JPH053595B2 (en) | ||
| US4164626A (en) | Pitch detector and method thereof | |
| US4541110A (en) | Circuit for automatic selection between speech and music sound signals | |
| EP0614170B1 (en) | Signal control device | |
| KR100189797B1 (en) | Method for recognition of the start of a note in the case or percussion or plucked musical instrument | |
| Curtis et al. | An investigation of several frequency-domain processing methods for enhancing the intelligibility of speech in wideband random noise | |
| CA2045612A1 (en) | Time series association learning | |
| GB1101721A (en) | Improvements in or relating to machine recognition of speech | |
| US7424406B2 (en) | Filter characteristic measuring method and system | |
| Supper et al. | An auditory onset detection algorithm for improved automatic source localization | |
| JPS607572Y2 (en) | Pulse noise signal reduction device | |
| JP4360527B2 (en) | Pitch detection method | |
| JP3068034B2 (en) | Frequency detector | |
| Yedla et al. | Hybrid high noise resiliency pitch detection algoritm | |
| JPH0580989B2 (en) | ||
| SU591908A1 (en) | Speech signal segmenting device | |
| JPS6344775Y2 (en) | ||
| JPH04365100A (en) | Recognition method for consonant used for voice recognition | |
| JPS58175157A (en) | Sound start detecting device |