JPH0535608A - Control storage inspecting and correcting circuit - Google Patents

Abstract

PURPOSE:To prevent a fact that an operation of a processor is suspended by a correction processing of a pattern of a microprogram and a processing speed of the processor decreases by executing an ECC check and an error correction of a microprogram pattern in a control storage in the course of holding operation of the processor. CONSTITUTION:This circuit is constituted of a processor q, a control storage 2 for holding a microprogram with an ECC, an error detecting and correcting circuit 4 for executing an error detection and a correction of the ECC, an address register 6 for holding an address of the control storage for executing a detection and correction of an error, a holding operation detecting circuit 5 for detecting a fact that the processor 1 is in the course of holding of the processor 1, and an error correction control circuit 5 for executing write to the control storage of the microprogram whose error is corrected by the error detecting and correcting circuit 4 and updating of the address register 6.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は情報処理装置の制御記憶
内のマイクロプログラムの検査訂正回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inspection / correction circuit for a microprogram in a control memory of an information processing device.

【０００２】[0002]

【従来の技術】従来マイクロプログラムの正当性チェッ
クは、マイクロプログラムを制御記憶から読みだした際
にマイクロプログラムのエラー訂正可能コード（以下、
ＥＣＣという）等をチェックし、エラーを検出した場合
には、プロセッサのマイクロプログラムの実行を一時停
止させてエラーを訂正した後に、プロセッサの動作を再
開させる方法を取っていた。2. Description of the Related Art Conventionally, the correctness check of a microprogram is performed by reading an error correctable code of the microprogram (hereinafter,
(ECC) is checked, and if an error is detected, the execution of the processor is restarted after the execution of the microprogram of the processor is temporarily stopped to correct the error.

【０００３】[0003]

【発明が解決しようとする課題】従来の方法では、マイ
クロプログラムの実行の際に制御記憶から読みだしたマ
イクロプログラムのパターンにエラーがあった場合に、
プロセッサのマイクロプログラムの実行が中断されるた
めに、プロセッサの処理速度が低下することがあった。In the conventional method, when there is an error in the pattern of the microprogram read from the control memory when the microprogram is executed,
Since the execution of the microprogram of the processor is interrupted, the processing speed of the processor may decrease.

【０００４】本発明の目的は、前記課題を解決した制御
記憶検査訂正回路を提供することにある。An object of the present invention is to provide a control memory inspection / correction circuit that solves the above problems.

【０００５】[0005]

【課題を解決するための手段】前記目的を達成するた
め、本発明に係る制御記憶検査訂正回路においては、マ
イクロプログラムを実行するプロセッサと、エラー訂正
可能コード付きのマイクロプログラムを保持する制御記
憶とを持つ情報処理装置であって、エラー訂正可能コー
ド付きマイクロプログラムのパターンのエラーの検出及
び訂正を行うエラー検出訂正回路と、前記エラー検出訂
正回路によりエラーの検出及び訂正を行う制御記憶のア
ドレスを保持するアドレスレジスタと、前記プロセッサ
が実行中のマイクロプログラムのアドレスを監視しプロ
セッサが待機動作中であることを検出する待機動作検出
回路と、前記待機動作検出回路が前記プロセッサが待機
動作中であることを検出したときに、前記エラー検出訂
正回路により訂正されたマイクロプログラムの制御記憶
への書き込み及び前記アドレスレジスタの更新を行うエ
ラー訂正制御回路とを有するものである。To achieve the above object, in a control memory inspection / correction circuit according to the present invention, a processor for executing a microprogram and a control memory for holding a microprogram with an error-correctable code are provided. And an error detection and correction circuit that detects and corrects an error in a pattern of a microprogram with an error correctable code, and an address of a control memory that detects and corrects an error by the error detection and correction circuit. An address register for holding, a standby operation detection circuit for monitoring the address of the microprogram being executed by the processor and detecting that the processor is in standby operation, and the standby operation detection circuit for the processor in standby operation When this is detected, it is corrected by the error detection and correction circuit. And those having an error correction control circuit for updating the write and the address register to control the storage of the microprogram.

【０００６】[0006]

【作用】本発明では、プロセッサが待機動作中でいると
きに制御記憶内のマイクロプログラムパターンのＥＣＣ
チェック及びエラー修正を行うようにしたものである。According to the present invention, the ECC of the microprogram pattern in the control memory is stored when the processor is in the standby operation.
The check and the error correction are performed.

【０００７】[0007]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will now be described with reference to the drawings.

【０００８】図１は、本発明に係る制御記憶検査訂正回
路の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of a control memory inspection / correction circuit according to the present invention.

【０００９】図１において、本実施例の制御記憶検査訂
正回路は、プロセッサ１、制御記憶２、待機動作検出回
路３、エラー検出訂正回路４、エラー訂正制御回路５、
アドレスレジスタ６、加算器７、アドレスセレクタ８か
ら構成されている。In FIG. 1, the control memory inspection / correction circuit of this embodiment includes a processor 1, a control memory 2, a standby operation detection circuit 3, an error detection / correction circuit 4, an error correction control circuit 5,
It is composed of an address register 6, an adder 7, and an address selector 8.

【００１０】プロセッサ１は、マイクロプログラムアド
レス１０を出力し、制御記憶２より出力されるマイクロ
プログラムパターン９を取り込み、情報処理動作を行
う。また、プロセッサ停止信号１６が“１”の間は動作
を停止する。The processor 1 outputs the micro program address 10, takes in the micro program pattern 9 output from the control memory 2, and performs an information processing operation. The operation is stopped while the processor stop signal 16 is "1".

【００１１】制御記憶２は、アドレスセレクタ８より出
力された制御記憶アドレス１１で示されるアドレスに記
憶されているマイクロプログラムのパターンをマイクロ
プログラムパターン９に出力する。また、制御記憶書き
込み許可１８が“１”の時は制御記憶書き込みデータ１
２を制御記憶アドレス１１で示されるアドレスに記憶さ
せる。The control memory 2 outputs to the microprogram pattern 9 the microprogram pattern stored at the address indicated by the control memory address 11 output from the address selector 8. When the control memory write permission 18 is “1”, the control memory write data 1
2 is stored in the address indicated by the control storage address 11.

【００１２】待機動作検出回路３は、マイクロプログラ
ムアドレス１０を監視しプロセッサ１が待機動作中であ
る場合は待機動作信号２０に“１”を出力する。通常は
“０”を出力する。The standby operation detection circuit 3 monitors the microprogram address 10 and outputs "1" to the standby operation signal 20 when the processor 1 is in the standby operation. Normally, "0" is output.

【００１３】エラー検出訂正回路４は、マイクロプログ
ラムパターン９に出力されたＥＣＣ付きマイクロプログ
ラムのパターンのエラーの検出を行う。ここでエラーを
検出した場合はエラー検出信号１３を“１”にする。エ
ラーが検出されなかった場合は“０”にする。The error detection / correction circuit 4 detects an error in the pattern of the microprogram with ECC output to the microprogram pattern 9. When an error is detected here, the error detection signal 13 is set to "1". If no error is detected, set to "0".

【００１４】また常時マイクロプログラムパターンのエ
ラーの訂正を行い、エラーの訂正を行ったマイクロプロ
グラムパターンを制御記憶書き込みデータ１２に出力す
る。Further, the error of the micro program pattern is constantly corrected, and the micro program pattern with the error corrected is output to the control memory write data 12.

【００１５】エラー訂正制御回路５は待機動作信号２０
が“１”の場合にプロセッサ停止信号１６を“１”に
し、プロセッサ１のマイクロプログラムの実行を停止さ
せる。また、アドレス切り替え信号１７を“１”とし、
制御記憶アドレス１１にＥＣＣ検査アドレス１５を出力
する。The error correction control circuit 5 uses the standby operation signal 20.
Is "1", the processor stop signal 16 is set to "1" to stop the execution of the microprogram of the processor 1. Further, the address switching signal 17 is set to "1",
The ECC check address 15 is output to the control storage address 11.

【００１６】ここでエラー検出信号１３が“１”の場合
に制御記憶書き込み許可１８を“１”として制御記憶書
き込みデータ１２を制御記憶２に書き込む。エラー検出
信号１３が“０”の場合は制御記憶書き込み許可１８は
“０”とする。この後アドレスレジスタ書き込み許可１
９を“１”としてアドレスレジスタ６にアドレスレジス
タ入力信号１４を書き込む。When the error detection signal 13 is "1", the control memory write permission 18 is set to "1" and the control memory write data 12 is written in the control memory 2. When the error detection signal 13 is "0", the control memory write permission 18 is "0". After this, write enable for address register 1
The address register input signal 14 is written in the address register 6 by setting 9 to “1”.

【００１７】アドレスレジスタ６は、ＥＣＣ検査アドレ
ス１５を出力し、アドレスレジスタ書き込み許可１９が
“１”の場合アドレスレジスタ入力信号１４が書き込ま
れる。The address register 6 outputs the ECC check address 15, and when the address register write permission 19 is "1", the address register input signal 14 is written.

【００１８】加算器７は、ＥＣＣ検査アドレス１５と
“１”とを加算してアドレスレジスタ入力信号１４に出
力する。The adder 7 adds the ECC check address 15 and "1" and outputs the result to the address register input signal 14.

【００１９】アドレスセレクタ８は、アドレス切り替え
信号１７の値により、制御記憶アドレス１１に出力する
信号を切り替える。アドレス切り替え信号１７が“０”
の時にマイクロプログラムアドレス１０を選択し、
“１”の時にＥＣＣ検査アドレス１５を選択する。The address selector 8 switches the signal output to the control storage address 11 according to the value of the address switching signal 17. Address switching signal 17 is "0"
Select microprogram address 10 at
When it is "1", the ECC inspection address 15 is selected.

【００２０】プロセッサ１が通常の動作を行った場合、
待機動作検出回路３は待機動作信号２０に“０”を出力
している。これによりエラー訂正制御回路５はプロセッ
サ停止信号１６、アドレス切り替え信号１７、制御記憶
書き込み許可１８を“０”にする。When the processor 1 performs a normal operation,
The standby operation detection circuit 3 outputs “0” as the standby operation signal 20. As a result, the error correction control circuit 5 sets the processor stop signal 16, the address switching signal 17, and the control memory write permission 18 to "0".

【００２１】ここでプロセッサが待機動作に入った場
合、待機動作検出回路３の出力する待機動作信号２０が
“１”になると、エラー訂正制御回路５はプロセッサ停
止信号１６、アドレス切り替え信号１７を“１”とす
る。If the standby operation signal 20 output from the standby operation detection circuit 3 becomes "1" when the processor enters the standby operation, the error correction control circuit 5 sets the processor stop signal 16 and the address switching signal 17 to "1". 1 ".

【００２２】これによりアドレスジスタ６の出力するＥ
ＣＣ検査アドレス１５がアドレスセレクタ８により選択
され、制御記憶アドレス１１に出力される。As a result, E output from the address register 6
The CC check address 15 is selected by the address selector 8 and output to the control storage address 11.

【００２３】制御記憶２から制御記憶アドレス１１で示
されたアドレスのマイクロプログラムのパターンが出力
されるとエラー検出訂正回路４でＥＣＣのチェックが行
われる。When the control memory 2 outputs the microprogram pattern of the address indicated by the control memory address 11, the error detection / correction circuit 4 checks the ECC.

【００２４】エラー検出訂正回路４でマイクロプログラ
ムのパターンにエラーが検出された場合、エラー検出信
号１３に“１”が出力される。エラー検出訂正回路４は
マイクロプログラムパターン９に出力されたマイクロプ
ログラムのパターンのエラーを訂正して、制御記憶書き
込みデータ１２に出力する。When the error detection / correction circuit 4 detects an error in the microprogram pattern, "1" is output to the error detection signal 13. The error detection / correction circuit 4 corrects the error of the microprogram pattern output to the microprogram pattern 9 and outputs it to the control memory write data 12.

【００２５】エラー訂正制御回路５は制御記憶書き込み
許可１８を“１”として制御記憶書き込みデータ１２を
制御記憶２の制御記憶アドレス１１で示されるアドレス
に記憶させる。The error correction control circuit 5 sets the control memory write permission 18 to "1" and stores the control memory write data 12 at the address indicated by the control memory address 11 in the control memory 2.

【００２６】マイクロプログラムのパターンにエラーが
検出されなかった場合にはエラー検出信号１３に“０”
が出力され、エラー訂正制御回路５は制御記憶書き込み
許可１８に“０”を出力する。When no error is detected in the pattern of the microprogram, the error detection signal 13 is "0".
Is output, and the error correction control circuit 5 outputs “0” to the control memory write permission 18.

【００２７】エラーの検出及び訂正が終了した後、エラ
ー訂正制御回路５はアドレスレジスタ書き込み許可１９
を“１”としてアドレスレジスタ６の値を１増加させ
る。この後エラー訂正制御回路５はプロセッサ停止信号
１６、アドレス切り替え信号１７、アドレス書き込み許
可１９を“０”にする。After the error detection and correction are completed, the error correction control circuit 5 enables the address register write permission 19
Is set to "1" and the value of the address register 6 is incremented by 1. After that, the error correction control circuit 5 sets the processor stop signal 16, the address switching signal 17, and the address write permission 19 to "0".

【００２８】これによりプロセッサ１はマイクロプログ
ラムの実行を再開する。以後プロセッサ１が待機動作に
入るごとに上記の動作が繰り返されて、制御記憶２の保
持しているマイクロプログラムのパターンのエラーの検
出及び訂正が行われる。As a result, the processor 1 restarts the execution of the microprogram. Thereafter, each time the processor 1 enters the standby operation, the above operation is repeated to detect and correct an error in the pattern of the microprogram held in the control memory 2.

【００２９】[0029]

【発明の効果】以上説明したように本発明は、プロセッ
サが待機動作中でいるときに制御記憶内のマイクロプロ
グラムパターンのＥＣＣチェック及びエラー修正を行う
ことで、実際にプロセッサがマイクロプログラムを制御
記憶から読みだしたときにマイクロプログラムパターン
がＥＣＣエラーを起こす確率を低くすることができる。As described above, according to the present invention, the processor actually executes control storage of the microprogram by performing ECC check and error correction of the microprogram pattern in the control storage while the processor is in the standby operation. The probability that the microprogram pattern will cause an ECC error when read from

【００３０】これによりプロセッサがマイクロプログラ
ムのパターンの訂正修正で動作が中断されてプロセッサ
の処理速度が低下することを防止できる。As a result, it is possible to prevent the processing speed of the processor from being lowered due to the interruption of the operation due to the correction and correction of the pattern of the microprogram.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例に係る制御記憶検査訂正回路
を示すブロック図である。FIG. 1 is a block diagram showing a control memory inspection / correction circuit according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

１ プロセッサ ２ 制御記憶 ３ 待機動作検出回路 ４ エラー検出訂正回路 ５ エラー訂正制御回路 ６ アドレスレジスタ ７ 加算器 ８ アドレスセレクタ ９ マイクロプログラムパターン １０ マイクロプログラムアドレス １１ 制御記憶アドレス １２ 制御記憶書き込みデータ １３ エラー検出信号 １４ アドレスレジスタ入力信号 １５ ＥＣＣ検査アドレス １６ プロセッサ停止信号 １７ アドレス切り替え信号 １８ 制御記憶書き込み許可 １９ アドレスレジスタ書き込み許可 ２０ 待機動作信号 1 Processor 2 Control Memory 3 Standby Operation Detection Circuit 4 Error Detection and Correction Circuit 5 Error Correction Control Circuit 6 Address Register 7 Adder 8 Address Selector 9 Micro Program Pattern 10 Micro Program Address 11 Control Memory Address 12 Control Memory Write Data 13 Error Detection Signal 14 address register input signal 15 ECC check address 16 processor stop signal 17 address switching signal 18 control memory write enable 19 address register write enable 20 standby operation signal

Claims (1)

【特許請求の範囲】 【請求項１】 マイクロプログラムを実行するプロセッ
サと、エラー訂正可能コード付きのマイクロプログラム
を保持する制御記憶とを持つ情報処理装置であって、 エラー訂正可能コード付きマイクロプログラムのパター
ンのエラーの検出及び訂正を行うエラー検出訂正回路
と、 前記エラー検出訂正回路によりエラーの検出及び訂正を
行う制御記憶のアドレスを保持するアドレスレジスタ
と、 前記プロセッサが実行中のマイクロプログラムのアドレ
スを監視しプロセッサが待機動作中であることを検出す
る待機動作検出回路と、 前記待機動作検出回路が前記プロセッサが待機動作中で
あることを検出したときに、前記エラー検出訂正回路に
より訂正されたマイクロプログラムの制御記憶への書き
込み及び前記アドレスレジスタの更新を行うエラー訂正
制御回路とを有することを特徴とする制御記憶検査訂正
回路。What is claimed is: 1. An information processing apparatus having a processor that executes a microprogram and a control memory that holds the microprogram with an error-correctable code, the method comprising: An error detection / correction circuit that detects and corrects a pattern error, an address register that holds an address of a control memory that detects and corrects an error by the error detection / correction circuit, and an address of a microprogram that the processor is executing. A standby operation detection circuit that monitors and detects that the processor is in a standby operation, and a micro that is corrected by the error detection and correction circuit when the standby operation detection circuit detects that the processor is in a standby operation. Write the program to the control memory and Control store checking and correction circuit, characterized in that it comprises an error correction control circuit for static update.