JPH05347750A - Muse decoder - Google Patents

Abstract

PURPOSE:To increase the vertical band width to a still picture area that cannot be detected by a 2-frame differential movement detecting circuit in regard of a MUSE decoder. CONSTITUTION:A movement detecting circuit 42 decides the still pictures, the moving pictures, and the semi-still pictures. A selector circuit 43 selects the signal which undergone the inter-frame/inter-field interpolation processing through an inter-frame/inter-field interpolation processing circuit 11 in regard of a still picture area or the signal which undergone the inter-field/intra-field interpolation processing through an inter-field/intra-field interpolation processing circuit 41 in regard of a semi-still picture area based on the 1st output signal 46 received from the circuit 42. A MIX circuit 15 proportionally mixes together the signal that undergone the intra-field interpolation processing through an intra-field interpolation processing circuit 13 and the signal selected by the circuit 43 based on the 2nd output signal received from the circuit 42.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、ＭＵＳＥ方式のテレビ
ジョン受信器内に設置され、ＭＵＳＥ信号を復号化する
ＭＵＳＥデコーダに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a MUSE decoder installed in a MUSE type television receiver for decoding a MUSE signal.

【０００２】[0002]

【従来の技術】現在、衛星放送を利用するハイビジョン
（高品位テレビジョン）方式の開発が既に実用化段階に
至っているが、これにはいわゆるＭＵＳＥ（Multiple S
ub-nyquist Sampling Encoding）方式が用いられる。2. Description of the Related Art At present, the development of a high-definition television (high definition television) system using satellite broadcasting has already reached the stage of practical application, and this is due to the so-called MUSE (Multiple S
The ub-nyquist Sampling Encoding) method is used.

【０００３】このＭＵＳＥ方式では、帯域幅２２ＭＨｚ
の輝度信号と帯域幅７ＭＨｚの色信号とを含むベースバ
ンド信号を周波数変換し、これを衛星放送の帯域幅２７
ＭＨｚの１チャネルを用いて伝送するために、このベー
スバンド信号を約８．１ＭＨｚに帯域圧縮する。この帯
域圧縮は、原映像信号から抽出した完全なサンプリング
点群を所定の規則に従って間引くことにより行われる。
このサンプリング点の間引きに際しては、画面上の斜め
方向の解像度が上下、左右方向よりも低下するという視
聴者の生理的特性を利用してフィールド間オフセット・
サンプリングが行われる。また、動きのある領域では解
像度が多少低下してもさほど画質劣化を感じないという
視聴者の生理的特性をも利用している。In this MUSE system, the bandwidth is 22 MHz.
Frequency conversion is performed on the baseband signal including the luminance signal and the color signal having a bandwidth of 7 MHz, and this is converted into a satellite broadcasting bandwidth 27
This baseband signal is band-compressed to about 8.1 MHz for transmission using one channel of MHz. This band compression is performed by thinning out a complete sampling point group extracted from the original video signal according to a predetermined rule.
When thinning out the sampling points, the offset between fields is used by utilizing the physiological characteristics of the viewer that the resolution in the diagonal direction on the screen is lower than in the vertical and horizontal directions.
Sampling is performed. In addition, it also utilizes the physiological characteristic of the viewer that the image quality does not deteriorate so much in the moving area even if the resolution is slightly reduced.

【０００４】受信側のデコーダでは、送信側のエンコー
ダで間引かれたサンプリング点を、実際に送出され受信
された前後のサンプリング点群をもとに再生して欠落箇
所に挿入するいわゆる内挿処理を行うようになってい
る。この内挿処理には、同一フィールド内の隣接サンプ
リング点群を利用して行うフィールド内内挿と、隣接フ
ィールドの対応する位置のサンプリング点群を利用して
行うフィールド間内挿とがある。この内挿処理にあたっ
ては、受信画面から動画領域と静止画領域とを検出し、
動画領域についてはフィールド内内挿を行い、静止画領
域についてはフィールド間内挿を行う。このうち、フィ
ールド間内挿の特殊なものとしてフレーム間内挿処理も
使用されることがある。In the decoder on the receiving side, the sampling points thinned out by the encoder on the transmitting side are reproduced based on the sampling point groups before and after actually transmitted and received, so-called interpolation processing. Is supposed to do. This interpolation processing includes field interpolation performed using adjacent sampling point groups in the same field and inter-field interpolation performed using sampling point groups at corresponding positions in adjacent fields. In this interpolation processing, the moving image area and the still image area are detected from the reception screen,
Field interpolation is performed for the moving image area, and interfield interpolation is performed for the still image area. Of these, interframe interpolation processing may be used as a special type of interfield interpolation.

【０００５】このような内挿処理過程について、以下詳
細に説明する。The interpolation process will be described in detail below.

【０００６】図９は従来のＭＵＳＥデコーダの要部を表
わしたものである。この装置にはフレーム間フィールド
間内挿処理回路１１、動き検出回路１２、及びフィール
ド内内挿処理回路１３が備えられ、入力端子１４からデ
ィジタル信号に変換されたＭＵＳＥ信号が入力されるよ
うになっている。FIG. 9 shows the essential parts of a conventional MUSE decoder. This apparatus is provided with an inter-frame inter-field interpolation processing circuit 11, a motion detection circuit 12, and a field interpolation processing circuit 13, and an MUSE signal converted into a digital signal is input from an input terminal 14. ing.

【０００７】このうちフレーム間フィールド間内挿処理
回路１１は、静止画領域について４フィールドにわたっ
て画素を内挿し画像を再生するいわゆるフレーム間フィ
ールド間内挿を行うようになっており、その出力側は混
合回路（以下ＭＩＸ回路と呼ぶ）１５の入力端子１６に
接続されている。Of these, the inter-frame inter-field interpolation processing circuit 11 is adapted to perform so-called inter-frame inter-field interpolation for reproducing an image by interpolating pixels over four fields in the still image area, and its output side is It is connected to an input terminal 16 of a mixing circuit (hereinafter referred to as MIX circuit) 15.

【０００８】フィールド内内挿処理回路１３は、動画領
域について１フィールドのみで画素を内挿し画像を再生
するいわゆるフィールド内内挿を行うようになってお
り、その出力側はＭＩＸ回路１５の入力端子１８に接続
されている。The field interpolation processing circuit 13 is adapted to perform so-called field interpolation for reproducing an image by interpolating pixels in only one field in the moving image area, and its output side is an input terminal of the MIX circuit 15. It is connected to 18.

【０００９】また、動き検出回路１２の出力側はＭＩＸ
回路１５の入力端子１７に接続されている。The output side of the motion detection circuit 12 is MIX.
It is connected to the input terminal 17 of the circuit 15.

【００１０】ＭＩＸ回路１５からの出力信号は出力端子
１９から出力され、後段の回路に入力されるようになっ
ている。The output signal from the MIX circuit 15 is output from the output terminal 19 and input to the subsequent circuit.

【００１１】以上のような構成の従来のＭＵＳＥデコー
ダでは、静止画領域と動画領域で異なる処理を行うよう
になっている。このため、動き検出回路１２は静止画領
域と動画領域の判別を行う。In the conventional MUSE decoder having the above configuration, different processing is performed in the still picture area and the moving picture area. Therefore, the motion detection circuit 12 discriminates between the still image area and the moving image area.

【００１２】図１０は、図９における動き検出回路１２
を詳細に表わしたものである。この回路には各画素をそ
れぞれ１フレーム分遅延する１フレーム遅延回路２１、
２２が設けられている。このうち、第１の１フレーム遅
延回路２１には、入力端子２３から入力され３分岐され
たＭＵＳＥ信号のうちの１つが入力されるようになって
いる。３分岐された他の２つの信号は、それぞれ第１、
第２の減算器２４、２５に入力される。FIG. 10 shows the motion detection circuit 12 shown in FIG.
Is shown in detail. This circuit includes a 1-frame delay circuit 21 for delaying each pixel by 1 frame,
22 is provided. Of these, one of the MUSE signals input from the input terminal 23 and branched into three is input to the first one-frame delay circuit 21. The other two signals divided into three are respectively the first signal,
It is input to the second subtracters 24 and 25.

【００１３】第１の１フレーム遅延回路２１の出力側は
２分岐され、それぞれ第２の１フレーム遅延回路２２及
び第１の減算器２４に接続されている。The output side of the first one-frame delay circuit 21 is branched into two and connected to the second one-frame delay circuit 22 and the first subtractor 24, respectively.

【００１４】第２の１フレーム遅延回路２２の出力側は
第２の減算器２５に接続されている。The output side of the second one-frame delay circuit 22 is connected to the second subtractor 25.

【００１５】第１の減算器２４は低域通過フィルタ２６
（ＬＰＦ）及び第１の絶対値回路２７を介して最大値選
択回路２９の入力の一方に接続され、第２の減算器２５
は第２の絶対値回路２８を介して最大値選択回路２９の
もう一方の入力に接続されている。The first subtractor 24 is a low pass filter 26.
(LPF) and the first absolute value circuit 27, and is connected to one of the inputs of the maximum value selection circuit 29.
Is connected to the other input of the maximum value selection circuit 29 via the second absolute value circuit 28.

【００１６】最大値選択回路２９の出力側は、出力端子
３２を有する非線形定数発生回路３１に接続されてい
る。The output side of the maximum value selection circuit 29 is connected to a nonlinear constant generation circuit 31 having an output terminal 32.

【００１７】以上のような構成の動き検出回路１２の動
作を説明する。The operation of the motion detection circuit 12 having the above configuration will be described.

【００１８】この動き検出回路１２は、いわゆるフレー
ム間符号化方法により、動きが激しい領域、すなわち時
間周波数でいう高域成分を検出し、静止画、動画の判断
を画素ごとに行う。The motion detection circuit 12 detects a region in which motion is intense, that is, a high frequency component in terms of time frequency, by a so-called interframe coding method, and determines a still image or a moving image for each pixel.

【００１９】図１０で、入力端子２３から入力された信
号と第１の１フレーム遅延回路２１で１フレーム分遅延
された信号は、第１の減算器２４によりその差分が求め
られる。この差信号は４．０５ＭＨｚの低域通過フィル
タ２６により高域をカットされ、第１の絶対値回路２７
で絶対値をとられた後、第１の動き検出信号３４として
最大値選択回路２９に入力される。In FIG. 10, the difference between the signal input from the input terminal 23 and the signal delayed by one frame by the first one-frame delay circuit 21 is obtained by the first subtractor 24. This difference signal has its high band cut off by the low-pass filter 26 of 4.05 MHz, and the first absolute value circuit 27
After the absolute value is taken in, it is input to the maximum value selection circuit 29 as the first motion detection signal 34.

【００２０】一方、入力端子２３から入力された信号
と、第２の１フレーム遅延回路２２でさらにもう１フレ
ーム分遅延された信号は、第２の減算器２５によりその
差分が求められる。この差信号は第２の絶対値回路２８
で絶対値をとられ、第２の動き検出信号３５として最大
値選択回路２９に入力される。On the other hand, the difference between the signal input from the input terminal 23 and the signal further delayed by one frame by the second one-frame delay circuit 22 is obtained by the second subtractor 25. This difference signal is supplied to the second absolute value circuit 28.
Then, the absolute value is obtained and is input to the maximum value selection circuit 29 as the second motion detection signal 35.

【００２１】ここで、１フレーム差分についても考慮し
ているのは、次のような理由による。Here, the reason why one frame difference is also taken into consideration is as follows.

【００２２】一般にＭＵＳＥ方式の場合には、２フレー
ム差分による動き検出が主であるが、ＭＵＳＥ信号の０
〜４．０５ＭＨｚの水平周波数帯にはフレーム間・ライ
ン間オフセットサブサンプリングによる折返し歪みが存
在しない。従って、この０〜４．０５ＭＨｚ領域におい
ても１フレーム差分による動き検出が可能となる。Generally, in the case of the MUSE system, the motion detection based on the difference between two frames is mainly used.
There is no aliasing distortion due to interframe / line offset subsampling in the horizontal frequency band of up to 4.05 MHz. Therefore, even in the 0 to 4.05 MHz region, it is possible to detect the motion based on the one-frame difference.

【００２３】最大値選択回路２９は、これら２種類の動
き検出信号３４、３５のうち大きい方を選択し、非線形
定数発生回路３１に入力する。The maximum value selection circuit 29 selects the larger one of these two types of motion detection signals 34 and 35 and inputs it to the non-linear constant generation circuit 31.

【００２４】非線形定数発生回路３１では、有限個、即
ちｎビット（ｎは自然数）で表現される２ⁿ レベルの値
をとる動き検出信号を出力端子３２から出力する。The non-linear constant generating circuit 31 outputs from the output terminal 32 a motion detection signal having a finite number, that is, a 2 ⁿ level value represented by n bits (n is a natural number).

【００２５】例えば、２フレーム差分検出の結果が動画
領域で、１フレーム差分検出の結果が静止画領域、と判
定された場合、又は２フレーム差分検出の結果が静止画
領域で、１フレーム差分検出の結果が動画領域と、判定
された場合、この回路では動画領域と判断されることに
なる。For example, when it is determined that the result of the 2-frame difference detection is the moving image area and the result of the 1-frame difference detection is the still image area, or the result of the 2-frame difference detection is the still image area, the 1-frame difference detection is performed. If the result is determined to be the moving image area, this circuit determines that it is the moving image area.

【００２６】出力端子３２から出力された動き検出信号
はＭＩＸ回路１５の入力端子１７に入力される。The motion detection signal output from the output terminal 32 is input to the input terminal 17 of the MIX circuit 15.

【００２７】図１１はＭＩＸ回路１５を詳細に表わした
ものである。この回路で、３つの入力端子１６〜１８か
らは、それぞれ図９のフレーム間フィールド間内挿処理
回路１１、動き検出回路１２、及びフィールド内内挿処
理回路１３の出力信号が入力されるようになっている。FIG. 11 shows the MIX circuit 15 in detail. In this circuit, the output signals of the interframe interfield interpolation processing circuit 11, the motion detection circuit 12, and the field interpolation processing circuit 13 of FIG. 9 are input from the three input terminals 16 to 18, respectively. Is becoming

【００２８】このうち、フレーム間フィールド間内挿処
理回路１１から入力端子１６を介して入力されるデータ
と、動き検出回路１２から入力端子１７を介して入力さ
れインバータ回路３７で極性を反転されたデータは、第
１の乗算器３６で乗ぜられ、加算器３９に入力されるよ
うになっている。Of these, data input from the inter-frame inter-field interpolation processing circuit 11 via the input terminal 16 and data input from the motion detection circuit 12 via the input terminal 17 and inverted in polarity by the inverter circuit 37. The data is multiplied by the first multiplier 36 and input to the adder 39.

【００２９】一方、フィールド内内挿処理回路１３から
入力端子１８を介して入力されるデータと、動き検出回
路１２から入力端子１７を介して入力されるデータは、
第２の乗算器３８で乗ぜられ、加算器３９に入力される
ようになっている。また、加算器３９はこれらを加算し
出力端子１９から出力する。On the other hand, the data input from the field interpolation processing circuit 13 via the input terminal 18 and the data input from the motion detection circuit 12 via the input terminal 17 are:
It is multiplied by the second multiplier 38 and input to the adder 39. Further, the adder 39 adds these and outputs from the output terminal 19.

【００３０】即ち、このＭＩＸ回路１５では、フレーム
間フィールド間内挿処理回路１１から入力される静止画
パスと、フィールド内内挿処理回路１３から入力される
動画パスとが、動き検出回路１２から出力される動き検
出信号によって画素ごとに比例混合されることとなる。That is, in this MIX circuit 15, the still picture path input from the interframe interfield interpolation processing circuit 11 and the moving picture path input from the field interpolation processing circuit 13 are transmitted from the motion detection circuit 12. Each pixel is proportionally mixed by the output motion detection signal.

【００３１】ここで、動画パスの信号をＡ、静止画パス
の信号をＢ、動き検出信号をＫとすると、ＭＩＸ回路１
５の出力信号Ｍは次式のようになる。ただし、Ｋは１以
下の正数である。Here, if the signal of the moving picture path is A, the signal of the still picture path is B, and the motion detection signal is K, the MIX circuit 1
The output signal M of 5 is as follows. However, K is a positive number of 1 or less.

【００３２】Ｍ＝Ｋ・Ａ＋（１−Ｋ）・Ｂ なお、特開平２−１００４８４号公報には静止画処理系
と動画用エンハンス機能をもつ動画処理系を設け、それ
らの出力を動き信号で比例混合した後に動き信号でエン
ハンス量が可変できる静止画用エンハンサを設ける構成
が開示されている。M = K · A + (1−K) · B In Japanese Patent Laid-Open No. 2-100484, a still image processing system and a moving image processing system having a moving image enhancing function are provided, and their outputs are converted into motion signals. A configuration is disclosed in which a still image enhancer is provided in which the amount of enhancement can be changed by a motion signal after proportional mixing.

【００３３】[0033]

【発明が解決しようとする課題】従来のＭＵＳＥデコー
ダでは、以上説明したような構成となっていたので、２
フレーム差分検出により検出できない静止画領域につい
ては動画領域に対する処理が施されてしまうという問題
があった。Since the conventional MUSE decoder has the configuration as described above,
There has been a problem that processing is performed on the moving image area for the still image area that cannot be detected by the frame difference detection.

【００３４】従って、上記問題点を解消しなければなら
ないという課題がある。Therefore, there is a problem that the above problems must be solved.

【００３５】本発明は、係る課題を解決するためになさ
れたもので、２フレーム差分動き検出回路で検出できな
い静止画領域に対し、垂直方向の帯域幅を拡大すること
ができるＭＵＳＥデコーダを得ることを目的とする。The present invention has been made to solve the above problems, and provides a MUSE decoder capable of expanding the vertical bandwidth for a still image area that cannot be detected by the two-frame differential motion detection circuit. With the goal.

【００３６】[0036]

【課題を解決するための手段】本発明に係るＭＵＳＥデ
コーダは、(i) 入力されたＭＵＳＥベースバンド信号に
ついて、静止画領域、動画領域、及び準静止画領域のい
ずれであるかを判定し、第１及び第２の判定結果出力信
号を出力する動き検出回路と、(ii)静止画領域に属する
画像についてフレーム間フィールド間内挿処理を施すフ
レーム間フィールド間内挿処理回路と、(iii) 準静止画
領域に属する画像についてフィールド間フィールド内内
挿処理を施すフィールド間フィールド内内挿処理回路
と、(iv)動画領域に属する画像についてフィールド内内
挿処理を施すフィールド内内挿処理回路と、(v) 動き検
出回路から出力される第１の判定結果出力信号に基づ
き、フレーム間フィールド間内挿処理回路の出力信号と
フィールド間フィールド内内挿処理回路の出力信号のう
ち、該当する方を選択する選択回路と、(vi)動き検出回
路から出力される第２の判定結果出力信号に基づき、選
択回路により選択された出力信号とフィールド内内挿処
理回路の出力信号とを比例混合する混合回路とを有する
ものである。The MUSE decoder according to the present invention (i) determines whether the input MUSE baseband signal is a still picture area, a moving picture area, or a quasi still picture area, A motion detection circuit that outputs first and second determination result output signals; (ii) an inter-frame inter-field interpolation processing circuit that performs inter-frame inter-field interpolation processing on an image belonging to a still image area; An inter-field field interpolation processing circuit that performs inter-field field interpolation processing on an image that belongs to a quasi-still image area, and (iv) a field interpolation processing circuit that performs field interpolation processing on an image that belongs to a moving image area. , (V) Based on the first determination result output signal output from the motion detection circuit, the output signal of the inter-frame inter-field interpolation processing circuit and the inter-field inter-field interpolation Within the field and the output signal selected by the selection circuit based on the selection circuit that selects the corresponding one of the output signals of the processing circuit and (vi) the second determination result output signal output from the motion detection circuit. And a mixing circuit for proportionally mixing the output signal of the insertion processing circuit.

【００３７】[0037]

【作用】本発明では、静止画領域及び動画領域について
は従来と同様のフレーム間フィールド間内挿処理及びフ
ィールド内内挿処理をそれぞれ施すほか、これらとは別
個に準静止画領域を定義し、この領域についてフィール
ド間フィールド内内挿処理を施すことにより、垂直周波
数の高い画像の再生を可能とする。In the present invention, the still picture area and the moving picture area are subjected to the inter-frame inter-field interpolation processing and the field interpolation processing similar to the conventional ones, respectively, and the quasi-still picture area is defined separately from these. By performing inter-field interpolation processing on this area, it is possible to reproduce an image having a high vertical frequency.

【００３８】[0038]

【実施例】以下実施例につき本発明を詳細に説明する。EXAMPLES The present invention will be described in detail below with reference to examples.

【００３９】図１は本発明の一実施例におけるＭＵＳＥ
デコーダの要部を表したものである。ここでは、従来例
図９と同一部分には同一符号を付し適宜説明を省略する
ものとする。FIG. 1 shows the MUSE in one embodiment of the present invention.
The main part of the decoder is shown. Here, the same parts as those of the conventional example FIG. 9 are denoted by the same reference numerals, and the description thereof will be appropriately omitted.

【００４０】この装置には、フィールド間フィールド内
内挿処理回路４１が設けられ、フレーム間フィールド間
内挿処理回路１１、動き検出回路４２、及びフィールド
内内挿処理回路１３と共に入力端子１４にパラレルに接
続されている。このうちフレーム間フィールド間内挿処
理回路１１及びフィールド間フィールド内内挿処理回路
４１の出力側は、それぞれセレクタ回路４３の端子４
４、４５に接続されている。This apparatus is provided with an inter-field field interpolation processing circuit 41, which is parallel to the input terminal 14 together with the inter-frame field interpolation processing circuit 11, the motion detection circuit 42, and the field interpolation processing circuit 13. It is connected to the. Of these, the output sides of the inter-frame field interpolation processing circuit 11 and the inter-field field interpolation processing circuit 41 are connected to the terminal 4 of the selector circuit 43, respectively.
4 and 45 are connected.

【００４１】このセレクタ回路４３は、動き検出回路４
２から出力される第１の出力信号４６により、フレーム
間フィールド間内挿処理回路１１又はフィールド間フィ
ールド内内挿処理回路４１のいずれか一方の出力信号を
選択しＭＩＸ回路１５の入力端子１６に入力するように
なっている。The selector circuit 43 is a motion detection circuit 4
According to the first output signal 46 output from 2, the output signal of either the interframe interfield interpolation processing circuit 11 or the interfield field interpolation processing circuit 41 is selected and input to the input terminal 16 of the MIX circuit 15. It is designed to be entered.

【００４２】動き検出回路４２から出力される第２の出
力信号４７はＭＩＸ回路１５の入力端子１７に入力され
るようになっている。The second output signal 47 output from the motion detection circuit 42 is input to the input terminal 17 of the MIX circuit 15.

【００４３】その他の部分の接続関係は従来例と同様な
ので、ここでは説明を省略する。Since the connection relationship of the other parts is the same as that of the conventional example, the description thereof is omitted here.

【００４４】以上のような構成のＭＵＳＥデコーダの動
作原理を説明する。The operation principle of the MUSE decoder having the above configuration will be described.

【００４５】従来例と比較し、本発明では図１の点線部
４９及び動き検出回路４２の第１の出力信号４６を追加
している。そして、本発明では、静止画領域、動画領域
の他に新たに準静止画領域を設け、このような領域につ
いてはフィールド間フィールド内内挿処理回路４１によ
りフィールド間フィールド内内挿処理を行うようになっ
ている。Compared with the conventional example, in the present invention, the dotted line portion 49 of FIG. 1 and the first output signal 46 of the motion detection circuit 42 are added. Then, in the present invention, a quasi-still image area is newly provided in addition to the still image area and the moving image area, and the inter-field field interpolation processing circuit 41 performs inter-field field interpolation processing on such an area. It has become.

【００４６】この準静止画領域は、従来例図９で説明し
た２フレーム差分検出では動画領域とされるものの１フ
レーム差分検出では静止画領域とされる領域であり、従
来は動画領域として対応する内挿処理が行われていた領
域である。This quasi-still image area is an area which is a moving image area in the two-frame difference detection described in FIG. 9 of the conventional example, but is a still image area in the one-frame difference detection, and is conventionally a moving image area. This is the area where the interpolation process was performed.

【００４７】次に図１のＭＵＳＥデコーダの具体的動作
を説明する。Next, the specific operation of the MUSE decoder of FIG. 1 will be described.

【００４８】図１の入力端子１４に、ディジタル信号に
変換されたＭＵＳＥベースバンド信号が入力されると、
これは４分岐されてフレーム間フィールド間内挿処理回
路１１、フィールド間フィールド内内挿処理回路４１、
動き検出回路４２、及びフィールド内内挿処理回路１３
にそれぞれ入力される。When the MUSE baseband signal converted into a digital signal is input to the input terminal 14 of FIG.
This is divided into four, and inter-field inter-field interpolation processing circuit 11, inter-field inter-field interpolation processing circuit 41,
Motion detection circuit 42 and field interpolation processing circuit 13
Are input respectively.

【００４９】このうちフレーム間フィールド間内挿処理
回路１１は、静止画領域について４フィールドにわたっ
て画素を内挿し画像を再生するフレーム間フィールド間
内挿を行い、その結果再生したデータをセレクタ回路４
３の入力端子４４に入力する。Of these, the inter-frame inter-field interpolation processing circuit 11 performs inter-frame inter-field interpolation in which pixels are interpolated over four fields in the still image area to reproduce an image, and the reproduced data as a result is reproduced by the selector circuit 4.
3 to the input terminal 44.

【００５０】一方、フィールド間フィールド内内挿処理
回路４１は上記した準静止画領域についてフィールド間
フィールド内内挿処理を施し、その結果再生したデータ
をセレクタ回路４３の入力端子４５に入力する。On the other hand, the inter-field field interpolation processing circuit 41 performs the inter-field field interpolation processing on the above-mentioned quasi-still image area and inputs the data reproduced as a result to the input terminal 45 of the selector circuit 43.

【００５１】フィールド内内挿処理回路１３は、動画領
域について１フィールドのみで画素を内挿し画像を再生
するフィールド内内挿を行い、再生したデータをＭＩＸ
回路１５の入力端子１８に入力する。The field interpolation processing circuit 13 performs field interpolation for reconstructing an image by interpolating pixels in only one field in the moving image area, and reproduces the reproduced data in MIX.
Input to the input terminal 18 of the circuit 15.

【００５２】また、動き検出回路４２は入力端子１４か
ら入力されるＭＵＳＥベースバンド信号を監視し、セレ
クタ回路４３の動作を制御するための第１の出力信号４
６と、ＭＩＸ回路１５の動作を制御するための第２の出
力信号４７を出力する。The motion detection circuit 42 monitors the MUSE baseband signal input from the input terminal 14 and controls the operation of the selector circuit 43 by the first output signal 4
6 and a second output signal 47 for controlling the operation of the MIX circuit 15.

【００５３】ＭＩＸ回路１５は、セレクタ回路４３から
入力される静止画パス又は準静止画パスと、フィールド
内内挿処理回路１３から入力される動画パスとを、動き
検出回路１２の第２の出力信号４７に基いて画素ごとに
比例混合し、出力端子１９から後段の回路に出力する。The MIX circuit 15 outputs the still picture path or the semi-still picture path input from the selector circuit 43 and the moving picture path input from the field interpolation processing circuit 13 to the second output of the motion detection circuit 12. The signals are proportionally mixed for each pixel based on the signal 47, and output from the output terminal 19 to the circuit in the subsequent stage.

【００５４】図２は図１における動き検出回路４２を詳
細に表わしたものである。この図で、従来例図１０と同
一部分には同一符号を付し、適宜説明を省略する。FIG. 2 shows the motion detection circuit 42 in FIG. 1 in detail. In this figure, the same parts as those in FIG. 10 of the conventional example are denoted by the same reference numerals, and the description thereof will be appropriately omitted.

【００５５】この回路には、従来例における最大値選択
回路２９に代えて静止画・準静止画判定回路５１が設け
られ、第１、第２の絶対値回路２７、２８から、それぞ
れ１フレーム差分検出信号と２フレーム差分検出信号が
入力されるようになっている。この静止画・準静止画判
定回路５１の出力側には出力端子５２が設けられてい
る。This circuit is provided with a still image / semi-still image determination circuit 51 in place of the maximum value selection circuit 29 in the conventional example, and each one frame difference from the first and second absolute value circuits 27 and 28. The detection signal and the 2-frame difference detection signal are input. An output terminal 52 is provided on the output side of the still image / quasi still image determination circuit 51.

【００５６】また、この回路には従来例図１０と同様の
非線形定数発生回路３１が設けられ、第２の絶対値回路
２８からの２フレーム検出信号のみが入力されるように
なっている。この非線形定数発生回路３１には出力端子
３２が設けられている。Further, this circuit is provided with a non-linear constant generating circuit 31 similar to that of the conventional example shown in FIG. 10, so that only the two-frame detection signal from the second absolute value circuit 28 is inputted. The non-linear constant generation circuit 31 is provided with an output terminal 32.

【００５７】その他の構成は従来例と同様である。Other configurations are similar to those of the conventional example.

【００５８】以上のような構成の動き検出回路４２の動
作を説明する。The operation of the motion detection circuit 42 having the above configuration will be described.

【００５９】この動き検出回路４２で、静止画・準静止
画判定回路５１は第１、第２の絶対値回路２７、２８か
らそれぞれ入力される１フレーム差分検出信号と２フレ
ーム差分検出信号を基に、静止画、準静止画の判断を画
素ごとに行い、その判定結果として１ビットの２値信号
を出力する。この信号はセレクタ切換信号として、出力
端子５２を介してセレクタ回路４３（図１）に与えられ
る。In the motion detection circuit 42, the still image / quasi still image determination circuit 51 is based on the 1-frame difference detection signal and the 2-frame difference detection signal input from the first and second absolute value circuits 27 and 28, respectively. Then, a still image or a quasi-still image is determined for each pixel, and a 1-bit binary signal is output as the determination result. This signal is given to the selector circuit 43 (FIG. 1) via the output terminal 52 as a selector switching signal.

【００６０】セレクタ回路４３は、与えられたセレクタ
切換信号により、動き検出回路４２により準静止画領域
と判定されたときにのみフィールド間フィールド内内挿
処理回路４１を選択し、その他の場合はフレーム間フィ
ールド間内挿処理回路１１を選択する。The selector circuit 43 selects the inter-field field interpolation processing circuit 41 only when the motion detection circuit 42 determines that it is a quasi-still image area based on the supplied selector switching signal, and otherwise, it selects the frame. The inter-field interpolation processing circuit 11 is selected.

【００６１】一方、非線形定数発生回路３１は第２の絶
対値回路２８からの２フレーム検出信号のみに基づき、
従来例と同様の非線形定数を発生させ、出力端子３２を
介してＭＩＸ回路１５（図１）の入力端子１７に与え
る。On the other hand, the non-linear constant generating circuit 31 is based on only the two-frame detection signal from the second absolute value circuit 28.
The same non-linear constant as in the conventional example is generated and given to the input terminal 17 of the MIX circuit 15 (FIG. 1) via the output terminal 32.

【００６２】入力端子２３から第１、第２の絶対値回路
２７、２８に至る動作は従来例と同様であるので、ここ
では説明を省略する。Since the operation from the input terminal 23 to the first and second absolute value circuits 27 and 28 is the same as that of the conventional example, the description thereof is omitted here.

【００６３】これにより、ＭＩＸ回路１５で比例混合さ
れる画像はより静止画に近い形となり、高解像度化され
ることとなる。As a result, the image proportionally mixed by the MIX circuit 15 has a shape closer to a still image, and the resolution is increased.

【００６４】図３は本発明のＭＵＳＥデコーダによる内
挿処理過程を表わしたものである。この図に示すよう
に、１フィールド前のデータ（図中□印）と、現フィー
ルドのデータ（図中○印）について、見かけ上、２次元
低域周波数通過処理、即ちフィールド内内挿処理を施
す。ここで「見かけ上」としたのは、準静止画と判断さ
れた場合、１フィールド前の画像と現フィールドの画像
とは同一のものと考えることができるからである。即
ち、フィールド内内挿を行っても何ら問題はないことに
なる。FIG. 3 shows an interpolation processing process by the MUSE decoder of the present invention. As shown in this figure, two-dimensional low-frequency pass processing, that is, field interpolation processing, is apparently performed for the data one field before (marked with □ in the figure) and the data of the current field (marked with ◯). Give. The reason why the image is "apparent" is that the image of the previous field and the image of the current field can be considered to be the same when it is determined that the image is a quasi-still image. That is, there is no problem even if the field interpolation is performed.

【００６５】なお、この内挿処理が動画領域の処理と異
なる点は、走査線数、即ち垂直のサンプル数が２倍にな
っていることである。The interpolation processing is different from the processing of the moving image area in that the number of scanning lines, that is, the number of vertical samples is doubled.

【００６６】図４〜図７は各種内挿処理による伝送可能
領域、即ち輝度信号を表わしたものである。これらの図
で、縦軸は垂直の走査線数を示し、横軸は水平周波数を
示す。また、それぞれの斜線部は伝送可能領域を示す。FIGS. 4 to 7 show the transmittable area, that is, the luminance signal, by various interpolation processing. In these figures, the vertical axis represents the number of vertical scanning lines and the horizontal axis represents the horizontal frequency. Also, each shaded area indicates a transmittable area.

【００６７】このうち図４は原始サンプリングの伝送可
能領域、図５はフレーム間フィールド間内挿による伝送
可能領域、図６はフィールド間フィールド内内挿による
伝送可能領域、図７はフィールド内内挿による伝送可能
領域を示す。これらの図から明らかなように、フィール
ド間フィールド内内挿処理の方が、フィールド内内挿処
理よりも垂直周波数の高い画像が再生できることが判
る。Of these, FIG. 4 is a transmissible area of primitive sampling, FIG. 5 is a transmissible area by interframe interfield interpolation, FIG. 6 is a transmissible area by interfield interfield interpolation, and FIG. 7 is field interpolation. Indicates the transmittable area by. As is clear from these figures, it is understood that the inter-field interpolation processing can reproduce an image having a higher vertical frequency than the field interpolation processing.

【００６８】図８は図１のフィールド間フィールド内内
挿処理回路４１の一実施例を表わしたものである。FIG. 8 shows an embodiment of the inter-field interpolation processing circuit 41 of FIG.

【００６９】この回路には、３２．４ＭＨｚのクロック
に同期して動作する６つの１画素遅延回路６１〜６６が
設けられている。このうち第１の１画素遅延回路６１に
は、入力端子６７から入力され３分岐された１６．２Ｍ
ＨｚのＭＵＳＥベースバンド信号の１つが入力されるよ
うになっている。分岐された他の信号は５６２ライン遅
延回路６８に入力される。This circuit is provided with six 1-pixel delay circuits 61 to 66 which operate in synchronization with a 32.4 MHz clock. Of these, the first one-pixel delay circuit 61 receives 16.3M input from the input terminal 67 and branched into three.
One of the MUSE baseband signals of Hz is input. The other branched signal is input to the 562 line delay circuit 68.

【００７０】第１の１画素遅延回路６１の出力側は２分
岐され、一方は第２の１画素遅延回路６２に入力され、
他方は第１のセレクタ回路６９の一方の入力端子に入力
されるようになっている。The output side of the first one-pixel delay circuit 61 is branched into two, one of which is input to the second one-pixel delay circuit 62,
The other is input to one input terminal of the first selector circuit 69.

【００７１】第２の１画素遅延回路６２の出力側は第１
の加算回路７１に接続されている。この加算回路７１に
は、入力端子６７から入力され３分岐された信号の１つ
が入力されており、第１、第２の１画素遅延回路６１、
６２により作成される２画素前のデータに加算される。
この加算結果は定数乗算回路７２を経て第１のセレクタ
回路６９の他の入力端子に入力されるようになってい
る。The output side of the second one-pixel delay circuit 62 has the first
Connected to the adder circuit 71. One of the signals branched from the input terminal 67 and branched into three is input to the adder circuit 71, and the first and second one-pixel delay circuits 61,
It is added to the data of 2 pixels before created by 62.
The addition result is input to the other input terminal of the first selector circuit 69 via the constant multiplication circuit 72.

【００７２】５６２ライン遅延回路６８の出力側は３分
岐され、それぞれ、第３の１画素遅延回路６３、第２の
加算回路７３、及び１ライン遅延回路７４に入力され
る。第２の加算回路７３は、５６２ライン遅延回路６８
から出力される５６２ライン前のデータと、第３、第４
の１画素遅延回路６３、６４により作成される５６２ラ
インプラス２画素前のデータとを加算し、定数乗算回路
７５を介して第２のセレクタ回路７６の一方の入力端子
に入力する。この第２のセレクタ回路７６の他の入力端
子には、第３の１画素遅延回路６３から５６２ラインプ
ラス１画素前のデータが入力されるようになっている。The output side of the 562 line delay circuit 68 is branched into three, which are input to the third 1-pixel delay circuit 63, the second addition circuit 73, and the 1-line delay circuit 74, respectively. The second adder circuit 73 includes a 562 line delay circuit 68.
The data before 562 lines output from the 3rd and 4th
The data of 562 lines plus data of 2 pixels before, which are created by the 1-pixel delay circuits 63 and 64, are added and input to one input terminal of the second selector circuit 76 via the constant multiplication circuit 75. The data of 562 lines plus one pixel before is input from the third one-pixel delay circuit 63 to the other input terminal of the second selector circuit 76.

【００７３】１ライン遅延回路７４の出力側は２分岐さ
れ、それぞれ、第５の１画素遅延回路６５及び第３の加
算回路７７に入力される。この第３の加算回路７７は、
１ライン遅延回路７４から出力される５６３ライン前の
データと、第５、第６の１画素遅延回路６５、６６によ
り作成される５６３ラインプラス２画素前のデータとを
加算し、定数乗算回路７８を介して第３のセレクタ回路
７９の一方の入力端子に入力する。この第３のセレクタ
回路７９の他の入力端子には、第５の１画素遅延回路６
５から５６３ラインプラス１画素前のデータが入力され
るようになっている。The output side of the 1-line delay circuit 74 is branched into two, which are input to the fifth 1-pixel delay circuit 65 and the third adding circuit 77, respectively. The third adder circuit 77 is
The data of 563 lines before output from the 1-line delay circuit 74 and the data of 563 lines plus 2 pixels before generated by the fifth and sixth 1-pixel delay circuits 65 and 66 are added, and the constant multiplication circuit 78 is added. Via the input to one input terminal of the third selector circuit 79. The other input terminal of the third selector circuit 79 is connected to the fifth 1-pixel delay circuit 6
Data from 5 to 563 lines plus one pixel before is input.

【００７４】第１〜第３のセレクタ回路６９、７６、７
９は、第１〜第３の制御信号８１〜８３により、それぞ
れ、２つの入力端子に入力されるデータのうちいずれか
一方を出力するようになっている。これらの制御信号８
１〜８３は、Ｙサブサンプル位相やＣサブサンプル位相
等、ＭＵＳＥ信号の重畳されている信号と、フレーム、
フィールド、ライン等のリセット信号を基に作成される
ものであり、これで各セレクタ回路６９、７６、７９の
切り換えを行うことにより、伝送されてきた画素のみを
選択する。First to third selector circuits 69, 76, 7
9 outputs one of the data input to the two input terminals in response to the first to third control signals 81 to 83. These control signals 8
1 to 83 are a signal on which a MUSE signal is superimposed, such as a Y sub-sample phase and a C sub-sample phase, a frame,
It is created on the basis of a reset signal for fields, lines, etc., and by switching each selector circuit 69, 76, 79, only the transmitted pixel is selected.

【００７５】第１及び第３のセレクタ回路６９、７９の
出力側は第４の加算回路８４に接続され、さらにこの加
算回路８４は定数乗算回路８５を介して第５の加算回路
８６に接続されている。この第５の加算回路８６では、
定数乗算回路８５からのデータと第２のセレクタ回路７
６からのデータが加算され、さらに定数乗算回路８７を
介して出力端子８８から出力される。The output sides of the first and third selector circuits 69 and 79 are connected to a fourth adder circuit 84, and this adder circuit 84 is connected to a fifth adder circuit 86 via a constant multiplication circuit 85. ing. In the fifth adder circuit 86,
Data from the constant multiplication circuit 85 and the second selector circuit 7
The data from 6 is added and further output from the output terminal 88 via the constant multiplication circuit 87.

【００７６】結局、このフィールド間フィールド内内挿
処理回路４１では、３２．４ＭＨｚのクロックで動作
し、伝送されてこない画素にはゼロ値を代入すること
で、本来のフィルタと等価的な動作を行うこととなる。In the end, the inter-field interpolation processing circuit 41 operates at a clock of 32.4 MHz and substitutes a zero value for pixels that have not been transmitted, so that an operation equivalent to the original filter is performed. Will be done.

【００７７】このように本実施例では、フレーム間フィ
ールド間内挿処理回路１１とフィールド間フィールド内
内挿処理回路４１とをセレクタ回路４３により適宜切り
換えることで、従来と同様のＭＩＸ回路の使用を可能と
している。As described above, in this embodiment, the MIX circuit similar to the conventional one is used by appropriately switching the inter-field inter-field interpolation processing circuit 11 and the inter-field inter-field interpolation processing circuit 41 by the selector circuit 43. It is possible.

【００７８】即ち、セレクタ回路４３は、動き検出回路
４２の静止画・準静止画判定回路５１（図２）により準
静止画領域と判定されたときにのみ、フィールド間フィ
ールド内内挿処理回路４１を選択し、その他の場合はフ
レーム間フィールド間内挿処理回路１１を選択する。That is, the selector circuit 43 inter-field field interpolation processing circuit 41 only when the still image / quasi-still image determination circuit 51 (FIG. 2) of the motion detection circuit 42 determines that it is a quasi-still image area. Is selected, and in other cases, the inter-frame inter-field interpolation processing circuit 11 is selected.

【００７９】[0079]

【発明の効果】以上説明したように、本発明によれば、
動き領域の検出に際して準静止画領域という領域を設定
し、この領域についてはフレーム間フィールド間内挿処
理を行うこととしたので、垂直解像度の高い画像を得る
ことができるという効果がある。As described above, according to the present invention,
Since an area called a quasi-still image area is set when detecting a moving area and interframe interfield interpolation processing is performed on this area, it is possible to obtain an image with high vertical resolution.

【００８０】また、静止画領域と準静止画領域での内挿
処理をセレクタ回路で切り換えて行うこととしたので、
従来のＭＩＸ回路をそのまま使用することができるとい
う効果もある。Further, since the interpolating processing in the still picture area and the quasi-still picture area is switched by the selector circuit,
There is also an effect that the conventional MIX circuit can be used as it is.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例におけるＭＵＳＥデコーダの
要部を示すブロック図である。FIG. 1 is a block diagram showing a main part of a MUSE decoder according to an embodiment of the present invention.

【図２】図１における動き検出回路を詳細に示すブロッ
ク図である。FIG. 2 is a block diagram showing in detail the motion detection circuit in FIG.

【図３】本実施例のＭＵＳＥデコーダによる内挿処理過
程を説明するための説明図である。FIG. 3 is an explanatory diagram for explaining an interpolation processing process by the MUSE decoder of the present embodiment.

【図４】原始サンプリングの伝送可能領域を示す説明図
である。FIG. 4 is an explanatory diagram showing a transmittable area of primitive sampling.

【図５】フレーム間フィールド間内挿による伝送可能領
域を示す説明図である。FIG. 5 is an explanatory diagram showing a transmittable area by inter-frame inter-field interpolation.

【図６】フィールド間フィールド内内挿による伝送可能
領域を示す説明図である。FIG. 6 is an explanatory diagram showing a transmissible area by inter-field interpolation.

【図７】フィールド内内挿による伝送可能領域を示す説
明図である。FIG. 7 is an explanatory diagram showing a transmittable area by field interpolation.

【図８】図１におけるフィールド間フィールド内内挿処
理回路の一実施例を示すブロック図である。8 is a block diagram showing an embodiment of the inter-field interpolation processing circuit between fields in FIG. 1. FIG.

【図９】従来のＭＵＳＥデコーダの要部を示すブロック
図である。FIG. 9 is a block diagram showing a main part of a conventional MUSE decoder.

【図１０】従来のＭＵＳＥデコーダにおける動き検出回
路を詳細に示すブロック図である。FIG. 10 is a block diagram showing in detail a motion detection circuit in a conventional MUSE decoder.

【図１１】従来のＭＵＳＥデコーダにおけるＭＩＸ回路
を詳細に示すブロック図である。FIG. 11 is a block diagram showing in detail a MIX circuit in a conventional MUSE decoder.

【符号の説明】[Explanation of symbols]

１１ フレーム間フィールド間内挿処理回路 １３ フィールド内内挿処理回路 １５ ＭＩＸ回路 ２１ 第１の１フレーム遅延回路 ２２ 第２の１フレーム遅延回路 ３１ 非線形定数発生回路 ４１ フィールド間フィールド内内挿処理回路 ４２ 動き検出回路 ４３ セレクタ回路 ５１ 静止画・準静止画判定回路 11 Interframe Interfield Interpolation Processing Circuit 13 Field Interpolation Processing Circuit 15 MIX Circuit 21 First 1-frame Delay Circuit 22 Second 1-frame Delay Circuit 31 Nonlinear Constant Generation Circuit 41 Interfield Field Interpolation Processing Circuit 42 Motion detection circuit 43 Selector circuit 51 Still image / quasi-still image determination circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】 ディジタル信号に変換されたＭＵＳＥベ
ースバンド信号について、静止画領域、動画領域、及び
準静止画領域のいずれであるかを判定し、第１及び第２
の判定結果出力信号を出力する動き検出回路と、 静止画領域に属する画像についてフレーム間フィールド
間内挿処理を施すフレーム間フィールド間内挿処理回路
と、 準静止画領域に属する画像についてフィールド間フィー
ルド内内挿処理を施すフィールド間フィールド内内挿処
理回路と、 動画領域に属する画像についてフィールド内内挿処理を
施すフィールド内内挿処理回路と、 前記動き検出回路から出力される第１の判定結果出力信
号に基づき、フレーム間フィールド間内挿処理回路の出
力信号とフィールド間フィールド内内挿処理回路の出力
信号のうち、該当する信号を選択する選択回路と、 前記動き検出回路から出力される第２の判定結果出力信
号に基づき、前記選択回路により選択された出力信号と
前記フィールド内内挿処理回路の出力信号とを比例混合
する混合回路とを具備し、 動き検出回路により準静止画領域と判定された画像領域
についてフィールド間フィールド内内挿処理を施すこと
を特徴とするＭＵＳＥデコーダ。1. The MUSE baseband signal converted into a digital signal is determined to be a still image area, a moving image area, or a quasi still image area, and the first and second areas are determined.
Motion detection circuit that outputs the determination result output signal, inter-frame field inter-field interpolation processing circuit that performs inter-frame field inter-field interpolation processing for images that belong to the still image area, and inter-field field that operates for images that belong to the quasi still image area. Inter-field field interpolation processing circuit for performing interpolation processing, field interpolation processing circuit for performing field interpolation processing on an image belonging to a moving image area, and a first determination result output from the motion detection circuit A selection circuit for selecting a corresponding signal from the output signals of the inter-field inter-field interpolation processing circuit and the inter-field inter-field interpolation processing circuit based on the output signal; The output signal selected by the selection circuit based on the determination result output signal of No. 2 and the field interpolation processing time. MUSE decoder of an output signal and a mixing circuit for proportional mixing, and characterized by applying a quasi-still image area determined to be the image area fields between the fields in the interpolation process for the motion detection circuit.