JPH05347395A - Mis transistor of solid-state image pickup element and manufacture thereof - Google Patents
Mis transistor of solid-state image pickup element and manufacture thereofInfo
- Publication number
- JPH05347395A JPH05347395A JP4179469A JP17946992A JPH05347395A JP H05347395 A JPH05347395 A JP H05347395A JP 4179469 A JP4179469 A JP 4179469A JP 17946992 A JP17946992 A JP 17946992A JP H05347395 A JPH05347395 A JP H05347395A
- Authority
- JP
- Japan
- Prior art keywords
- punch
- source
- drain
- mis transistor
- prevention region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、固体撮像素子のＭＩＳ
トランジスタ、特に縦型オーバーフロードレイン型固体
撮像素子のＭＩＳトランジスタとその製造方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid-state image sensor MIS.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a MIS transistor of a vertical overflow drain type solid-state imaging device, and a manufacturing method thereof.
【０００２】[0002]
【従来の技術】縦型オーバーフロードレイン型の固体撮
像素子は、一般にｎ型の半導体基板の表面部にｐ- 型ウ
エルを形成し、該ウエルの表面部にｎ型の受光素子、転
送チャンネル等を設けた構造を有し、ｐ- 型ウエルは接
地し、ｎ型半導体基板には例えば７乃至１９Ｖ程度の正
の電位を与えて使用するのが普通である。2. Description of the Related Art In a vertical overflow drain type solid-state image pickup device, a p - type well is generally formed on the surface of an n-type semiconductor substrate, and an n-type photodetector, a transfer channel, etc. are formed on the surface of the well. In general, the p - type well is grounded and the n-type semiconductor substrate is applied with a positive potential of, for example, 7 to 19 V.
【０００３】ところで、固体撮像素子には受光素子や転
送チャンネルだけでなくＭＩＳトランジスタも不可欠で
あり、図５は縦型オーバーフロードレイン型の固体撮像
素子の出力部を成すソースホロアＭＩＳトランジスタの
従来例を示す断面図である。By the way, not only the light receiving element and the transfer channel but also the MIS transistor are indispensable to the solid-state image pickup device, and FIG. 5 shows a conventional example of a source follower MIS transistor which constitutes an output portion of the vertical overflow drain type solid-state image pickup device. FIG.
【０００４】図面において、１はｎ型半導体基板、２は
ｐ- 型ウエル、３はｎ型ソース、４はｎ型ドレイン、５
ｓ、５ｄはソース３、ドレイン４の下部に設けられたパ
ンチスルー防止領域、６はゲート絶縁膜、７はゲート電
極である。パンチスルー防止領域５ｓ、５ｄはウエル２
の電位変動によって主としてドレイン側にパンチスルー
が生じるのを防止すべく形成されたもので、ゲート電極
７をマスクとする不純物のイオン打込みにより形成され
た。従って、従来においては、ソース側のパンチスルー
防止領域５ｓと、ドレイン側のパンチスルー防止領域５
ｄとはゲート電極７の中心を通る中心線を中心として線
対称であった。即ち、ゲート電極７の中心からのパンチ
スルー防止領域５ｓ、５ｄの内側端縁の距離をＬｓ、Ｌ
ｄとすると、ＬｓとＬｄとは等しかった。In the drawings, 1 is an n-type semiconductor substrate, 2 is a p - type well, 3 is an n-type source, 4 is an n-type drain, 5
s and 5d are punch-through prevention regions provided under the source 3 and drain 4, 6 is a gate insulating film, and 7 is a gate electrode. Punch-through prevention regions 5s and 5d are wells 2
It was formed to prevent punch-through mainly on the drain side due to the potential fluctuation of 1., and was formed by ion implantation of impurities using the gate electrode 7 as a mask. Therefore, in the conventional case, the punch-through prevention region 5s on the source side and the punch-through prevention region 5 on the drain side are provided.
d was line-symmetric with respect to a center line passing through the center of the gate electrode 7. That is, the distances from the center of the gate electrode 7 to the inner edges of the punch-through prevention regions 5s and 5d are Ls and L, respectively.
Letting d be, Ls and Ld were equal.
【０００５】[0005]
【発明が解決しようとする課題】ところで、パンチスル
ー防止領域５ｓ、５ｄのうちドレイン側パンチスルー防
止領域５ｄの内側端縁のゲート電極７中心からの距離Ｌ
ｄは小さい程パンチスルー防止効果が強いので好まし
い。というのは、パンチスルーはドレイン４の内側部分
で起き易いからである。しかし、ソース側パンチスルー
防止領域５ｓの内側端縁のゲート電極７の中心からの距
離Ｌｓは小さいとニュートラル化するので好ましくな
く、大きい方が好ましい。特にソース側パンチスルー防
止領域５ｓの内側端縁よりもパンチスルー防止領域５ｓ
の内側端縁が外側（反チャンネル側）の方が好ましい。
しかるに、従来においては、上述したように、ＬｄとＬ
ｓが等しくパンチスルー防止領域５ｓと５ｄとはソース
３、ドレイン４と同様にゲート電極７の中心を通る中心
線を中心として線対称になっていたのでパンチスルー防
止とニュートラル化防止の双方の効果を高めることがで
きなかった。By the way, the distance L from the center of the gate electrode 7 to the inner edge of the drain side punch through prevention region 5d of the punch through prevention regions 5s and 5d.
The smaller d is, the stronger the punch-through prevention effect is, which is preferable. This is because punch-through easily occurs inside the drain 4. However, if the distance Ls of the inner edge of the source-side punch-through prevention region 5s from the center of the gate electrode 7 is small, it becomes neutral, which is not preferable, and the larger one is preferable. In particular, the punch-through prevention area 5s is located farther than the inner edge of the source-side punch-through prevention area 5s.
It is preferable that the inner edge of the outer edge is on the outer side (anti-channel side).
However, in the conventional case, as described above, Ld and L
The punch-through prevention regions 5s and 5d having the same s are line-symmetrical with respect to the center line passing through the center of the gate electrode 7 similarly to the source 3 and the drain 4, and therefore both punch-through prevention and neutralization prevention effects are obtained. Could not be raised.
【０００６】本発明はこのような問題点を解決すべく為
されたものであり、縦型オーバーフロードレイン型の固
体撮像素子のソース、ドレインの下部にパンチスルー防
止領域を有するＭＩＳトランジスタにおいてパンチスル
ー防止効果とニュートラル化防止効果の双方を高めるこ
とを目的とする。The present invention has been made to solve such a problem, and prevents punch-through in a MIS transistor having a punch-through prevention region below the source and drain of a vertical overflow drain type solid-state imaging device. The purpose is to enhance both the effect and the neutralization prevention effect.
【０００７】[0007]
【課題を解決するための手段】請求項１の固体撮像素子
のＭＩＳトランジスタは、ドレイン下部のパンチスルー
防止領域の内側（チャンネル側）端縁がソース下部のパ
ンチスルー防止領域の内側端縁よりもゲート電極中心に
近くなるようにしたことを特徴とする。請求項２の固体
撮像素子のＭＩＳトランジスタは、請求項１のＭＩＳト
ランジスタにおいて、ソース下部のパンチスルー防止領
域を、その内側端縁がソースの内側端縁よりも外側（反
チャンネル側）に位置するように形成してなることを特
徴とする。According to another aspect of the MIS transistor of the solid-state image pickup device of the present invention, the inner edge (channel side) of the punch-through prevention region under the drain is more than the inner edge of the punch-through prevention region under the source. It is characterized in that it is arranged close to the center of the gate electrode. The MIS transistor of the solid-state image pickup device according to claim 2 is the MIS transistor according to claim 1, wherein the punch-through prevention region below the source has an inner edge located outside (on the opposite channel side) of the inner edge of the source. It is characterized in that it is formed as follows.
【０００８】請求項３の固体撮像素子のＭＩＳトランジ
スタの製造方法は、フォトレジスト膜をマスクとする不
純物のイオン打込みによりソース、ドレイン形成用マス
クたるゲート電極の中心からの内側端縁の距離Ｌｓ、Ｌ
ｄがＬｓ＞Ｌｄになるようにソース側及びドレイン側の
パンチスルー防止領域を形成することを特徴とする。請
求項４の固体撮像素子のＭＩＳトランジスタの製造方法
は、ゲート電極をマスクとする第２導電型不純物の下に
行く程ドレイン側からソース側に寄る斜め方向のイオン
打込みによりパンチスルー防止領域を形成することを特
徴とする。According to a third aspect of the present invention, there is provided a method of manufacturing a MIS transistor of a solid-state image pickup device, wherein a distance Ls of an inner edge from a center of a gate electrode serving as a source and drain forming mask is formed by ion implantation of impurities using a photoresist film as a mask. L
The source-side and drain-side punch-through prevention regions are formed so that d becomes Ls> Ld. The method for manufacturing a MIS transistor of a solid-state imaging device according to claim 4, wherein the punch-through prevention region is formed by ion implantation in an oblique direction from the drain side toward the source side as it goes below the second conductivity type impurity using the gate electrode as a mask. It is characterized by doing.
【０００９】[0009]
【作用】請求項１の固体撮像素子のＭＩＳトランジスタ
によれば、ドレイン下部のチャンネル側寄り部分におけ
る空乏層の延びをよりチャンネル側寄りに形成されたパ
ンチスルー防止領域によって有効に防止することがで
き、一方、ソース下部のパンチスルー防止領域が反チャ
ンネル側寄りに形成されているので、ソース側における
パンチスルー防止領域によるニュートラル化を抑止でき
る。従って、パンチスルー防止とニュートラル化防止の
双方の効果を高めることができる。According to the MIS transistor of the solid-state image pickup device of the first aspect, the extension of the depletion layer in the lower portion of the drain near the channel side can be effectively prevented by the punch-through prevention region formed closer to the channel side. On the other hand, since the punch-through prevention region in the lower part of the source is formed on the side opposite to the channel side, neutralization due to the punch-through prevention region on the source side can be suppressed. Therefore, it is possible to enhance the effects of both punch-through prevention and neutralization prevention.
【００１０】請求項２の固体撮像素子のＭＩＳトランジ
スタによれば、ソース側パンチスルー防止領域がソース
よりも反チャンネル側寄りに形成されているのでニュー
トラル化防止効果をより高めることができる。請求項３
の固体撮像素子のＭＩＳトランジスタの製造方法によれ
ば、パンチスルー防止領域をフォトレジスト膜をマスク
とする不純物のイオン打込みにより形成するので、ゲー
ト電極をマスクとする不純物のイオン打込みにより形成
されるソース、ドレインとは異なり、ソース側パンチス
ルー防止領域とドレイン側パンチスルー防止領域をゲー
ト電極の中心を通る中心線を中心として非線対称に形成
することができ、延いては請求項１又は２記載の固体撮
像素子を得ることができる。According to the MIS transistor of the solid-state image pickup device of the second aspect, since the source side punch-through prevention region is formed closer to the side opposite to the channel than the source, the neutralization prevention effect can be further enhanced. Claim 3
According to the method for manufacturing a MIS transistor of a solid-state image pickup device, since the punch-through prevention region is formed by ion implantation of impurities using the photoresist film as a mask, the source formed by ion implantation of impurities using the gate electrode as a mask. 3. Unlike the drain, the source-side punch-through prevention region and the drain-side punch-through prevention region can be formed non-axisymmetrically about a center line passing through the center of the gate electrode. Can be obtained.
【００１１】請求項４の固体撮像素子のＭＩＳトランジ
スタの製造方法によれば、ソース側パンチスルー防止領
域とドレイン側パンチスルー防止領域はソース、ドレイ
ンを形成する場合と同様にゲート電極をマスクとする不
純物のイオン打込みにより形成するも、その形成は斜め
方向のイオン打込みにより行うので、ゲート電極の中心
を通る中心線を中心として非線対称に形成することがで
き、延いては請求項１又は２記載の固体撮像素子のＭＩ
Ｓトランジスタを得ることができる。According to the method of manufacturing the MIS transistor of the solid-state image pickup device of claim 4, the source side punch-through prevention region and the drain side punch-through prevention region use the gate electrode as a mask as in the case of forming the source and the drain. Although it is formed by ion implantation of impurities, since the formation is performed by ion implantation in an oblique direction, it can be formed non-axisymmetrically with respect to a center line passing through the center of the gate electrode. MI of the solid-state imaging device described
An S transistor can be obtained.
【００１２】[0012]
【実施例】以下、本発明固体撮像素子のＭＩＳトランジ
スタとその製造方法を図示実施例に従って詳細に説明す
る。図１は本発明ＭＩＳトランジスタの一つの実施例を
示す断面図である。本ＭＩＳトランジスタは、図５に示
した従来のＭＩＳトランジスタとは、ソース側パンチス
ルー防止領域５ｓとドレインパンチスルー防止領域５ｓ
がゲート電極７の中心を通る中心線を中心として非線対
称となっている点で相違するが、それ以外の点では共通
し、共通する点については既に説明済みなので説明を省
略し、相違する点についてのみ説明する。尚、全図を通
じて共通する部分には共通の符号を使用した。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The MIS transistor of the solid-state image pickup device of the present invention and its manufacturing method will be described in detail below with reference to the illustrated embodiments. FIG. 1 is a sectional view showing one embodiment of the MIS transistor of the present invention. This MIS transistor is different from the conventional MIS transistor shown in FIG. 5 in that it has a source side punch through prevention region 5s and a drain punch through prevention region 5s.
Are non-axisymmetric with respect to a center line passing through the center of the gate electrode 7. However, the other points are common, and the common points have already been described, and the description thereof will be omitted. Only the points will be described. In addition, common reference numerals are used for common portions throughout the drawings.
【００１３】本固体撮像素子のＭＩＳトランジスタは、
ソース側パンチスルー防止領域５ｓの内側（チャンネル
側）端縁のゲート電極７中心からの距離Ｌｓが、ドレイ
ン側パンチスルー防止領域５ｄの内側（チャンネル側）
端縁のゲート電極７中心からの距離Ｌｄよりも顕著に大
きくされ、ソース側パンチスルー防止領域５ｓとドレイ
ン側パンチスルー防止領域５ｄとはゲート電極７の中心
を通る中心線を中心として非線対称となっている。そし
て、ソース側パンチスルー防止領域５ｓの内側（チャン
ネル側）端縁は、ソース３のそれよりも外側（反チャン
ネル側）寄りに形成され、ドレイン側パンチスルー防止
領域５ｄの内側（チャンネル側）端縁は、ドレイン４の
それよりも内側（チャンネル側）寄りに位置せしめられ
ている。The MIS transistor of this solid-state image sensor is
The distance Ls of the inner edge (channel side) of the source-side punch-through prevention region 5s from the center of the gate electrode 7 is the inner side of the drain-side punch-through prevention region 5d (channel side).
The distance Ld of the edge from the center of the gate electrode 7 is made significantly larger, and the source side punch-through prevention region 5s and the drain side punch-through prevention region 5d are non-axisymmetric with respect to the center line passing through the center of the gate electrode 7. Has become. The inside edge (channel side) of the source side punch-through prevention area 5s is formed closer to the outside (anti-channel side) than that of the source 3, and the inside side (channel side) of the drain side punch through prevention area 5d. The edge is located closer to the inside (channel side) than that of the drain 4.
【００１４】本ＭＩＳトランジスタによれば、ドレイン
側パンチスルー防止領域５ｄの内側端縁がドレイン４の
それよりも内側寄りにされ、ソース側パンチスルー防止
領域５ｓの内側端縁がソース３のそれよりも外側寄りさ
れ、パンチスルー防止領域５ｓ、５ｄとゲート電極７の
中心との距離ＬｓとＬｄはＬｓ＞Ｌｄの関係になってい
る。そして、距離Ｌｄが小さい程パンチスルー防止領域
５ｄによるパンチスルー防止効果が大きく、距離Ｌｓが
大きい程ニュートラル化防止効果が大きいので、パンチ
スルー防止効果とニュートラル化防止効果の双方を高め
ることができる。According to this MIS transistor, the inner edge of the drain-side punch-through prevention region 5d is located closer to the inside than that of the drain 4, and the inner edge of the source-side punch-through prevention region 5s is more than that of the source 3. Also, the distances Ls and Ld between the punch-through prevention regions 5s and 5d and the center of the gate electrode 7 have a relationship of Ls> Ld. The smaller the distance Ld, the greater the punch-through prevention effect of the punch-through prevention region 5d, and the greater the distance Ls, the greater the neutralization prevention effect. Therefore, both the punch-through prevention effect and the neutralization prevention effect can be enhanced.
【００１５】そして、本ＭＩＳトランジスタによれば、
パンチスルーマージンを容易に大きくできるのでｎ型半
導体基板１に印加する電圧Ｖｓｕｂを従来の９〜１８．
５Ｖから６〜１５Ｖに低減することができる。即ち、従
来においてはパンチスルーマージンを充分に確保するた
めには基板１に印加する電圧Ｖｓｕｂを高くすることが
必要であり、具体的には、Ｖｓｕｂの調整範囲は９〜１
８．５Ｖ程度にする必要があった。そして、ビデオカメ
ラを例に採ると電源電圧は１５Ｖなので、その場合、そ
の電圧Ｖｓｕｂを得るためには電源電圧１５Ｖを昇圧す
る昇圧回路が不可欠であった。According to this MIS transistor,
Since the punch-through margin can be easily increased, the voltage Vsub applied to the n-type semiconductor substrate 1 is set to 9 to 18.
It can be reduced from 5V to 6-15V. That is, conventionally, it is necessary to increase the voltage Vsub applied to the substrate 1 in order to secure a sufficient punch-through margin. Specifically, the adjustment range of Vsub is 9 to 1
It was necessary to set it to about 8.5V. Since the power supply voltage is 15V in the case of a video camera as an example, in that case, a booster circuit for boosting the power supply voltage 15V is indispensable to obtain the voltage Vsub.
【００１６】しかるに、本ＭＩＳトランジスタによれ
ば、その構造自体によってパンチスルー防止効果を高め
ることができるので、固体撮像素子の基板１に印加する
電圧をビデオカメラの電源電圧１５Ｖ以下にできる。従
って、本発明に係る固体撮像素子をビデオカメラに用い
る場合には従来必要であった昇圧回路が必要でなくな
る。依って、ビデオカメラの低価格化を図ることが可能
になる。However, according to the MIS transistor of the present invention, the punch-through prevention effect can be enhanced by the structure itself, so that the voltage applied to the substrate 1 of the solid-state image pickup device can be set to 15 V or less of the power supply voltage of the video camera. Therefore, when the solid-state image pickup device according to the present invention is used in a video camera, the booster circuit which has been conventionally required is not necessary. Therefore, it becomes possible to reduce the price of the video camera.
【００１７】図２（Ａ）、（Ｂ）は図１に示す固体撮像
素子の製造方法の第１の例を工程順に示す断面図であ
る。 （Ａ）図２（Ａ）に示すように、ｐ- 型ウエル２の表面
に選択的にフォトレジスト膜８を形成し、該フォトレジ
スト膜８をマスクとするｐ型不純物のイオン打込みによ
りパンチスルー防止領域５ｓ、５ｄを形成する。尚、マ
スクであるフォトレジスト膜８の形成位置は、後で形成
するゲート電極の形成位置よりもソース側にずれてい
る。2A and 2B are sectional views showing a first example of a method of manufacturing the solid-state image pickup device shown in FIG. 1 in the order of steps. (A) As shown in FIG. 2A, a photoresist film 8 is selectively formed on the surface of the p − type well 2, and punch-through is performed by ion implantation of p type impurities using the photoresist film 8 as a mask. The prevention regions 5s and 5d are formed. The formation position of the photoresist film 8 serving as a mask is displaced to the source side from the formation position of a gate electrode to be formed later.
【００１８】（Ｂ）次に、上記フォトレジスト膜８を除
去し、ゲート絶縁膜６及びゲート電極７をウエル２上に
形成し、しかる後、図２（Ｂ）に示すようにゲート電極
７をマスクとしてウエル２表面部にｎ型不純物をイオン
打込みすることによりソース３、ドレイン４を形成す
る。(B) Next, the photoresist film 8 is removed, and the gate insulating film 6 and the gate electrode 7 are formed on the well 2. Thereafter, as shown in FIG. 2B, the gate electrode 7 is formed. A source 3 and a drain 4 are formed by ion-implanting n-type impurities into the surface of the well 2 as a mask.
【００１９】本ＭＩＳトランジスタの製造方法によれ
ば、ゲート電極７をマスクとしてではなくゲート電極７
の形成前にフォトレジスト膜８をマスクとして不純物の
イオン打込みをすることによってパンチスルー防止領域
５ｓ、５ｄを形成し、その後、ゲート電極７及びソース
３、ドレイン４を形成するので、フォトレジスト膜８と
ゲート電極７の形成位置をずらすことによってパンチス
ルー防止領域５ｓと５ｄがゲート電極７の中心を中心線
として非線対称の図１に示すＭＩＳトランジスタを得る
ことができる。According to the method of manufacturing the MIS transistor of the present embodiment, the gate electrode 7 is not used as a mask.
Before the formation, the punch-through prevention regions 5s and 5d are formed by implanting impurities with the photoresist film 8 as a mask, and then the gate electrode 7, the source 3 and the drain 4 are formed. By shifting the formation position of the gate electrode 7 and the punch-through prevention regions 5s and 5d, it is possible to obtain the MIS transistor shown in FIG. 1 which is axisymmetric with respect to the center of the gate electrode 7.
【００２０】図３（Ａ）、（Ｂ）は図１に示す固体撮像
素子の製造方法の第２の例を工程順に示す断面図であ
る。 （Ａ）図３（Ａ）に示すように、ｐ- 型ウエル２の表面
にゲート絶縁膜６を介して形成したゲート電極８をマス
クとしてｐ型不純物を斜め方向にイオン打込みすること
によりパンチスルー防止領域５ｓ、５ｄを形成する。3A and 3B are cross-sectional views showing a second example of the method for manufacturing the solid-state image pickup device shown in FIG. 1 in the order of steps. (A) As shown in FIG. 3A, punch-through is performed by ion-implanting p-type impurities in a diagonal direction using the gate electrode 8 formed on the surface of the p − -type well 2 via the gate insulating film 6 as a mask. The prevention regions 5s and 5d are formed.
【００２１】ｐ型不純物の斜め方向のイオン打込みは、
具体的には下に行く程ドレイン側からソース側に行くよ
うな斜め方向に行う。従って、ソース側パンチスルー防
止領域５ｓをゲート電極７から離し、ドレイン側パンチ
スルー防止領域５ｄをゲート電極７寄りにすることがで
きるのである。 （Ｂ）次に、図３（Ｂ）に示すように、ゲート電極７を
マスクとしてｎ型不純物をイオン打込みすることにより
ソース及びドレイン４を形成する。このイオン打込みは
当然に基板１に対して垂直な方向の普通のイオン打込み
である。The oblique ion implantation of p-type impurities is
Specifically, it is performed in an oblique direction from the drain side to the source side as it goes downward. Therefore, the source-side punch-through prevention region 5s can be separated from the gate electrode 7, and the drain-side punch-through prevention region 5d can be close to the gate electrode 7. (B) Next, as shown in FIG. 3B, the source and drain 4 are formed by ion-implanting n-type impurities using the gate electrode 7 as a mask. This ion implantation is, of course, a normal ion implantation in the direction perpendicular to the substrate 1.
【００２２】図１に示すＭＩＳトランジスタはこのよう
な方法によっても製造することができるのである。そし
て、本製造方法によればフォトレジスト膜８を形成する
必要がないので、図２に示す製造方法よりも製造工数が
少なくて済むという利点がある。尚、図３（Ａ）に示す
工程と（Ｂ）に示す工程の順序を逆にしても良い。The MIS transistor shown in FIG. 1 can also be manufactured by such a method. Further, according to the present manufacturing method, since it is not necessary to form the photoresist film 8, there is an advantage that the number of manufacturing steps is smaller than that in the manufacturing method shown in FIG. The order of the process shown in FIG. 3A and the process shown in FIG. 3B may be reversed.
【００２３】図４は本発明ＭＩＳトランジスタの別の実
施例を示す断面図である。本ＭＩＳトランジスタは、ソ
ース３下部にパンチスルー防止領域５ｓを設けないよう
にしたものである。即ち、ソース３を接地して使用する
場合にはソース３側にはパンチスルーの生じる虞れがな
く、従って、パンチスルー防止領域５ｓを設ける必要が
ない。そして、パンチスルー防止領域５ｓを設けなけれ
ばこれによりニュートラル化の虞れもない。そこで、パ
ンチスルー防止領域５ｓを設けず、パンチスルー防止領
域５はドレイン４の下部のみに設けることとしたのであ
る。FIG. 4 is a sectional view showing another embodiment of the MIS transistor of the present invention. In this MIS transistor, the punch-through prevention region 5s is not provided below the source 3. That is, when the source 3 is used by being grounded, there is no risk of punch-through on the source 3 side, and therefore it is not necessary to provide the punch-through prevention region 5s. If the punch-through prevention region 5s is not provided, there is no fear of neutralization. Therefore, the punch-through prevention region 5s is not provided, and the punch-through prevention region 5 is provided only under the drain 4.
【００２４】尚、本ＭＩＳトランジスタは、図１のＭＩ
Ｓトランジスタのパンチスルー防止領域５ｓの内側端縁
のゲート電極中心からの距離Ｌｄが無限大のものである
と考えることができ、請求項１又は２のＭＩＳトランジ
スタの一例に該当するのである。このＭＩＳトランジス
タは図２（Ａ）、（Ｂ）に示すＭＩＳトランジスタによ
り製造することができる。但し、フォトレジスト膜５ｓ
はソース３をもマスクするように形成することが必要と
なる。The MIS transistor is the same as the MI transistor of FIG.
It can be considered that the distance Ld of the inner edge of the punch-through prevention region 5s of the S transistor from the center of the gate electrode is infinite, which corresponds to an example of the MIS transistor of claim 1 or 2. This MIS transistor can be manufactured by the MIS transistor shown in FIGS. However, the photoresist film 5s
Need to be formed so as to mask the source 3 as well.
【００２５】[0025]
【発明の効果】請求項１の固体撮像素子のＭＩＳトラン
ジスタは、ドレイン下部のパンチスルー防止領域の内側
（チャンネル側）端縁がソース下部のパンチスルー防止
領域の内側端縁よりもゲート電極中心に近くなるように
形成してなることを特徴とする。従って、請求項１のＭ
ＩＳトランジスタによれば、ドレイン下部のチャンネル
側寄り部分における空乏層の延びを、よりチャンネル側
寄りに形成されたパンチスルー防止領域によって有効に
防止することができ、一方、ソース下部のパンチスルー
防止領域が反チャンネル側寄りに形成されているので、
ソース側におけるパンチスルー防止領域によるニュート
ラル化を抑止できる。従って、パンチスルー防止とニュ
ートラル化防止の双方の効果を高めることができる。According to the MIS transistor of the solid-state image pickup device of claim 1, the inner edge (channel side) of the punch-through prevention region under the drain is located closer to the gate electrode than the inner edge of the punch-through prevention region under the source. It is characterized in that they are formed so as to be close to each other. Therefore, M of claim 1
According to the IS transistor, the extension of the depletion layer in the lower portion of the drain toward the channel side can be effectively prevented by the punch-through prevention region formed closer to the channel side, while the punch-through prevention region below the source. Is formed near the channel side, so
Neutralization due to the punch-through prevention region on the source side can be suppressed. Therefore, it is possible to enhance the effects of both punch-through prevention and neutralization prevention.
【００２６】請求項２の固体撮像素子のＭＩＳトランジ
スタは、ソース下部のパンチスルー防止領域を、その内
側端縁がソースの内側端縁よりも外側（反チャンネル
側）に位置するように形成してなることを特徴とする。
従って、請求項２のＭＩＳトランジスタによれば、ソー
ス側パンチスルー防止領域がソースよりも反チャンネル
側寄りに形成されているのでニュートラル化防止効果を
より高めることができる。In the MIS transistor of the solid-state image pickup device according to a second aspect of the present invention, the punch-through prevention region below the source is formed so that the inner edge thereof is located outside (the opposite channel side) of the inner edge of the source. It is characterized by
Therefore, according to the MIS transistor of the second aspect, since the source side punch-through prevention region is formed closer to the side opposite to the channel side than the source, the neutralization prevention effect can be further enhanced.
【００２７】請求項３の固体撮像素子のＭＩＳトランジ
スタの製造方法は、フォトレジスト膜をマスクとする不
純物のイオン打込みによりソース、ドレイン形成のマス
クたるゲート電極の中心からの内側端縁のソース側距離
Ｌｓ、ドレイン側ＬｄがＬｓ＞Ｌｄになるようにソース
側及びドレイン側のパンチスルー防止領域を形成するこ
とを特徴とする。従って、請求項３のＭＩＳトランジス
タの製造方法によれば、パンチスルー防止領域をフォト
レジスト膜をマスクとする不純物のイオン打込みにより
形成するので、ゲート電極をマスクとする不純物のイオ
ン打込みにより形成されるソース、ドレインとは異な
り、ソース側パンチスルー防止領域とドレイン側パンチ
スルー防止領域をゲート電極の中心を通る中心線を中心
として非線対称に形成することができ、延いては請求項
１又は２記載の固体撮像素子を得ることができる。According to a third aspect of the present invention, there is provided a method for manufacturing a MIS transistor of a solid-state image pickup device, wherein a source side distance of an inner edge from a center of a gate electrode which is a mask for forming a source and a drain by ion implantation of impurities using a photoresist film as a mask. The punch-through prevention regions on the source side and the drain side are formed so that Ls and Ld on the drain side are Ls> Ld. Therefore, according to the method of manufacturing a MIS transistor of claim 3, since the punch-through prevention region is formed by ion implantation of impurities using the photoresist film as a mask, it is formed by ion implantation of impurities using the gate electrode as a mask. Unlike the source and the drain, the source-side punch-through prevention region and the drain-side punch-through prevention region can be formed non-axisymmetrically with respect to a center line passing through the center of the gate electrode. The solid-state image sensor described can be obtained.
【００２８】請求項４の固体撮像素子のＭＩＳトランジ
スタの製造方法は、ゲート電極をマスクとする第２導電
型不純物の下に行く程ドレイン側からソース側に寄る斜
め方向のイオン打込みによりパンチスルー防止領域を形
成することを特徴とする。従って、請求項４のＭＩＳト
ランジスタの製造方法によれば、ソース側パンチスルー
防止領域とドレイン側パンチスルー防止領域はソース、
ドレインを形成する場合と同様にゲート電極をマスクと
する不純物のイオン打込みにより形成するも、その形成
は斜め方向のイオン打込みにより行うので、ゲート電極
の中心を通る線を中心として非線対称に形成することが
でき、延いては請求項１又は２記載の固体撮像素子を得
ることができる。そして、ゲート電極をマスクとしてパ
ンチスルー防止領域も形成するので、請求項３の製造方
法に比較して製造工程が少なくて済み、製造コストの低
減を図ることができる。In the method of manufacturing a MIS transistor of a solid-state image pickup device according to a fourth aspect of the present invention, punch-through is prevented by ion implantation in an oblique direction from the drain side to the source side as it goes below the second conductivity type impurity using the gate electrode as a mask. It is characterized by forming a region. Therefore, according to the method of manufacturing a MIS transistor of claim 4, the source-side punch-through prevention region and the drain-side punch-through prevention region are the source,
Similar to the case of forming the drain, it is formed by ion implantation of impurities using the gate electrode as a mask, but since the formation is performed by ion implantation in an oblique direction, it is formed non-axisymmetrically around the line passing through the center of the gate electrode. It is possible to obtain the solid-state imaging device according to claim 1 or 2. Since the punch-through prevention region is also formed using the gate electrode as a mask, the number of manufacturing steps can be reduced as compared with the manufacturing method according to the third aspect, and the manufacturing cost can be reduced.
【図面の簡単な説明】[Brief description of drawings]
【図１】本発明固体撮像素子のＭＩＳトランジスタの一
つの実施例を示す断面図である。FIG. 1 is a cross-sectional view showing one embodiment of a MIS transistor of a solid-state image sensor of the present invention.
【図２】（Ａ）、（Ｂ）は図１に示すＭＩＳトランジス
タの製造方法の一例を工程順に示す断面図である。2A and 2B are cross-sectional views showing an example of a method of manufacturing the MIS transistor shown in FIG. 1 in process order.
【図３】（Ａ）、（Ｂ）は図１に示すＭＩＳトランジス
タの製造方法の別の例を工程順に示す断面図である。3A and 3B are cross-sectional views showing another example of the method of manufacturing the MIS transistor shown in FIG. 1 in process order.
【図４】本発明固体撮像素子のＭＩＳトランジスタの別
の実施例を示す断面図である。FIG. 4 is a cross-sectional view showing another embodiment of the MIS transistor of the solid-state image sensor of the present invention.
【図５】固体撮像素子のＭＩＳトランジスタの従来例を
示す断面図である。FIG. 5 is a cross-sectional view showing a conventional example of a MIS transistor of a solid-state image sensor.
１ 半導体基板 ２ ウエル ３ ソース ４ ドレイン ５ｓ、５ｄ パンチスルー防止領域 ７ ゲート電極 ８ フォトレジスト膜 Ｌｓ、Ｌｄ パンチスルー防止領域の内側端縁のゲート
電極中心からの距離1 semiconductor substrate 2 well 3 source 4 drain 5s, 5d punch through prevention region 7 gate electrode 8 photoresist film Ls, Ld distance from the center of the gate electrode of the inner edge of the punch through prevention region
Claims (4)
型ウエルに形成され第１導電型ソース、ドレインの下部
に第２導電型で上記ウエルよりも高い不純物濃度のパン
チスルー防止領域を備えた縦型オーバーフロードレイン
型の固体撮像素子のＭＩＳトランジスタにおいて、 ドレイン下部のパンチスルー防止領域が、その内側（チ
ャンネル側）端縁がソース下部のパンチスルー防止領域
の内側端縁よりもゲート電極中心に近くなるように形成
されていることを特徴とする固体撮像素子のＭＩＳトラ
ンジスタ1. A punch-through prevention region, which is formed in a second conductivity type well on a surface portion of a first conductivity type semiconductor substrate and has a second conductivity type and a higher impurity concentration than the well, is formed below the first conductivity type source and drain. In the MIS transistor of the vertical overflow drain type solid-state imaging device equipped with, the punch-through prevention region under the drain has its inner (channel side) edge at the center of the gate electrode rather than the inner edge of the punch-through prevention region under the source. Of MIS transistor of solid-state image pickup device characterized by being formed so as to be close to
その内側端縁がソースの内側端縁よりも外側に位置する
ように形成されてなることを特徴とする請求項１記載の
固体撮像素子のＭＩＳトランジスタ2. The punch-through prevention region under the source is
The MIS transistor of the solid-state image pickup device according to claim 1, wherein the inner edge is formed outside the inner edge of the source.
スクとするイオン打込みにより第２導電型ウエルに第２
導電型不純物を選択的にドープすることによりパンチス
ルー防止領域を形成し、 ゲート電極をマスクとする第１導電型不純物のイオン打
込みによりソース側パンチスルー防止領域とドレイン側
パンチスルー防止領域との間の中心よりもソース・ドレ
イン間の中心の方がドレイン側に寄るようにソース、ド
レインを形成することを特徴とする請求項１又は２記載
の固体撮像素子のＭＩＳトランジスタの製造方法3. A second conductivity type well is formed into a second well by ion implantation using a selectively formed photoresist film as a mask.
Between the source-side punch-through prevention region and the drain-side punch-through prevention region is formed by selectively doping the conductivity-type impurity to form the punch-through prevention region, and by ion-implanting the first-conductivity-type impurity using the gate electrode as a mask. 3. The method for manufacturing a MIS transistor of a solid-state image pickup device according to claim 1, wherein the source and the drain are formed so that the center between the source and the drain is closer to the drain side than the center of the.
純物の下に行く程ドレイン側からソース側に寄る斜め方
向のイオン打込みによりパンチスルー防止領域を形成す
ることを特徴とする請求項１又は２記載の固体撮像素子
のＭＩＳトランジスタの製造方法4. The punch-through prevention region is formed by ion implantation in an oblique direction from the drain side toward the source side as it goes below the second conductivity type impurity using the gate electrode as a mask. 2. A method for manufacturing a MIS transistor of a solid-state image sensor according to 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4179469A JPH05347395A (en) | 1992-06-13 | 1992-06-13 | Mis transistor of solid-state image pickup element and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4179469A JPH05347395A (en) | 1992-06-13 | 1992-06-13 | Mis transistor of solid-state image pickup element and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05347395A true JPH05347395A (en) | 1993-12-27 |
Family
ID=16066396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4179469A Pending JPH05347395A (en) | 1992-06-13 | 1992-06-13 | Mis transistor of solid-state image pickup element and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05347395A (en) |
-
1992
- 1992-06-13 JP JP4179469A patent/JPH05347395A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7541210B2 (en) | Method for fabricating CMOS image sensor | |
| US7344964B2 (en) | Image sensor with improved charge transfer efficiency and method for fabricating the same | |
| US7361527B2 (en) | Image sensor with improved charge transfer efficiency and method for fabricating the same | |
| JP4049218B2 (en) | Manufacturing method of CMOS image sensor | |
| US7615838B2 (en) | CMOS image sensor and method for manufacturing the same | |
| KR970024251A (en) | Amplified Solid State Imaging Device and Manufacturing Method Thereof | |
| JP2006286848A (en) | Solid-state imaging device | |
| JP2006310835A (en) | Cmos image sensor and manufacturing method therefor | |
| US6111281A (en) | Solid-state image-pickup device and MOS transistor having a reduced incidental capacitance | |
| KR100700270B1 (en) | CMOS Image sensor and the method for fabricating thereof | |
| JPH05347395A (en) | Mis transistor of solid-state image pickup element and manufacture thereof | |
| KR100494032B1 (en) | CMOS Imagesensor and fabrication method of the same | |
| JPS6223156A (en) | Semiconductor device and manufacture thereof | |
| JP4016192B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| KR960006064A (en) | Manufacturing method of CCD image device | |
| JPS6018957A (en) | Solid-state image pickup element | |
| JP3481654B2 (en) | Solid-state imaging device | |
| TWI691098B (en) | Image sensor and manufacturing method thereof | |
| KR100359767B1 (en) | Method for manufacturing solid state image sensor | |
| JPS5917585B2 (en) | solid-state imaging device | |
| JP2768452B2 (en) | Method for manufacturing solid-state imaging device | |
| JPS60140753A (en) | Solid-state image pickup device and manufacture thereof | |
| JPH0823084A (en) | Solid state image pickup device | |
| JPH04299862A (en) | Solid-state image sensor | |
| JPS6170875A (en) | Solid-state image pickup device |