JPH05346870A - Digital computer system - Google Patents
Digital computer systemInfo
- Publication number
- JPH05346870A JPH05346870A JP4179306A JP17930692A JPH05346870A JP H05346870 A JPH05346870 A JP H05346870A JP 4179306 A JP4179306 A JP 4179306A JP 17930692 A JP17930692 A JP 17930692A JP H05346870 A JPH05346870 A JP H05346870A
- Authority
- JP
- Japan
- Prior art keywords
- diagnostic
- instruction
- computer system
- control circuit
- digital computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はディジタルコンピュータ
システムに関するものであり,特に,診断,デバックな
どに好適に構成されるディジタルコンピュータシステム
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital computer system, and more particularly to a digital computer system suitable for diagnosis and debugging.
【0002】[0002]
【従来の技術】ディジタルコンピュータシステム内のプ
ロセッサの動きを監視または診断することは,たとえ
ば,プログラムデバック時,ディジタルコンピュータシ
ステムの保守点検時,あるいは,ディジタルコンピュー
タシステムに障害が発生したときその解析などに有効で
ある。そのため,ディジタルコンピュータシステムの内
部動作,特に,プログラムの動作状態を監視または把握
するために種々の手段が講じられているが,直接,内部
バスをアクセスしてそのプロセッサの詳細を動きを監視
することはまだ実現されておらず,通常,ソフトウエア
を用いて外部バスを介してプロセッサの入出力状態を監
視している。2. Description of the Related Art Monitoring or diagnosing the operation of a processor in a digital computer system is performed, for example, during program debugging, during maintenance of the digital computer system, or when a failure occurs in the digital computer system. It is valid. Therefore, various measures have been taken to monitor or grasp the internal operation of the digital computer system, in particular, the operating state of the program. Directly access the internal bus to monitor the details of the processor and the movement. Has not been realized yet, and software is usually used to monitor the input / output status of the processor via the external bus.
【0003】また,コンピュータシステムの診断,デバ
ック,および,統計収集機能は,通常,ソフトウエア・
シミュレーション(エミュレーション)することによっ
て実現している。Computer system diagnosis, debugging, and statistics collection functions are usually performed by software.
This is realized by simulating (emulating).
【0004】[0004]
【発明が解決しようとする課題】ディジタルコンピュー
タシステムの内部バスを直接監視できないから,プロセ
ッサの動きそのものを直接監視できないという問題に遭
遇している。また,ソフトウエアを用いてディジタルコ
ンピュータシステムの動作を制限して上記入出力状態を
監視するため,その監視用ソフトウエアが動作すること
で,本来のソフトウエアを動作させるディジタルコンピ
ュータシステムの動作とは異なる状態で,具体的には,
動作速度を低下させた状態,あるいは,診断のための特
別の動作状態で,ディジタルコンピュータシステムの監
視を行わざるをえない。このことは,実際の動作状態で
プログラムまたはディジタルコンピュータシステム全体
の動作を監視することができないという問題に遭遇して
いる。さらにソフトウエアの規模が大きくなり,診断用
プログラム作成の負担が大きい。従来のディジタルコン
ピュータシステムの診断方法ては,その診断のためにプ
ログラムに外部から条件設定などの外的要因を与えた診
断ができない。Since the internal bus of the digital computer system cannot be directly monitored, the problem that the processor itself cannot be directly monitored has been encountered. In addition, since the operation of the digital computer system is limited by using software to monitor the input / output state, the operation of the monitoring software causes the operation of the digital computer system to operate the original software. In different states, specifically,
It is unavoidable to monitor the digital computer system in a state where the operating speed is reduced or in a special operating state for diagnosis. This encounters the problem of not being able to monitor the operation of the program or the entire digital computer system under actual operating conditions. In addition, the scale of the software becomes large, and the burden of creating diagnostic programs is heavy. The conventional method of diagnosing a digital computer system cannot perform diagnosis by externally giving conditions such as condition setting to the program for the diagnosis.
【0005】また,上述したソフトウエア・エミュレー
ションによる診断,デバック,統計収集によっては,ハ
ードウエア自体の診断ができない,診断の自由度が小さ
く,的確な情報収集ができない,シミュレーションをす
ることがプロセッサの実行サイクルを割いてしまい本来
のプロセッサの処理が行われない,コンピュータシステ
ムの的確な動特性を得ることが困難である。In addition, the hardware itself cannot be diagnosed by the above-mentioned diagnosis by software emulation, debugging, and statistics collection, the degree of freedom of diagnosis is small, and accurate information collection cannot be performed. It is difficult to obtain the accurate dynamic characteristics of a computer system, which does not perform the original processing of the processor because it spends execution cycles.
【0006】本発明は上述した問題を解決し,ディジタ
ルコンピュータシステム,特に,自由度を高くして,デ
ィジタルコンピュータシステム内のプロセッサの動作状
態を直接監視または診断可能なディジタルコンピュータ
システムを提供することを目的とする。The present invention solves the above problems and provides a digital computer system, and in particular, a digital computer system having a high degree of freedom and capable of directly monitoring or diagnosing the operating state of a processor in the digital computer system. To aim.
【0007】[0007]
【課題を解決するための手段】上記問題を解決し,上述
した目的を達成するため,本発明のディジタルコンピュ
ータシステムは,実行すべき命令を解読する命令シーケ
ンサと,この命令シーケンサに接続され,診断処理機能
と診断状態を制御処理する診断制御回路とを有する。ま
た前記命令シーケンサで扱われる命令語には診断タイミ
ングを決定するビットが規定される。前記命令シーケン
サと前記診断制御回路とが協働して,実行される命令語
に設定された診断タイミングに応じて,予め設定された
診断機能および診断状態に応じた診断制御処理を行う。In order to solve the above-mentioned problems and achieve the above-mentioned object, a digital computer system of the present invention is connected to an instruction sequencer for decoding an instruction to be executed and connected to the instruction sequencer for diagnosis. It has a processing function and a diagnostic control circuit for controlling the diagnostic state. The instruction word handled by the instruction sequencer defines bits that determine the diagnostic timing. The instruction sequencer and the diagnostic control circuit cooperate with each other to perform a diagnostic control process according to a preset diagnostic function and a diagnostic state according to a diagnostic timing set in an instruction word to be executed.
【0008】特定的には,前記診断制御回路は,少なく
とも命令のフェッチまたは実行を計数するカウンタを有
する。また特定的には,前記診断制御回路は,少なくと
も計時用タイマを有する。さら特定的には,前記診断制
御回路は,第1のカウンタ,第2のカウンタ,および,
タイマを有する。Specifically, the diagnostic control circuit has at least a counter that counts the fetch or execution of instructions. Further, specifically, the diagnostic control circuit has at least a timer for clocking. More specifically, the diagnostic control circuit comprises a first counter, a second counter, and
It has a timer.
【0009】前記命令語は複数の診断ビットを有し,こ
れらの診断ビットに設定されたビットの組合せで診断機
能が規定され,前記診断制御回路はその診断機能に応答
して,前記カウンタおよびタイマを動作させる。また,
命令のフェッチまたは実行状態において前記診断機能を
作用させる診断状態が規定され,前記診断制御回路は設
定された診断状態に応答して設定された診断機能を遂行
する。The command word has a plurality of diagnostic bits, and a diagnostic function is defined by a combination of bits set in these diagnostic bits. The diagnostic control circuit responds to the diagnostic function by the counter and the timer. To operate. Also,
A diagnostic state for operating the diagnostic function in an instruction fetch or execution state is defined, and the diagnostic control circuit performs the set diagnostic function in response to the set diagnostic state.
【0010】[0010]
【作用】実行すべき命令を解読する命令シーケンサはプ
ロセッサで実行される命令を解読して,演算部に出力す
る。この命令シーケンサに接続されている診断制御回路
は,診断処理機能と診断状態を制御処理する。診断制御
回路における診断制御処理は,命令語の所定位置に規定
され,診断タイミングを規定するビットの設定状態に応
じたタイミングで行う。診断制御回路は,カウンタ,タ
イマを有し,フェッチされた命令語の数,あるプログラ
ムの処理時間などを計時する。The instruction sequencer which decodes the instruction to be executed decodes the instruction executed by the processor and outputs it to the arithmetic unit. The diagnostic control circuit connected to this instruction sequencer controls the diagnostic processing function and diagnostic state. The diagnostic control process in the diagnostic control circuit is performed at a timing according to the set state of the bit that defines the diagnostic timing and is defined at a predetermined position of the instruction word. The diagnostic control circuit has a counter and a timer, and measures the number of fetched instruction words, the processing time of a certain program, and the like.
【0011】複数の診断機能が上記命令語のビットの組
合せによって規定され,また,これらの診断機能を作用
させる診断状態が規定され,診断状態と診断機能との組
合せに応じた診断が行われる。その診断機能と診断状態
との例を下記に列挙する。診断機能 機能1:第1診断ビットをカウンタに使用し,第2診断
ビットもカウンタ1に使用する。 機能2:第1診断ビットをカウンタに使用し,第2診断
ビットをタイマに使用する。このタイマをトグル操作に
使用する。 機能3:第1診断ビット,第2診断ビットをともにタイ
マに使用する。 機能4:第1診断ビットと第2診断ビットとをブレーク
ポイント設定に使用する。これは任意のプロセッサをホ
ールト(halt,クロックを停止させて動作中断)さ
せる場合に使用する。 機能5:第1診断ビット,第2診断ビットとをブレーク
ポイント設定に使用する。ただし,このブレークポイン
ト設定は,全てのプロセッサをホールトさせる場合に使
用する。 診断ビットは2つに限らず,3以上の複数ビットを使用
することができる。診断状態 状態X:第1の診断ビットおよび第2の診断ビットがと
もに,フェッチのときに作用する。 状態Y:第1の診断ビットがフェッチのときに,第2の
診断ビットは実行に作用する。 状態Z:第1の診断ビットと第2の診断ビットとがとも
に実行のときに作用する。 なお,フェッチのときに作用するとは,命令がフェッチ
されたときに第1の診断ビットおよび第2の診断ビット
の設定が可能であることを意味する。A plurality of diagnostic functions are defined by a combination of the bits of the above-mentioned instruction word, a diagnostic state for operating these diagnostic functions is defined, and a diagnosis is performed according to the combination of the diagnostic state and the diagnostic function. Examples of the diagnostic function and diagnostic status are listed below. Diagnostic Function Function 1: The first diagnostic bit is used for the counter and the second diagnostic bit is also used for the counter 1. Function 2: Uses the first diagnostic bit for the counter and the second diagnostic bit for the timer. Use this timer for toggle operations. Function 3: Both the first diagnostic bit and the second diagnostic bit are used for the timer. Function 4: Use the first diagnostic bit and the second diagnostic bit to set a breakpoint. This is used when halting any processor (halt, stopping the operation by stopping the clock). Function 5: Uses the first diagnostic bit and the second diagnostic bit to set a breakpoint. However, this breakpoint setting is used when halting all processors. The number of diagnostic bits is not limited to two, but three or more multiple bits can be used. Diagnostic State State X: Both the first diagnostic bit and the second diagnostic bit act on fetch. State Y: The second diagnostic bit affects execution when the first diagnostic bit is a fetch. State Z: Operates when both the first diagnostic bit and the second diagnostic bit are running. Note that "acting at the time of fetching" means that the first diagnostic bit and the second diagnostic bit can be set when the instruction is fetched.
【0012】[0012]
【実施例】図1は本発明のディジタルコンピュータシス
テムの実施例の構成図である。このディジタルコンピュ
ータシステムは,プロセッサ本体を構成するインストラ
クション・フェッチ・ユニットIFU,シーケンサSE
Q,オペレーションユニット(演算部)OU,内部レジ
スタユニットIRU,外部インタフェースEXT−I/
Fを有し,これらのユニットが,内部制御信号バスC1
〜C4と内部データバスD1〜D4で接続されている。
内部制御信号バスC1と内部データバスD1とがプロセ
ッサの外部に接続されている。さらにこのコンピュータ
システムには,第1のカウンタ(CTRA)101,第
2のカウンタ(CTRB)102,タイマ(TMR)1
03,主診断制御処理回路(IDCC)104,およ
び,診断インタフェースDIAG−I/Fに接続された
バス105を有する診断制御回路100がプロセッサ本
体の内部に設けられている。主診断制御処理回路104
はバス105を介して診断インタフェースDIAG−I
/Fに接続されている他,シーケンサSEQにも接続さ
れている。1 is a block diagram of an embodiment of a digital computer system of the present invention. This digital computer system is composed of an instruction fetch unit IFU and a sequencer SE that form the processor body.
Q, operation unit (arithmetic unit) OU, internal register unit IRU, external interface EXT-I /
F, these units have internal control signal bus C1
To C4 are connected to internal data buses D1 to D4.
The internal control signal bus C1 and the internal data bus D1 are connected to the outside of the processor. Further, the computer system includes a first counter (CTRA) 101, a second counter (CTRB) 102, and a timer (TMR) 1.
03, a main diagnostic control processing circuit (IDCC) 104, and a diagnostic control circuit 100 having a bus 105 connected to a diagnostic interface DIAG-I / F is provided inside the processor body. Main diagnostic control processing circuit 104
Via the bus 105 a diagnostic interface DIAG-I
In addition to being connected to / F, it is also connected to the sequencer SEQ.
【0013】さらに,この実施例のディジタルコンピュ
ータシステムにおいては,上記コンピュータシステム本
来のプロセッサの動作状態を直接監視可能なように,プ
ロセッサ内に診断処理手段として診断インタフェースD
IAG−I/Fを設けている。診断インタフェースDI
AG−I/Fは,内部データバスD3を介してオペレー
ションユニットOUに接続されている内部データバスD
2に接続され,または,内部制御信号バスC4を介して
シーケンサSEQに接続されている。この診断インタフ
ェースDIAG−I/Fもプロセッサを構成する。ディ
ジタルコンピュータシステムはさらに,診断インタフェ
ースDIAG−I/Fを介して,プロセッサの外部にオ
ペレーションユニットOUの動作状況を出力する,ある
いは,オペレーションユニットOUに強制的な特別の動
作を行わせるために,ユーザターミナルUTを有してい
る。Further, in the digital computer system of this embodiment, a diagnostic interface D is provided as a diagnostic processing means in the processor so that the operating state of the processor inherent in the computer system can be directly monitored.
IAG-I / F is provided. Diagnostic interface DI
The AG-I / F is an internal data bus D connected to the operation unit OU via the internal data bus D3.
2 or is connected to the sequencer SEQ via the internal control signal bus C4. This diagnostic interface DIAG-I / F also constitutes a processor. The digital computer system further outputs the operation status of the operation unit OU to the outside of the processor via the diagnostic interface DIAG-I / F, or the operation unit OU is forced to perform a special operation by the user. It has a terminal UT.
【0014】インストラクション・フェッチ・ユニット
IFUは,プロセッサの外部から実行すべきプログラム
を読み込み,その都度,実行すべきインストラクション
(命令)をフェッチして,内部制御信号バスC2を介し
てシーケンサSEQに印加する。シーケンサSEQはイ
ンストラクション・フェッチ・ユニットIFUでフェッ
チしたインストラクションを順序的に(シーケンシャル
に)解読(解析)して,解読してインストラクションに
応じて,内部制御信号バスC3,C3aを介してオペレ
ーションユニットOUに印加する,あるいは,内部制御
信号バスC3,C3bを介して内部レジスタユニットI
RUに印加する,または,内部制御信号バスC3,C3
cを介して外部インタフェースEXT−I/Fに印加す
る。したがって,オペレーションユニットOU,内部レ
ジスタユニットIRU,外部インタフェースEXT−I
/FはシーケンサSEQによって制御される。インスト
ラクション・フェッチ・ユニットIFUとシーケンサS
EQとが協働して,オペレーションユニットOUにおい
て実行される命令を解読して制御する。The instruction fetch unit IFU reads a program to be executed from the outside of the processor, fetches an instruction (instruction) to be executed each time, and applies it to the sequencer SEQ via the internal control signal bus C2. .. The sequencer SEQ sequentially (sequentially) decodes (analyzes) the instruction fetched by the instruction fetch unit IFU, and decodes the instruction to the operation unit OU via the internal control signal buses C3 and C3a according to the instruction. Applied or via the internal control signal bus C3, C3b to the internal register unit I
Applied to RU or internal control signal bus C3, C3
It is applied to the external interface EXT-I / F via c. Therefore, the operation unit OU, the internal register unit IRU, the external interface EXT-I
/ F is controlled by the sequencer SEQ. Instruction fetch unit IFU and sequencer S
In cooperation with the EQ, it decodes and controls the instructions executed in the operation unit OU.
【0015】オペレーションユニットOUはシーケンサ
SEQにおいて解読されたインストラクションを実行す
る。オペレーションユニットOUにおけるインストラク
ションの実行に応じて,データが内部データバスD2
a,D2,および,内部制御信号バスC2bを介してオ
ペレーションユニットOUと内部レジスタユニットIR
Uとの間でデータ伝送を行う。同様に,オペレーション
ユニットOUにおけるインストラクションの実行に応じ
て,データが内部データバスD2a,D2,および,内
部制御信号バスC2cを介してオペレーションユニット
OUと外部インタフェースEXT−I/Fとの間で伝送
される。内部レジスタユニットIRUはプロセッサ内の
メモリの総称であり,たとえば,オペレーションユニッ
トOUを介さずに,内部レジスタにデータを保存する,
あるいは,外部にデータを送出する。外部インタフェー
スEXT−I/Fは,プログラムの外部とのインタフェ
ースをとる部分であり,内部データバスD2を介して外
部とのデータを送受信を行う。または,内部データバス
D2c,D2,D2aを介して,外部インタフェースE
XT−I/FとオペレーションユニットOUとの間のデ
ータ送受信を,あるいは,内部データバスD2c,D
2,D2bを介して,外部インタフェースEXT−I/
Fと内部レジスタユニットIRUとの間のデータ送受信
を行う。The operation unit OU executes the decoded instruction in the sequencer SEQ. Data is transferred to the internal data bus D2 in accordance with the execution of the instruction in the operation unit OU.
a, D2, and the internal control signal bus C2b, the operation unit OU and the internal register unit IR
Data transmission with U. Similarly, data is transmitted between the operation unit OU and the external interface EXT-I / F via the internal data buses D2a and D2 and the internal control signal bus C2c in response to the execution of the instruction in the operation unit OU. It The internal register unit IRU is a general term for a memory in the processor, and stores data in an internal register without going through the operation unit OU, for example.
Alternatively, the data is sent to the outside. The external interface EXT-I / F is a part that interfaces with the outside of the program, and transmits / receives data to / from the outside via the internal data bus D2. Alternatively, the external interface E is connected via the internal data buses D2c, D2, D2a.
Data transmission / reception between the XT-I / F and the operation unit OU, or internal data buses D2c, D
2, D2b, external interface EXT-I /
Data is transmitted and received between F and the internal register unit IRU.
【0016】診断インタフェースDIAG−I/Fは内
部データバスD3を介してオペレーションユニットO
U,内部レジスタユニットIRU,外部インタフェース
EXT−I/Fに接続されている内部データバスD2に
接続されている。したがって,診断インタフェースDI
AG−I/Fは内部データバスD2の上を伝送される種
々のデータを読み取ることができる。また,上述したよ
うに,シーケンサSEQはそこで解読したインストラク
ションに応じて,オペレーションユニットOU,内部レ
ジスタユニットIRU,外部インタフェースEXT−I
/Fなどの動作を制御する。診断インタフェースDIA
G−I/Fは直接,シーケンサSEQに接続されてお
り,インストラクション・フェッチ・ユニットIFUと
同様に,ユーザターミナルUTからの外部からの強制的
に実行すべきインストラクションをフェッチさせること
ができる。その結果,ユーザターミナルUTを介して印
加しフェッチするインストラクションに応じて,外部か
らオペレーションユニットOU,内部レジスタユニット
IRU,外部インタフェースEXT−I/Fなどを駆動
制御して,内部データバスD2に現れるデータを内部デ
ータバスD3を介して読み取ることができる。診断イン
タフェースDIAG−I/Fはまた,診断制御回路10
0の主診断制御処理回路104にユーザターミナルUT
からの診断指令を送出する。The diagnostic interface DIAG-I / F has an operation unit O via an internal data bus D3.
U, the internal register unit IRU, and the internal data bus D2 connected to the external interface EXT-I / F. Therefore, the diagnostic interface DI
The AG-I / F can read various data transmitted on the internal data bus D2. In addition, as described above, the sequencer SEQ, in accordance with the instruction decoded therein, the operation unit OU, the internal register unit IRU, the external interface EXT-I.
Controls operations such as / F. Diagnostic interface DIA
The G-I / F is directly connected to the sequencer SEQ, and like the instruction fetch unit IFU, can externally fetch an instruction to be forcibly executed from the user terminal UT. As a result, the data appearing on the internal data bus D2 by externally drivingly controlling the operation unit OU, the internal register unit IRU, the external interface EXT-I / F, etc. according to the instruction applied and fetched via the user terminal UT. Can be read via the internal data bus D3. The diagnostic interface DIAG-I / F also includes the diagnostic control circuit 10
0 main diagnostic control processing circuit 104 to the user terminal UT
The diagnostic command from is sent.
【0017】ユーザターミナルUTは,内部データバス
D4を介して診断インタフェースDIAG−I/Fに接
続されており,プログラムの外部から診断インタフェー
スDIAG−I/Fを制御して,プログラムの内部状態
を監視し,あるいは,プログラムを外的に制御する。ユ
ーザターミナルUTはたとえば,パーソナルコンピュー
タを用いて実現する。The user terminal UT is connected to the diagnostic interface DIAG-I / F via the internal data bus D4, and controls the diagnostic interface DIAG-I / F from outside the program to monitor the internal state of the program. Or control the program externally. The user terminal UT is realized by using, for example, a personal computer.
【0018】診断制御回路100は,診断インタフェー
スDIAG−I/Fを介してユーザターミナルUTから
指令された診断制御処理を行う。診断制御回路100の
制御動作を規定するため,さらに,図2に示すように,
プロセッサで動作する命令語のフィールドには,第1の
診断ビットDIAGAと第2の診断ビットDIAGBと
が規定されている。これらの診断ビットの組合せで,診
断制御回路100における診断処理内容を規定する。The diagnostic control circuit 100 performs diagnostic control processing instructed by the user terminal UT via the diagnostic interface DIAG-I / F. In order to define the control operation of the diagnostic control circuit 100, as shown in FIG.
A first diagnostic bit DIAGA and a second diagnostic bit DIAGB are defined in the field of the instruction word operated by the processor. The combination of these diagnostic bits defines the diagnostic processing content in the diagnostic control circuit 100.
【0019】その組合せの機能と診断状態を下記に例示
する。診断機能 (1)機能1 診断ビットDIAGAをカウンタに使用し,診断ビット
DIAGBもカウンタ1に使用する。 (2)機能2 診断ビットDIAGAをカウンタに使用し,診断ビット
DIAGBをタイマに使用する。このタイマをトグル操
作に使用する。 (3)機能3 診断ビットDIAGA,診断ビットDIAGBをともに
タイマに使用する。つまり,第1の診断ビットDIAG
Aをタイマ開始に使用し,第2の診断ビットDIAGB
をタイマの終了に使用する。 (4)機能4 診断ビットDIAGAと診断ビットDIAGBとをブレ
ークポイント設定に使用する。これは任意のプロセッサ
をホールト(halt,クロックを停止させて動作中
断)させる場合に使用する。 (5)機能5 診断ビットDIAGAと診断ビットDIAGBとをブレ
ークポイント設定に使用する。ただし,このブレークポ
イント設定は,全てのプロセッサをホールトさせる場合
に使用する。The function and diagnostic status of the combination are illustrated below. Diagnostic function (1) Function 1 The diagnostic bit DIAGA is used for the counter, and the diagnostic bit DIAGB is also used for the counter 1. (2) Function 2 The diagnostic bit DIAGA is used for the counter, and the diagnostic bit DIAGB is used for the timer. Use this timer for toggle operations. (3) Function 3 The diagnostic bit DIAGA and diagnostic bit DIAGB are both used for the timer. That is, the first diagnostic bit DIAG
A is used to start the timer and the second diagnostic bit DIAGB
Is used to end the timer. (4) Function 4 The diagnostic bit DIAGA and the diagnostic bit DIAGB are used to set a breakpoint. This is used when halting any processor (halt, stopping the operation by stopping the clock). (5) Function 5 The diagnostic bit DIAGA and the diagnostic bit DIAGB are used to set a breakpoint. However, this breakpoint setting is used when halting all processors.
【0020】上述した機能は,下記の診断状態で処理さ
れる。診断状態 (イ)状態X 第1の診断ビットDIAGAおよび第2の診断ビットD
IAGBがともに,フェッチのときに作用する。 (ロ)状態Y 第1の診断ビットDIAGAがフェッチのときに,第2
の診断ビットDIAGBは実行に作用する。 (ハ)状態Z 第1の診断ビットDIAGAと第2の診断ビットDIA
GBとがともに実行のときに作用する。 なお,フェッチのときに作用するとは,命令がインスト
ラクション・フェッチ・ユニットIFUにおいてフェッ
チされたときに第1の診断ビットDIAGAおよび第2
の診断ビットDIAGBの設定が可能であることを意味
する。また,実行時に作用するとは,命令実行時に第1
の診断ビットDIAGAおよび第2の診断ビットDIA
GBの設定が可能であることを示す。The functions described above are processed in the following diagnostic states: Diagnostic state (a) State X First diagnostic bit DIAGA and second diagnostic bit D
Both IAGBs work when fetching. (B) State Y When the first diagnostic bit DIAGA is fetched, the second
The diagnostic bit DIAGB of 0 operates on execution. (C) State Z First diagnostic bit DIAGA and second diagnostic bit DIA
It works when GB and execution together. It should be noted that "acting at the time of fetching" means that when the instruction is fetched in the instruction fetch unit IFU, the first diagnostic bit DIAGA and the second diagnostic bit
It means that the diagnostic bit DIAGB can be set. In addition, it is said that the action at the time of execution is the first time when the instruction is executed.
Diagnostic bit DIAGA and second diagnostic bit DIA
Indicates that GB can be set.
【0021】したがって,上述した機能と状態とを組み
合わせると,合計15種の診断モードにおいて種々の内
容の診断を行うことができる。図2に示した命令語はプ
ログラマなどのユーザが任意に設定できる。したがっ
て,プログラムレベルでの的確な診断モードの指定が可
能となる。また,ハードウエア試験,および,ソフトウ
エア試験またはデバックにおけるプロセッサの動特性の
評価のための統計データ収集を容易に行うことができ
る。この診断は診断ソフトウエアを用いないから,その
診断ソフトウエアを動作させることによる動作の遅延,
あるいは,診断のために処理内容が変更になるというこ
とが防止できる。Therefore, by combining the above-mentioned functions and states, it is possible to perform diagnosis of various contents in a total of 15 diagnosis modes. The instruction word shown in FIG. 2 can be arbitrarily set by a user such as a programmer. Therefore, it is possible to specify an accurate diagnostic mode at the program level. In addition, it is possible to easily collect statistical data for evaluation of dynamic characteristics of a processor in a hardware test and a software test or debugging. Since this diagnostic does not use diagnostic software, there is a delay in the operation caused by operating the diagnostic software.
Alternatively, it is possible to prevent the processing content from being changed due to the diagnosis.
【0022】まず,診断インタフェースDIAG−I/
Fを介して,プロセッサの内部状態を監視する動作につ
いて述べる。ユーザ(利用者)がユーザターミナルUT
を用いて診断インタフェースDIAG−I/Fを介して
行う,診断モードとしては,たとえば,下記に列挙する
ものがある。First, the diagnostic interface DIAG-I /
The operation of monitoring the internal state of the processor via F will be described. The user (user) is the user terminal UT
Examples of diagnostic modes that are performed via the diagnostic interface DIAG-I / F by using the following are listed below.
【0023】(1)単純データ読みだしモード このモードは内部データバスD2を流れるデータを診断
インタフェースDIAG−I/Fを介してユーザターミ
ナルUTに読みだし処理形態である。このモードとして
は,開始時間と終了時間を設定できる。あるいは,読み
だしたデータが所定数に到達したら終了することができ
る。(1) Simple data reading mode This mode is a processing mode of reading the data flowing through the internal data bus D2 to the user terminal UT via the diagnostic interface DIAG-I / F. In this mode, start time and end time can be set. Alternatively, the process can be terminated when the read data reaches a predetermined number.
【0024】(2)条件付データ読みだしモード 上述した単純読みだしモードによると,非常に大量のデ
ータがユーザターミナルUTに読み出されることになる
ので,その記憶容量と読み出したデータの有効な活用が
難しい。そこで,この条件付データ読みだしモードは,
データ読みだしにある条件,たとえば,内部レジスタユ
ニットIRUのあるアドレスにデータの記憶が行われる
ときのみ読みだしを行うとか,外部インタフェースEX
T−I/Fから内部データバスD1を介して外部にデー
タを出力するときのみ読みだしを行うなどの条件を課し
て,診断インタフェースDIAG−I/Fがインストラ
クション・フェッチ・ユニットIFUでフェッチしたイ
ンストラクションを内部制御信号バスC5を介して内部
データバスから入力し,ユーザターミナルUTから設定
された該当する条件に対応するときのみ,診断インタフ
ェースDIAG−I/Fが内部データバスD2に流れる
データを読みだし,診断インタフェースDIAG−I/
F内に設けられたバッファメモリに一次記憶し,ユーザ
ターミナルUTに出力する動作形態である。またこのモ
ードとしては,たとえば,ユーザターミナルUTが設定
したプログラムが動作するときだけの内部データバスD
2を流れるデータを読みだしこともできる。このような
条件についてはその他,種々の条件を設定できる。(2) Conditional data reading mode According to the simple reading mode described above, a very large amount of data is read out to the user terminal UT, so the storage capacity and effective utilization of the read out data difficult. Therefore, this conditional data read mode is
A condition for data reading, for example, reading is performed only when data is stored in a certain address of the internal register unit IRU, or the external interface EX is used.
The diagnostic interface DIAG-I / F fetched by the instruction fetch unit IFU by imposing conditions such as reading only when data is output from the T-I / F to the outside via the internal data bus D1. The diagnostic interface DIAG-I / F reads the data flowing to the internal data bus D2 only when the instruction is input from the internal data bus via the internal control signal bus C5 and the corresponding condition set from the user terminal UT is met. However, diagnostic interface DIAG-I /
This is an operation mode in which the data is temporarily stored in the buffer memory provided in F and is output to the user terminal UT. In this mode, for example, the internal data bus D only when the program set by the user terminal UT runs
You can also read the data flowing through 2. Various other conditions can be set for such conditions.
【0025】(3)データ書き込みモード このモードは,ユーザターミナルUTで設定したデータ
を診断インタフェースDIAG−I/Fが,インストラ
クション・フェッチ・ユニットIFUの動作を中断させ
インストラクション・フェッチ・ユニットIFUの代わ
りに,内部制御信号バスC4を介してデータ書き込みイ
ンストラクションをフェッチしてシーケンサSEQに印
加して,内部データバスD3から,内部レジスタユニッ
トIRUに,あるいは,外部インタフェースEXT−I
/FにユーザターミナルUTからのデータを書き込む動
作形態である。この動作終了後は診断インタフェースD
IAG−I/Fは,動作を中断させたインストラクショ
ン・フェッチ・ユニットIFUの動作を再開させて,再
び,本来のプログラム動作を継続させる。(3) Data write mode In this mode, the diagnostic interface DIAG-I / F interrupts the data set by the user terminal UT to suspend the operation of the instruction fetch unit IFU and replaces the instruction fetch unit IFU. , A data write instruction is fetched via the internal control signal bus C4 and applied to the sequencer SEQ to be transferred from the internal data bus D3 to the internal register unit IRU or to the external interface EXT-I.
/ F is an operation mode of writing data from the user terminal UT to / F. After this operation is completed, the diagnostic interface D
The IAG-I / F restarts the operation of the instruction fetch unit IFU whose operation has been interrupted, and resumes the original program operation again.
【0026】(4)オペレーションユニット駆動モード 上記データ書き込みモードではデータを内部レジスタユ
ニットIRUまたは外部インタフェースEXT−I/F
にデータを書き込むが,このモードにおいては,インス
トラクション・フェッチ・ユニットIFUを中断させ
て,ユーザターミナルUTからのインストラクションで
オペレーションユニットOUを強制的に動作させる。そ
して,オペレーションユニットOUの動作結果を内部デ
ータバスD2を流れるデータを読み取り,オペレーショ
ンユニットOUの動作に伴う動作結果を監視する。(4) Operation unit drive mode In the above data write mode, data is transferred to the internal register unit IRU or the external interface EXT-I / F.
In this mode, the instruction fetch unit IFU is suspended and the operation unit OU is forcibly operated by the instruction from the user terminal UT. Then, the operation result of the operation unit OU is read from the data flowing through the internal data bus D2, and the operation result accompanying the operation of the operation unit OU is monitored.
【0027】(5)読み取りデータの統計処理(分析)
処理モード 単純データ読みだしモード,あるいは,条件付データ読
みだしモードで読み出したデータを,統計処理して,そ
の結果をユーザターミナルUTに出力する。たとえば,
上述した条件付データ読みだしモードにおいて,あるア
ドレスに書き込まれたデータの回数を計数する,平均値
を算出する,値が変化したときの時間とその値を検出す
るなどの処理がある。(5) Statistical processing (analysis) of read data
Processing mode The data read in the simple data reading mode or the conditional data reading mode is statistically processed and the result is output to the user terminal UT. For example,
In the above-described conditional data reading mode, there are processes such as counting the number of times data written in a certain address, calculating an average value, and detecting the time and the value when the value changes.
【0028】たとえば,上述した単純データ読みだしモ
ードについて,さらに詳細な動作を述べる。ユーザは,
ユーザターミナルUTを介して「単純データ読みだしモ
ード」を設定する。ユーザターミナルUTはそのモード
設定に応答して,そのモードを指定して診断インタフェ
ースDIAG−I/Fを駆動する。診断インタフェース
DIAG−I/Fは,単純読みだしモードを認識し,内
部データバスD2の上を流れるデータを読み取り,その
内部のバッファメモリに記憶する。診断インタフェース
DIAG−I/Fはこの動作を継続する。ユーザは上記
モードにおいて,読み取ったデータの出力をユーザター
ミナルUTを介して,診断インタフェースDIAG−I
/Fに要求する。診断インタフェースDIAG−I/F
はその要求に応答して,バッファメモリに記憶した読み
だしデータを順次,ユーザターミナルUTに出力する。
ユーザターミナルUTは診断インタフェースDIAG−
I/Fから出力されたデータを,たとえば,CRT表示
装置に表示する,あるいは,プリンタに出力する。これ
により,プロセッサ側の動作に干渉を与えず,プロセッ
サで動作する本来のプログラムにそのための変更,修正
などを加えることなく,オペレーションユニットOUな
どから内部レジスタユニットIRUに伝送されるデータ
を,プロセッサの外部に設けられたユーザターミナルU
Tに出力することができる。ユーザターミナルUTに出
力されたデータの活用方法としては,たとえば,デバッ
クのときは,あるプログラムの動作の途中結果の分析,
あるいは,一連のプログラム処理のなかで動作していく
プログラムの履歴解析などとして用いることができる。For example, a more detailed operation of the simple data read mode described above will be described. The user
The "simple data read mode" is set via the user terminal UT. In response to the mode setting, the user terminal UT specifies the mode and drives the diagnostic interface DIAG-I / F. The diagnostic interface DIAG-I / F recognizes the simple read mode, reads the data flowing on the internal data bus D2, and stores it in the internal buffer memory. The diagnostic interface DIAG-I / F continues this operation. In the above-mentioned mode, the user outputs the read data via the user terminal UT to the diagnostic interface DIAG-I.
Request to / F. Diagnostic interface DIAG-I / F
Responds to the request, the read data stored in the buffer memory is sequentially output to the user terminal UT.
The user terminal UT is a diagnostic interface DIAG-
The data output from the I / F is displayed on a CRT display device or output to a printer, for example. As a result, the data transmitted from the operation unit OU to the internal register unit IRU can be transferred to the processor without interfering with the operation on the processor side and without changing or modifying the original program running on the processor. User terminal U provided outside
Can be output to T. As a method of utilizing the data output to the user terminal UT, for example, in the case of debugging, analysis of the intermediate result of the operation of a certain program,
Alternatively, it can be used as a history analysis of a program operating in a series of program processing.
【0029】上述した各モードの内容と,上述した単純
データ読みだしモードの動作とを考慮すると,それぞれ
の診断モードにおける詳細動作は明らかであるから,上
述したその他の診断モードの詳細動作については省略す
る。図1に示した構成,および,診断インタフェースD
IAG−I/FおよびユーザターミナルUTの処理機
能,および,これらの機能の組合せからして,上述した
診断モード以外にも,ソフトウエアの負担を必要とせ
ず,デバック時,保守時,あるいは,プロセッサの動作
監視のためのその他診断処理を行うことができることは
もちろんである。Considering the contents of each of the above-mentioned modes and the operation of the above-mentioned simple data reading mode, the detailed operation in each diagnostic mode is clear, so the detailed operation in the other diagnostic modes described above will be omitted. To do. Configuration shown in FIG. 1 and diagnostic interface D
From the processing functions of the IAG-I / F and the user terminal UT, and the combination of these functions, there is no need for any software load other than the above-mentioned diagnostic mode, and there is no need for debugging, maintenance, or a processor. It goes without saying that other diagnostic processing for monitoring the operation of can be performed.
【0030】このような診断モードを,単独に,あるい
は,組み合わせると,以下に例示するような種々の利用
形態,そして,その結果としての効果を奏する。 (1)オペレーションユニットOU,内部レジスタユニ
ットIRU,外部インタフェースEXT−I/Fなどの
プロセッサ自体の本来の動作に影響を与えず,プログラ
マ,保守員,顧客などの利用者が希望する条件で,プロ
セッサの内部動作状況を把握することができる。その結
果,たとえば,プログラムデバック時のプログラムの動
作分析またはプログラムの処理結果と妥当性の評価を行
うことができる。 (2)プログラムの外部のユーザターミナルUTからの
指令によって,現在すでにそのディジタルコンピュータ
システムに装荷されたプログラムの処理内容を中断,ま
たは,変更させる処理が可能になる。たとえば,ユーザ
ターミナルUTを介して診断インタフェースDIAG−
I/Fにデータを与え,そのデータを内部レジスタユニ
ットIRUに書き込むことができる。この処理は,たと
えば,デバック時において,時間のかかる収斂計算を行
わせる場合,その収斂計算の結果が事前に判っている場
合,その計算結果をユーザターミナルUTを介して内部
レジスタユニットIRUに書き込み,計算終了後のプロ
グラム処理にジャンプさせて,デバック時間短縮を計る
という用途に用いる。あるいは,保守点検時に,外部か
ら明らかな誤動作を生じさせる命令を与えて,プロセッ
サの誤動作検出回路の機能を確認する場合に用いること
ができる。 (3)プロセッサの内部動作の監視結果を統計処理し
て,プロセッサの回路モジュールの使用状況,あるい
は,プログラムの動作解析を行うことができる。 (4)量産時のコンピュータシステムの自動試験が可能
になる。 (5)プロセッサの自己診断回路として組み込み,自己
診断を行うわせることかできる。If such diagnostic modes are used alone or in combination, various usage forms as exemplified below and the effects as a result thereof can be obtained. (1) The processor, such as the programmer, maintenance staff, and customer, does not affect the original operation of the processor itself such as the operation unit OU, the internal register unit IRU, and the external interface EXT-I / F, and the processor is operated under the conditions desired by the user. It is possible to grasp the internal operation status of. As a result, for example, it is possible to analyze the behavior of the program when debugging the program or evaluate the processing result and the validity of the program. (2) By a command from the user terminal UT outside the program, it becomes possible to interrupt or change the processing contents of the program already loaded in the digital computer system. For example, via the user terminal UT the diagnostic interface DIAG-
Data can be given to the I / F and the data can be written to the internal register unit IRU. This process is performed, for example, when performing a time-consuming convergence calculation at the time of debugging, or when the result of the convergence calculation is known in advance, the calculation result is written to the internal register unit IRU via the user terminal UT, It is used for the purpose of shortening the debug time by jumping to the program processing after the calculation. Alternatively, it can be used when the function of the malfunction detection circuit of the processor is confirmed by giving a command that causes a clear malfunction from the outside during maintenance and inspection. (3) The usage status of the circuit module of the processor or the operation analysis of the program can be analyzed by statistically processing the monitoring result of the internal operation of the processor. (4) Enables automatic testing of computer systems during mass production. (5) It can be incorporated as a self-diagnosis circuit of a processor to perform self-diagnosis.
【0031】次に,診断制御回路100を介した診断処
理動作について述べる。図2に示した命令語はソフトウ
エアで設定する。したがって,デバック時に,プログラ
マが事前に診断を希望するプログラムにおいて,図2に
示した命令語の第1の診断ビットDIAGAと第2の診
断ビットDIAGBに希望する条件を設定しておく。た
とえば,診断状態Xにおいて,診断機能1を設定してお
く。そうすると,その命令がインストラクション・フェ
ッチ・ユニットIFUにおいてフェッチされたときにイ
ンストラクション・フェッチ・ユニットIFUから診断
制御回路100が駆動され,主診断制御処理回路104
はフェッチ回数を第1のカウンタ101で計数させる。
その結果は後に,診断インタフェースDIAG−I/F
を介してユーザターミナルUTに出力されて,ユーザー
が第1のカウンタ101の計数値を確認できる。Next, the diagnostic processing operation via the diagnostic control circuit 100 will be described. The command word shown in FIG. 2 is set by software. Therefore, at the time of debugging, the programmer sets the desired condition in the first diagnostic bit DIAGA and the second diagnostic bit DIAGB of the instruction word shown in FIG. 2 in the program desired to be diagnosed in advance. For example, the diagnostic function 1 is set in the diagnostic state X. Then, when the instruction is fetched by the instruction fetch unit IFU, the instruction fetch unit IFU drives the diagnostic control circuit 100 and the main diagnostic control processing circuit 104.
Causes the first counter 101 to count the number of fetches.
The result will be described later in the diagnostic interface DIAG-I / F.
It is output to the user terminal UT via the, and the user can confirm the count value of the first counter 101.
【0032】また診断機能2が設定された場合は,第1
のカウンタ101が所定の命令のフェッチを計数すると
ともに,タイマ103がその命令が到達してから次の所
定の命令が到達するまでの時間を計時する。タイマ10
3が計時する対象は命令の到来時間に限らず,設定され
た診断内容に応じて,たとえば,ある1つのプログラム
が動作する時間の計時などにも使用される。When the diagnostic function 2 is set, the first
The counter 101 counts the fetch of a predetermined instruction, and the timer 103 measures the time from the arrival of the instruction to the arrival of the next predetermined instruction. Timer 10
The target to be clocked by 3 is not limited to the arrival time of the instruction, but is also used to clock the time during which a certain program operates, for example, according to the set diagnostic content.
【0033】上述した診断機能と診断状態との15の組
合せの動作も上記同様に行われる。この診断制御回路1
00を介して診断処理は,上述した診断インタフェース
DIAG−I/Fを介して内部データバスD2を流れる
データを読み取る場合に比べると,プログラマの意思を
反映させてプログラマが自己の希望する条件で希望する
プロセッサの内部動作,またはプログラムの動作結果
を,きめ細かに認識できるという利点がある。ただし,
この場合も,診断機能4および5を除き,プロセッサ本
来の動作に支障を与えずにプログラム処理結果を確認で
きる。また,データのときにプロセッサ内のある状態を
確認したい場合などのときは,診断機能4,5を遂行す
ることもできる。The operation of 15 combinations of the above-mentioned diagnostic function and diagnostic state is performed in the same manner as above. This diagnostic control circuit 1
The diagnostic processing via 00 is desired by the programmer under the conditions desired by the programmer, reflecting the intention of the programmer, as compared with the case of reading the data flowing through the internal data bus D2 via the diagnostic interface DIAG-I / F described above. The advantage is that the internal operation of the processor or the operation result of the program can be finely recognized. However,
Also in this case, except for the diagnostic functions 4 and 5, the program processing result can be confirmed without affecting the original operation of the processor. The diagnostic functions 4 and 5 can also be executed when it is desired to confirm a certain state in the processor in the case of data.
【0034】さらに診断インタフェースDIAG−I/
Fによる内部データバスD2からのデータ収集と診断制
御回路100による診断とを組み合わせることができ
る。その結果,コンピュータシステムにおける種々の診
断,デバック支援,保守点検などが非常に有効に実現で
きる。これらの診断処理を行う場合,プロセッマ,保守
員,ユーザはユーザターミナルUTを介して行うことが
でき,希望する診断を容易に実現することができる。Further, the diagnostic interface DIAG-I /
Data collection from the internal data bus D2 by F and diagnosis by the diagnosis control circuit 100 can be combined. As a result, various kinds of diagnosis, debugging support, maintenance and inspection in the computer system can be realized very effectively. When performing these diagnostic processes, the prosema, the maintenance staff, and the user can perform them through the user terminal UT, and the desired diagnostic can be easily realized.
【0035】図3に本発明のより特定的なディジタルコ
ンピュータシステムの構成図を示す。図3に示したディ
ジタルコンピュータシステムは,記号処理言語,たとえ
ば,LISPをを用いた並列分散処理形ディジタルコン
ピュータシステムであり,エバリュエータユニットEU
と,リソースマネジャRMと,データストーリジSTR
Gと,診断インタフェースDIAG−I/F,および,
診断手段DIAGとを有する。ここでは,エバリュエー
タユニットEUがコンピュータ本体として位置し,リソ
ースマネジャRM内のワークステーションWSがユーザ
ターミナルUTに対応する外部コンピュータとして位置
している。図3に示した診断インタフェースDIAG−
I/Fと診断手段DIAGとが,図1における診断イン
タフェースDIAG−I/Fおよび診断制御回路100
に対応している。図3に示した構成例では,診断手段D
IAGが図1に示した診断インタフェースDIAG−I
/Fおよび診断制御回路100の処理を行い,図3に示
した診断インタフェースDIAG−I/Fは単にワーク
ステーションWSとの間の接続に使用する図1に示した
内部データバスD4に相当している。したがって,診断
手段DIAGには図1に示した診断制御回路100の回
路が組み込まれている。データストーリジSTRGはプ
ロセッサの外部機器の1種である。FIG. 3 is a block diagram of a more specific digital computer system of the present invention. The digital computer system shown in FIG. 3 is a parallel distributed processing type digital computer system using a symbol processing language, for example, LISP, and an evaluator unit EU.
, Resource manager RM, data storage STR
G, diagnostic interface DIAG-I / F, and
It has a diagnostic means DIAG. Here, the evaluator unit EU is located as a computer main body, and the workstation WS in the resource manager RM is located as an external computer corresponding to the user terminal UT. The diagnostic interface DIAG- shown in FIG.
The I / F and the diagnostic means DIAG are the diagnostic interface DIAG-I / F and the diagnostic control circuit 100 in FIG.
It corresponds to. In the configuration example shown in FIG. 3, the diagnostic means D
The IAG has the diagnostic interface DIAG-I shown in FIG.
/ F and the processing of the diagnostic control circuit 100, the diagnostic interface DIAG-I / F shown in FIG. 3 corresponds to the internal data bus D4 shown in FIG. 1 simply used for connection with the workstation WS. There is. Therefore, the diagnostic means DIAG incorporates the circuit of the diagnostic control circuit 100 shown in FIG. The data storage STRG is one type of external device of the processor.
【0036】図1に示したディジタルコンピュータシス
テムを構成するモジュールは図2に示したコンピュータ
システム内のモジュールの関連部分を対応させると下記
のようになる。図1に示したインストラクション・フェ
ッチ・ユニットIFUが図3に示したエバリュエータユ
ニットEU内のインストラクションキャッシュIC,シ
ーケンサSEQがエバリュエータユニットEU内のシス
テムコントローラSC,オペレーションユニットOUが
エバリュエータユニットEU内の演算ユニットALUお
よびマスカMSK,内部レジスタユニットIRUが演算
ユニットALU内のローカルメモリLM,外部インタフ
ェースEXT−I/Fが演算ユニットALU内のメイン
メモリインタフェースMM−I/Fおよびリソースマネ
ジャインタフェースRM−I/F,ユーザターミナルU
TがリソースマネジャRM内のワークステーションWS
である。The modules constituting the digital computer system shown in FIG. 1 are as follows when the relevant parts of the modules in the computer system shown in FIG. 2 are associated. The instruction fetch unit IFU shown in FIG. 1 is the instruction cache IC in the evaluator unit EU shown in FIG. 3, the sequencer SEQ is the system controller SC in the evaluator unit EU, and the operation unit OU is the arithmetic unit ALU in the evaluator unit EU. And a masker MSK, an internal register unit IRU is a local memory LM in the arithmetic unit ALU, an external interface EXT-I / F is a main memory interface MM-I / F and a resource manager interface RM-I / F in the arithmetic unit ALU, and a user. Terminal U
T is a workstation WS in the resource manager RM
Is.
【0037】また図1に示した内部データバスD1〜D
4が図2に内部データバスIB1〜IB3に対応してい
る。ただし,図3には内部制御信号バスCは示していな
い。診断手段DIAGは,内部データバスIB1〜IB
3に内部バス接続ラインIL1〜IL3を介して接続さ
れている。また,診断手段DIAGは内部バス接続ライ
ンIL4を介して,シーケンサSEQに相当するシステ
ムコントローラSCに接続されている。また診断手段D
IAGは,診断用インタフェースD−I/Fを介してワ
ークステーションWSに接続されており,この診断用イ
ンタフェースD−I/Fが図1に示した内部データバス
D4に対応している。Further, the internal data buses D1 to D shown in FIG.
4 corresponds to the internal data buses IB1 to IB3 in FIG. However, the internal control signal bus C is not shown in FIG. The diagnostic means DIAG includes internal data buses IB1 to IB.
3 through internal bus connection lines IL1 to IL3. The diagnostic means DIAG is connected to the system controller SC corresponding to the sequencer SEQ via the internal bus connection line IL4. Also, diagnostic means D
The IAG is connected to the workstation WS via a diagnostic interface D-I / F, and this diagnostic interface D-I / F corresponds to the internal data bus D4 shown in FIG.
【0038】図3に示したディジタルコンピュータシス
テムにおいても,図1に示したディジタルコンピュータ
システムと同様に,図1に示したユーザターミナルUT
として機能するワークステーションWSからの診断モー
ドの指定に応じて,ユーザが希望する任意のエバリュエ
ータユニットEU内の動作監視,外的駆動条件の設定,
その他の動作を行うことができる。In the digital computer system shown in FIG. 3, as in the digital computer system shown in FIG. 1, the user terminal UT shown in FIG.
In accordance with the specification of the diagnostic mode from the workstation WS that functions as a user, operation monitoring within the evaluator unit EU desired by the user, setting of external drive conditions,
Other actions can be performed.
【0039】図1に示した診断制御回路100を含む図
3の示した診断手段DIAGは,それぞれ32ビットの
第1のカウンタ101および第2のカウンタ102,分
解能50ns,ビット幅32ビットのタイマ103を有
する。したがって,タイマ103としては,最高200
秒の計時を行うことができる。図3に示したディジタル
コンピュータシステムにおける命令語としては,データ
転送型,分岐型,データ演算型,多方向分岐型などがあ
るが,図2に示した第1の診断ビットDIAGAおよび
第2の診断ビットDIAGBはこれら命令語の構成如何
に係わらず,共通した固定位置,たとえば,MSBとそ
の次のビット位置に位置している。したがって,診断手
段DIAGにおいて,図1に示した診断制御回路100
の主診断制御処理回路104が動作する場合,命令語の
構成に係わらず,上述した診断状態上述した診断機能に
ついての診断処理を行うことができる。The diagnostic means DIAG shown in FIG. 3 including the diagnostic control circuit 100 shown in FIG. 1 has a 32-bit first counter 101 and a second counter 102, a resolution of 50 ns and a timer 103 having a 32-bit width. Have. Therefore, the timer 103 has a maximum of 200
Can measure seconds. The instruction words in the digital computer system shown in FIG. 3 include a data transfer type, a branch type, a data operation type, a multidirectional branch type, and the like. The first diagnosis bit DIAGA and the second diagnosis shown in FIG. The bit DIAGB is located at a common fixed position, for example, the MSB and the next bit position, regardless of the structure of these instruction words. Therefore, in the diagnostic means DIAG, the diagnostic control circuit 100 shown in FIG.
When the main diagnostic control processing circuit 104 of (1) operates, the diagnostic processing for the above-mentioned diagnostic function can be performed regardless of the configuration of the instruction word.
【0040】図3に示した診断手段DIAGは上述した
ように,図1に示した診断手段DIAGの動作と診断制
御回路100の動作を行うから,図3に示したディジタ
ルコンピュータシステムにおいては,両者の診断処理を
組み合わせることができる。Since the diagnostic means DIAG shown in FIG. 3 performs the operation of the diagnostic means DIAG shown in FIG. 1 and the operation of the diagnostic control circuit 100, as described above, in the digital computer system shown in FIG. The diagnostic processes can be combined.
【0041】[0041]
【発明の効果】本発明によれば,プログラムの動作状
態,あるいは,プロセッサの動作状態をそのプログラム
の動作またはプロセッサの本来の動作に支障を与えず,
知ることができる。また本発明によれば,命令語に希望
する診断タイミングを設定できるから,きめのこまかい
診断処理,統計収集などを遂行することができる。According to the present invention, the operating state of a program or the operating state of a processor does not hinder the operation of the program or the original operation of the processor,
I can know. Further, according to the present invention, a desired diagnosis timing can be set in the command word, so that detailed diagnosis processing, statistics collection, etc. can be performed.
【図1】本発明のディジタルコンピュータシステムの第
1の実施例の構成図である。FIG. 1 is a configuration diagram of a first embodiment of a digital computer system of the present invention.
【図2】図1のディジタルコンピュータシステムにおけ
る診断を支持する命令語の構成を示す図である。FIG. 2 is a diagram showing a configuration of an instruction word that supports diagnosis in the digital computer system of FIG.
【図3】本発明のディジタルコンピュータシステムの第
2実施例として,記号言語を用いた並列分散処理ディジ
タルコンピュータシステムの構成図である。FIG. 3 is a block diagram of a parallel distributed processing digital computer system using a symbolic language as a second embodiment of the digital computer system of the present invention.
IFU・・インストラクション・フェッチ・ユニット SEQ・・シーケンサ IRU・・内部レジスタユニット OU・・・オペレーションユニット EXT−I/F・・外部インタフェース C1〜C4・・内部制御信号バス D1〜D4・・内部データバス DIAG・・診断手段 DIAG−I/F・・診断インタフェースDIAG−I
/F UT・・ユーザターミナル EU・・エバリュエータユニット RM・・リソースマネジャ STRG・・データストーリジ ALU・・演算ユニット(オペレーションユニット) IB1〜IB4・・内部バス IL1〜IL4・・内部バス接続ライン WS・・・ワークステーション IC・・・インストラクションキャッシュ SC・・・システムコントローラ LM・・・ローカルメモリ 100・・診断制御回路 101・・第1のカウンタ 102・・第2のカウンタ 103・・タイマ 104・・主診断制御処理回路IFU ... Instruction fetch unit SEQ ... Sequencer IRU ... Internal register unit OU ... Operation unit EXT-I / F ... External interface C1 to C4 ... Internal control signal bus D1 to D4 ... Internal data bus DIAG ... Diagnostic means DIAG-I / F ... Diagnostic interface DIAG-I
/ FUT ··· User terminal EU · · Evaluator unit RM · · Resource manager STRG · · Data storage ALU · · Arithmetic unit (operation unit) IB1 to IB4 · Internal bus IL1 to IL4 · Internal bus connection line WS ·・ ・ Workstation IC ・ ・ ・ Instruction cache SC ・ ・ ・ System controller LM ・ ・ ・ Local memory 100 ・ ・ Diagnostic control circuit 101 ・ ・ First counter 102 ・ ・ Second counter 103 ・ ・ Timer 104 ・ ・ Main Diagnostic control processing circuit
Claims (6)
と,この命令シーケンサに接続され,診断処理機能と診
断状態を制御処理する診断制御回路とを有し,前記命令
シーケンサで扱われる命令語には診断タイミングを決定
するビットが規定され,前記命令シーケンサと前記診断
制御回路とが協働して,実行される命令語に設定された
診断タイミングに応じて,予め設定された診断機能およ
び診断状態に応じた診断制御処理を行うディジタルコン
ピュータシステム。1. An instruction sequencer for decoding an instruction to be executed, and a diagnostic control circuit connected to the instruction sequencer for controlling a diagnostic processing function and a diagnostic state. Defines a bit that determines the diagnostic timing, and the instruction sequencer and the diagnostic control circuit cooperate with each other to set a preset diagnostic function and diagnostic state according to the diagnostic timing set in the instruction word to be executed. Digital computer system that performs diagnostic control processing according to.
ェッチまたは実行を計数するカウンタを有する請求項1
記載のディジタルコンピュータシステム。2. The diagnostic control circuit has a counter for counting at least instruction fetch or execution.
The described digital computer system.
イマを有する請求項1または2記載のディジタルコンピ
ュータシステム。3. The digital computer system according to claim 1, wherein the diagnostic control circuit has at least a timer for clocking.
2のカウンタ,および,タイマを有する請求項1記載の
ディジタルコンピュータシステム。4. The digital computer system according to claim 1, wherein the diagnostic control circuit has a first counter, a second counter, and a timer.
れらの診断ビットに設定されたビットの組合せで診断機
能が規定され,前記診断制御回路はその診断機能に応答
して,前記カウンタおよびタイマを動作させる請求項1
〜4のいずれか記載のディジタルコンピュータシステ
ム。5. The command word has a plurality of diagnostic bits, a diagnostic function is defined by a combination of bits set in these diagnostic bits, and the diagnostic control circuit responds to the diagnostic function by the counter. And operating a timer.
4. The digital computer system according to any one of 4 to 4.
記診断機能を作用させる診断状態が規定され,前記診断
制御回路は設定された診断状態に応答して設定された診
断機能を遂行する請求項1〜5いのいずれか記載のディ
ジタルコンピュータシステム。6. A diagnostic state for operating the diagnostic function in an instruction fetch or execution state is defined, and the diagnostic control circuit executes the set diagnostic function in response to the set diagnostic state. 5. A digital computer system according to any one of 5).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17930692A JP3348294B2 (en) | 1992-06-12 | 1992-06-12 | Digital computer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17930692A JP3348294B2 (en) | 1992-06-12 | 1992-06-12 | Digital computer system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05346870A true JPH05346870A (en) | 1993-12-27 |
JP3348294B2 JP3348294B2 (en) | 2002-11-20 |
Family
ID=16063526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17930692A Expired - Lifetime JP3348294B2 (en) | 1992-06-12 | 1992-06-12 | Digital computer system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3348294B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8943503B2 (en) | 2010-07-02 | 2015-01-27 | Samsung Electronics Co., Ltd. | Apparatus and method for thread progress tracking using deterministic progress index |
-
1992
- 1992-06-12 JP JP17930692A patent/JP3348294B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8943503B2 (en) | 2010-07-02 | 2015-01-27 | Samsung Electronics Co., Ltd. | Apparatus and method for thread progress tracking using deterministic progress index |
Also Published As
Publication number | Publication date |
---|---|
JP3348294B2 (en) | 2002-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4811345A (en) | Methods and apparatus for providing a user oriented microprocessor test interface for a complex, single chip, general purpose central processing unit | |
US5479652A (en) | Microprocessor with an external command mode for diagnosis and debugging | |
US4312066A (en) | Diagnostic/debug machine architecture | |
US5491793A (en) | Debug support in a processor chip | |
US8443175B2 (en) | Microprocessor with first processor for debugging second processor | |
EP0528585B1 (en) | Data processing system with internal instruction cache | |
US7020871B2 (en) | Breakpoint method for parallel hardware threads in multithreaded processor | |
US5875294A (en) | Method and system for halting processor execution in response to an enumerated occurrence of a selected combination of internal states | |
US5151981A (en) | Instruction sampling instrumentation | |
US5301312A (en) | Method and system for utilizing benign fault occurrence to measure interrupt-blocking times | |
US7689867B2 (en) | Multiprocessor breakpoint | |
US6754856B2 (en) | Memory access debug facility | |
US4982402A (en) | Method and apparatus for detecting and correcting errors in a pipelined computer system | |
US7392431B2 (en) | Emulation system with peripherals recording emulation frame when stop generated | |
US5675729A (en) | Method and apparatus for performing on-chip measurement on a component | |
US5347647A (en) | Method of predicting the performance of an emulated computer system | |
JP5905911B2 (en) | Diagnostic code using single-step execution | |
GB2329048A (en) | A debugger interface unit with a stepping mode | |
US7100027B1 (en) | System and method for reproducing system executions using a replay handler | |
US5287522A (en) | External procedure invocation apparatus utilizing internal branch vector interrupts and vector address generation, in a RISC chip | |
JP2001249823A (en) | Microcomputer development assisting device | |
JP3348294B2 (en) | Digital computer system | |
JPH05346869A (en) | Digital computer system | |
JPH0528002A (en) | Microprocessor | |
JPS62164140A (en) | Testing of data processing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |