JPH05336498A - High definition television receiver - Google Patents

High definition television receiver

Info

Publication number
JPH05336498A
JPH05336498A JP4143881A JP14388192A JPH05336498A JP H05336498 A JPH05336498 A JP H05336498A JP 4143881 A JP4143881 A JP 4143881A JP 14388192 A JP14388192 A JP 14388192A JP H05336498 A JPH05336498 A JP H05336498A
Authority
JP
Japan
Prior art keywords
signal
circuit
video signal
video
definition television
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4143881A
Other languages
Japanese (ja)
Inventor
Hideki Maeno
秀樹 前納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4143881A priority Critical patent/JPH05336498A/en
Publication of JPH05336498A publication Critical patent/JPH05336498A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Abstract

PURPOSE:To use vertical blanking time effectively by multiplexing a 2nd video signal and demodulating it during the vertical blanking period requiring no processing in a 1st MUSE video signal processing system. CONSTITUTION:1st and 2nd MUSE signals 101, 107 inputted from input terminals 61, 62 are converted into digital signals 103, 108 through LPFs 1, 6 and A/D conversion circuits 2, 7. The signal 103 is inputted to an audio decoding circuit 3, a synchronizing control signal separator circuit 4, and an input switching circuit 11. On the other hand, a signal 108 is inputted to a synchronizing control signal separator circuit 9 and a thinning-out processing circuit 8. As in the circuit 4, a clock signal 109 and a control signal 110 for the signal 107 are outputted in the circuit 9. In the circuit 8, the thinning-out of even-number lines is performed so as to multiplex the signal 108 on the vertical blanking period of the signal 103. In the circuit 11, the multiplex processing is performed based on the control signal 106. A multiplexed signal 111 passes through a decoding circuit 12, output switching circuits 13, 14, a synthetic circuit 15, a D/A conversion circuit 16, and an LPF 17, then a high-vision signal 116 is outputted.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は高品位テレビジョン受像
機に関し、特に、帯域圧縮された高品位テレビ信号を元
の広帯域の高品位テレビジョン信号に復調して再生する
高品位テレビジョン受像機に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-definition television receiver, and more particularly to a high-definition television receiver for demodulating a band-compressed high-definition television signal into an original broadband high-definition television signal for reproduction. Regarding

【0002】[0002]

【従来の技術】従来、広帯域の高品位テレビ信号を、伝
送上実用的なレベルに帯域圧縮する方式として、元の高
品位テレビ信号に4フィールドで一巡するサブナイキス
ト・サンプルを施すMUSE(Multiple Su
b−Nyqist Sampling Encordi
ng)方式がある(「高品位テレビの新しい伝送方式〜
MUSE〜」、昭和59年7月、NHK技研月報、27
巻7号)。
2. Description of the Related Art Conventionally, as a method of band-compressing a broadband high-definition television signal to a practical level for transmission, an original high-definition television signal is subjected to a sub-Nyquist sample that makes a cycle of four fields.
b-Nyqist Sampling Encordi
ng) system (“A new transmission system for high-definition television ~
MUSE ~ ”, July 1984, NHK STRL Monthly Report, 27
Volume 7).

【0003】図5は、帯域圧縮された高品位テレビ信号
(以下MUSE信号と云う)の伝送形式を、画素単位
(サンプル・レート16.2MHz)およびライン単位
に詳細に記したものである。MUSE信号は、YC信号
を時分割多重するTCI(Time−Compress
ed Integration)方式を基本として、こ
れにサブ・サンプリングで帯域圧縮を施し、デジタル形
式の圧縮した音声・独立データ78、垂直同期をとるた
めのフレームパルス信号79、C信号のニュートラルレ
ベルを規定したり、AFC(Auto Frequen
cy Control)等に用いられるクランプレベル
信号80等の同期信号、伝送路等化を行うためのVIT
(Vertical Interval Test)イ
ンパルス信号79、そして動きベクトル等のコントロー
ル信号81を垂直ブランキング期間に多重したものであ
る(「ハイビジョン技術」昭和63年11月、日本放送
出版協会p108−p108)。
FIG. 5 shows in detail the transmission format of a band-compressed high-definition television signal (hereinafter referred to as MUSE signal) in pixel units (sample rate 16.2 MHz) and line units. The MUSE signal is a TCI (Time-Compress) that time-division-multiplexes the YC signal.
Based on the ed integration method, band compression is applied to this by sub-sampling to define compressed audio / independent data 78 in digital format, frame pulse signal 79 for vertical synchronization, and neutral level of C signal. , AFC (Auto Frequency)
VIT for synchronizing signals such as a clamp level signal 80 used for cy control, etc., and transmission line equalization
(Vertical Interval Test) An impulse signal 79 and a control signal 81 such as a motion vector are multiplexed in a vertical blanking period ("Hi-vision technology", November 1988, Japan Broadcasting Corporation p108-p108).

【0004】図6に、MUSE信号を元の広帯域の高品
位テレビ信号に復調するための従来のMUSE信号のデ
コーダの全体構成例を示す。図6において、入力端子6
3にMUSE信号140が供給され、低域フィルタ32
において、信号帯域を8.1MHz以下に抑制された信
号141は、A/D変換回路33において16.2MH
zのサンプリング周波数でデジタル信号142に変換さ
れる。A/D変換されたディジタル信号142は、音声
信号処理系、同期・コントロール信号処理系および映像
信号処理系により、それぞれ独立に処理される。音声デ
コード回路34に入力されたディジタル信号142は、
垂直ブランキング期間の音声信号部分についての処理が
行われ、アナログ音声信号・独立データ信号143とし
て出力される。同期・制御信号分離回路35において
は、垂直ブランキング期間に多重された同期・制御信号
が、ディジタル信号142から分離されて、クロック信
号144および動きベクトル信号等の制御信号145が
出力される。また、ディジタル信号142は、映像デコ
ード回路36にも入力されて映像デコード処理される
が、その映像デコード処理については図7を参照して詳
細に示す。
FIG. 6 shows an example of the overall configuration of a conventional MUSE signal decoder for demodulating an MUSE signal into an original wideband high-definition television signal. In FIG. 6, the input terminal 6
3, the MUSE signal 140 is supplied to the low-pass filter 32.
, The signal 141 of which the signal band is suppressed to 8.1 MHz or less is 16.2 MHz in the A / D conversion circuit 33.
It is converted into a digital signal 142 at a sampling frequency of z. The A / D converted digital signal 142 is independently processed by the audio signal processing system, the synchronization / control signal processing system and the video signal processing system. The digital signal 142 input to the audio decoding circuit 34 is
The audio signal portion of the vertical blanking period is processed and output as an analog audio signal / independent data signal 143. In the synchronization / control signal separation circuit 35, the synchronization / control signal multiplexed in the vertical blanking period is separated from the digital signal 142, and a clock signal 144 and a control signal 145 such as a motion vector signal are output. The digital signal 142 is also input to the video decoding circuit 36 and subjected to video decoding processing. The video decoding processing will be described in detail with reference to FIG.

【0005】図7において、A/DされたMUSE信号
149は、ノンリニア・ディエンファシス回路39にお
いて、音声信号および同期・制御信号の多重されていた
垂直ブランキング期間を、一定レベルの信号に置き換え
られて、ノンリニア処理、ディエンファシス・フィルタ
及び伝送逆ガンマ処理が行われた後、フレーム間内挿回
路40、フィールド間内挿回路43および動き検出回路
46に入力される。動き検出回路46においては、1フ
レームの差分信号の低域成分と2フレームの差分信号か
ら動き信号153および154が生成され、それぞれ混
合回路52および51に送られて、これらの混合回路5
2および51における動き適応合成に使用される。
In FIG. 7, the A / D MUSE signal 149 is replaced with a signal of a constant level in the non-linear de-emphasis circuit 39 for the vertical blanking period in which the audio signal and the synchronization / control signal are multiplexed. Then, non-linear processing, de-emphasis filter and transmission inverse gamma processing are performed, and then input to the inter-frame interpolation circuit 40, the inter-field interpolation circuit 43 and the motion detection circuit 46. In the motion detection circuit 46, motion signals 153 and 154 are generated from the low frequency component of the difference signal of one frame and the difference signal of two frames, and are sent to the mixing circuits 52 and 51, respectively, and the mixing circuit 5
Used for motion adaptive synthesis at 2 and 51.

【0006】フレーム間内挿回路40においては、静止
領域について、フレーム間のオフセット・サンプリング
によって間引かれたデータが、1フレーム前のデータか
ら内挿される。また、パン、チルトなど画面全体が一様
に動いた場合(本来なら動領域)には、1フレーム前の
データが、同期・制御信号分離回路35(図6参照)か
らの制御信号145に応じて移動して内挿されることに
より、画面が静止領域として処理される。フレーム間内
挿された信号150は、Y信号とC信号とにより系を別
にして処理される。Y信号は低域フィルタ41において
信号帯域を12MHz以下に抑制され、周波数変換回路
42において、サンプリング周波数を32.4MHzか
ら48.6MHzに変換される。その後、フィールド間
内挿回路43において、フィールド間のオフセット・サ
ンプリングによって間引かれたデータが、1フィールド
前のデータから内挿され、Y信号の混合回路51に入力
される。他方、C信号は時間伸長回路47において4倍
に時間伸長された後、フィールド間内挿回路48におい
て、フィールド間オフセット・サンプリングによって間
引かれたデータが、1フィールド前のデータで内挿さ
れ、C信号の混合回路52に入力される。
In the inter-frame interpolation circuit 40, the data decimated by the offset sampling between frames in the static area is interpolated from the data one frame before. Further, when the entire screen such as pan and tilt moves uniformly (the original movement area), the data one frame before corresponds to the control signal 145 from the synchronization / control signal separation circuit 35 (see FIG. 6). The screen is processed as a static area by moving and interpolating. The signal 150 interpolated between frames is processed by the Y signal and the C signal in different systems. The signal band of the Y signal is suppressed to 12 MHz or less in the low-pass filter 41, and the sampling frequency is converted from 32.4 MHz to 48.6 MHz in the frequency conversion circuit 42. After that, in the inter-field interpolation circuit 43, the data decimated by the offset sampling between the fields is interpolated from the data one field before and input to the Y signal mixing circuit 51. On the other hand, after the C signal is time-expanded four times in the time expansion circuit 47, the data thinned by the inter-field offset sampling is interpolated by the data one field before in the inter-field interpolation circuit 48, It is input to the C signal mixing circuit 52.

【0007】フィールド内内挿回路44においては、動
領域について、現フィールドのデータから2次元内挿が
行われる。フィールド内内挿後の信号は、Y信号とC信
号とにより系を別にして処理される。Y信号は周波数変
換部45において、サンプリング周波数を32.4MH
zから48.6MHzに変換され、Y信号の混合回路5
1において、動き信号154をもとにフィールド間内挿
されたY静止画信号151と適応的に合成される。C信
号は時間伸長回路49において、4倍に時間伸長された
後、さらにフィールド内内挿回路50において、現フィ
ールドのデータからの内挿が行われ、C信号の混合回路
52に入力されて、動き信号153をもとに、フィール
ド間内挿されたC静止画信号152と適応的に合成され
る。
In the field interpolation circuit 44, two-dimensional interpolation is performed on the moving area from the data of the current field. The signal after the field interpolation is processed by the Y signal and the C signal in different systems. The Y signal has a sampling frequency of 32.4 MHz in the frequency conversion unit 45.
Converted from z to 48.6 MHz, Y signal mixing circuit 5
1 is adaptively combined with the Y still image signal 151 interpolated between fields based on the motion signal 154. The C signal is time-expanded four times in the time expansion circuit 49, and further, in the field interpolation circuit 50, interpolation is performed from the data of the current field, and is input to the C signal mixing circuit 52. Based on the motion signal 153, it is adaptively combined with the C still image signal 152 inter-field interpolated.

【0008】静止領域と動領域とが合成されたC信号
は、TC1デコード回路53においてデコードされ、1
6.2MHzから32.4MHzに周波数変換されて、
R−Y信号156およびB−Y信号157として、逆マ
トリクス回路54に入力される。逆マトリクス回路54
においては、Y信号155とR−Y信号156、B−Y
信号157との演算処理を介して、R信号158、G信
号159およびB信号160が生成され、それぞれの信
号についてガンマ補正が行われる。次に、これらの信号
は時間伸長回路55に入力され、11:12の時間伸長
処理が行われて出力される。
The C signal in which the still area and the moving area are combined is decoded by the TC1 decoding circuit 53, and 1
Frequency conversion from 6.2MHz to 32.4MHz,
The RY signal 156 and the BY signal 157 are input to the inverse matrix circuit 54. Inverse matrix circuit 54
, The Y signal 155, the RY signal 156, and the BY signal
An R signal 158, a G signal 159, and a B signal 160 are generated through arithmetic processing with the signal 157, and gamma correction is performed on each signal. Next, these signals are input to the time expansion circuit 55, subjected to time expansion processing of 11:12, and output.

【0009】なお、図6において、映像デコード回路3
6から出力された信号146は、D/A変換回路37に
おいてアナログ信号147に変換され、低域フィルタ3
8において21MHzの帯域制限を受けて、ハイビジョ
ン信号148として出力される。
In FIG. 6, the video decoding circuit 3
6 is converted into an analog signal 147 in the D / A conversion circuit 37, and the low-pass filter 3
At 8, the band is limited to 21 MHz and is output as a high-definition signal 148.

【0010】[0010]

【発明が解決しようとする課題】上述した従来の高品位
テレビジョン受像機においては、MUSE信号の映像デ
コーダ回路において、音声信号系、同期・制御信号系お
よび映像信号系を、それぞれ別の系で処理しているた
め、映像信号系においては、音声信号および同期・制御
信号の多重されている期間を一定のレベルに置き換えて
処理が行われている。この映像信号の垂直ブランキング
期間は、複雑な映像デコード処理が施されるにもかかわ
らず、出力される信号は一定レベルの信号であり、映像
系の処理が行われていないのと同じである。したがっ
て、垂直ブランキング期間には、最終的に一定レベルに
置き換えれば良く、それ以前までは別の信号に置き換え
ることにより、その信号に映像信号の複雑な処理を施す
ことができる筈である。このように、従来の高品位テレ
ビジョン受像機には、映像信号の垂直ブランキング期間
の有効活用が行われていないという欠点がある。
In the above-mentioned conventional high-definition television receiver, in the video decoder circuit for the MUSE signal, the audio signal system, the synchronization / control signal system and the video signal system are respectively provided in different systems. Since the processing is performed, in the video signal system, the processing is performed by replacing the period in which the audio signal and the synchronization / control signal are multiplexed with a constant level. In the vertical blanking period of this video signal, the output signal is a signal of a constant level, even though complicated video decoding processing is performed, which is the same as when no video processing is performed. .. Therefore, during the vertical blanking period, it may be finally replaced with a certain level, and until then, it should be possible to perform complicated processing of the video signal on that signal by replacing it with another signal. As described above, the conventional high-definition television receiver has a drawback that the vertical blanking period of the video signal is not effectively used.

【0011】[0011]

【課題を解決するための手段】本発明の高品位テレビジ
ョン受像機は、N(正整数)フィールドで一巡するサブ
・サンプルによって帯域を圧縮された高品位テレビジョ
ン信号を受信復調して出力する高品位テレビジョン受像
機において、第1の高品位テレビジョン信号に対応する
第1の映像信号処理系と、第2の高品位テレビジョン信
号に対応する第2の映像信号処理系とを備え、前記第1
の映像信号処理系における垂直ブランキング期間内に、
前記第2の高品位テレビジョン信号に対応する第2の映
像信号を多重することにより、当該第2の映像信号を前
記第1の映像信号処理系において復調することを特徴と
している。
The high-definition television receiver of the present invention receives and demodulates and outputs a high-definition television signal whose band is compressed by sub-samples that make a round in N (positive integer) fields. A high-definition television receiver is provided with a first video signal processing system corresponding to a first high-definition television signal and a second video signal processing system corresponding to a second high-definition television signal, The first
Within the vertical blanking period in the video signal processing system of
It is characterized in that the second video signal corresponding to the second high-definition television signal is multiplexed to demodulate the second video signal in the first video signal processing system.

【0012】[0012]

【実施例】次に、本発明について、図面を参照して説明
する。
Next, the present invention will be described with reference to the drawings.

【0013】図1は本発明の第1の実施例を示すブロッ
ク図であり、図1において、入力端子61より入力され
る第1のMUSE信号101に対応する、低域フィルタ
1、A/D変換回路2、音声デコード回路3、同期・制
御信号分離回路4を含む本線系5の動作は、前述の従来
例の場合と同様である。図1において、入力端子62か
ら入力される第2のMUSE信号107は、低域フィル
タ6により帯域制限を受け、A/D変換回路7において
デジタル信号108に変換される。デジタル信号108
は同期・制御信号分離回路9と間引き処理回路8に入力
される。同期・制御信号分離回路9においては、同期・
制御信号分離回路4と同様の回路構成により処理が行わ
れ、第2のMUSE信号107のためのクロック信号1
09および制御信号110が生成され出力される。
FIG. 1 is a block diagram showing a first embodiment of the present invention. In FIG. 1, a low pass filter 1 and an A / D corresponding to a first MUSE signal 101 input from an input terminal 61 in FIG. The operation of the main line system 5 including the conversion circuit 2, the audio decoding circuit 3, and the synchronization / control signal separation circuit 4 is the same as that of the above-mentioned conventional example. In FIG. 1, the second MUSE signal 107 input from the input terminal 62 is band-limited by the low-pass filter 6 and converted into a digital signal 108 in the A / D conversion circuit 7. Digital signal 108
Is input to the synchronization / control signal separation circuit 9 and the thinning processing circuit 8. In the sync / control signal separation circuit 9,
The clock signal 1 for the second MUSE signal 107 is processed by the same circuit configuration as the control signal separation circuit 4.
09 and control signal 110 are generated and output.

【0014】間引き処理回路8においては、ディジタル
信号108をディジタル信号103の垂直ブランキング
期間(最大46ライン)に多重するために、偶数ライン
における間引きが行われ、入力切替回路11において、
ディジタル信号103に対応する制御信号106に基づ
いて多重される。多重処理を施された信号111は、映
像デコード回路12に入力され復調処理を受ける。映像
デコード回路12は、図6に示される従来の回路と同様
であるが、クロック信号および制御信号は、本線系5の
映像信号部分と他線系10の映像信号部分(本線系5の
映像信号の垂直ブランキング期間)との間においては切
替えて使用される。すなわち、本線系5の信号部分にお
いては、第1のMUSE信号の同期・制御信号分離回路
4からの信号105および106が使用され、第2のM
USE信号部分では、他線系の同期・制御信号分離部9
からの信号109および110が切替えて使用される。
In the decimation processing circuit 8, in order to multiplex the digital signal 108 in the vertical blanking period (up to 46 lines) of the digital signal 103, decimation is performed in even lines, and in the input switching circuit 11,
It is multiplexed based on the control signal 106 corresponding to the digital signal 103. The multiplexed signal 111 is input to the video decoding circuit 12 and demodulated. The video decoding circuit 12 is similar to the conventional circuit shown in FIG. 6, except that the clock signal and the control signal are the video signal portion of the main line system 5 and the video signal portion of the other line system 10 (the video signal of the main line system 5). (Vertical blanking period of 1) and is used by switching. That is, in the signal portion of the main line system 5, the signals 105 and 106 from the synchronization / control signal separation circuit 4 for the first MUSE signal are used, and the second MUSE signal is used.
In the USE signal portion, another line synchronization / control signal separation unit 9
The signals 109 and 110 from are switched and used.

【0015】映像デコード回路12において復調された
映像信号112は、出力切替回路13において第1の映
像信号114と第2の映像信号113に分離され、第2
の映像信号113の抜けた第1の映像信号114の垂直
ブランキング期間には、一定レベルの信号が置き換えら
れる。分離された第2の映像信号113は、表示切替回
路14において横方向の画面サイズを調整され、合成回
路15において、復調された第1の映像信号114のP
IP(Picture in Picture)画面に
合成された後、D/A変換回路16においてアナログ信
号115に変換され、低域フィルタ17において21M
Hzの帯域制限を受けて、ハイビジョン信号116とし
て出力される。
The video signal 112 demodulated in the video decoding circuit 12 is separated in the output switching circuit 13 into a first video signal 114 and a second video signal 113, and a second video signal 114 is output.
During the vertical blanking period of the first video signal 114 from which the video signal 113 of FIG. The separated second video signal 113 has its screen size adjusted in the horizontal direction in the display switching circuit 14, and the P of the demodulated first video signal 114 in the synthesizing circuit 15.
After being combined on an IP (Picture in Picture) screen, it is converted into an analog signal 115 in the D / A conversion circuit 16 and 21 M in the low pass filter 17.
It is output as a high-definition signal 116 after being subjected to the band limitation of Hz.

【0016】図2に示されるのは、第1の映像信号11
4の映像信号垂直ブランキング期間に、第2の映像信号
113を多重した場合の信号形式を、画素単位およびラ
イン単位に詳細に記したものである。多重されたのは、
C′映像信号71および72、Y′映像信号73および
74と、次フレームのC′映像信号75およびY′映像
信号76である。第1の映像信号114の垂直ブランキ
ング期間に多重できる信号の量は、横方向にはサンプル
・レート16.2MHzで480サンプル点と第1の映
像信号114と同じであるが、ライン方向には最大46
ライン/フィールドとなるために、第2の映像信号11
3が本来持っている526ライン/フィールドから、偶
数ラインにおける間引き処理が行われる。
FIG. 2 shows the first video signal 11
4 shows in detail the signal format in the case where the second video signal 113 is multiplexed in the video signal vertical blanking period of No. 4 in pixel units and line units. The multiplexed one is
The C ′ video signals 71 and 72, the Y ′ video signals 73 and 74, and the C ′ video signal 75 and the Y ′ video signal 76 of the next frame. The amount of signals that can be multiplexed in the vertical blanking period of the first video signal 114 is the same as that of the first video signal 114 at 480 sample points at a sample rate of 16.2 MHz in the horizontal direction, but in the line direction. Up to 46
The second video signal 11 to be the line / field
From 526 lines / field which 3 originally has, thinning processing is performed on even lines.

【0017】図3は本発明の第2の実施例を示すブロッ
ク図である。
FIG. 3 is a block diagram showing a second embodiment of the present invention.

【0018】前述の第1の実施例では、第2の映像信号
にアナログ信号を入力させていたが、本実施例は、第2
の映像信号として、あらかじめROM23に書込まれて
いるデータを使用するようにした例である。この実施例
においては、ブランキング期間に多重できるデータ量ま
で映像信号を圧縮してROM23に書き込んでおく。図
1の第1の実施例においては、復調された第2の映像信
号は横方向に調整を受けるため、第1の映像信号とのア
スペクト比を同じにするためには、かなりのデータを切
り捨てなければならないが、本実施例においては、復調
された第2の映像信号を一旦RAM27に書き込み、縦
方向に並べ変えて、復調された第1の映像信号119と
合成してハイビジョン信号として出力するために、第1
の実施例に比べてデータの切り捨てを少なくすることが
できる。また、ROM23に対しては、MUSE方式で
圧縮されたデータを記憶させるため、当該ROM23の
容量をハイビジョン信号を記憶させるよりも少なくする
ことができる。
In the above-described first embodiment, the analog signal is input to the second video signal, but in the present embodiment, the analog signal is input to the second video signal.
In this example, the data written in the ROM 23 in advance is used as the video signal. In this embodiment, the video signal is compressed to the data amount that can be multiplexed in the blanking period and written in the ROM 23. In the first embodiment of FIG. 1, since the demodulated second video signal is adjusted in the horizontal direction, a considerable amount of data is truncated in order to make the aspect ratio the same as that of the first video signal. In the present embodiment, the demodulated second video signal is temporarily written in the RAM 27, rearranged in the vertical direction, combined with the demodulated first video signal 119, and output as a high-definition signal. For the first
It is possible to reduce the truncation of data as compared with the embodiment described above. Further, since the ROM 23 stores the data compressed by the MUSE method, the capacity of the ROM 23 can be smaller than that of storing the high-definition signal.

【0019】以下に、第2の実施例について、図3およ
び図4を用いて説明する。図3において、ROM23に
書き込まれているデータが読み出されて入力切替回路2
4に入力され、第1の映像信号119の垂直ブランキン
グ期間に多重される。多重処理を施された信号133
は、映像デコード回路25において処理を受け復調され
る。映像デコード回路25において復調された映像信号
134は、出力切替回路26において第1の映像信号1
36とROM23からの映像信号135に分離され、R
OM23からの映像信号135の抜けた第1の映像信号
136の垂直ブランキング期間には、一定レベルの信号
が置き換えられる。分離されたROM23からの映像信
号135は、一旦RAM27に記憶される。RAM27
からのデータ読みだしはブロックごとに行われ、表示切
替回路28において、第1の映像信号136とアスペク
ト比が同じになるように調整される。この表示切替回路
28より出力される映像信号137は、合成回路29に
おいて、復調された第1の映像信号136のPIP画面
に合成された後、D/A変換回路30においてアナログ
信号138に変換され、低域フィルタ31により21M
Hzの帯域制限を受けて、ハイビジョン信号139とし
て出力される。
The second embodiment will be described below with reference to FIGS. 3 and 4. In FIG. 3, the data written in the ROM 23 is read and the input switching circuit 2
4 and is multiplexed in the vertical blanking period of the first video signal 119. Signal 133 subjected to multiple processing
Are processed and demodulated in the video decoding circuit 25. The video signal 134 demodulated in the video decoding circuit 25 is output to the first video signal 1 in the output switching circuit 26.
36 and video signal 135 from ROM 23
During the vertical blanking period of the first video signal 136, which is the missing video signal 135 from the OM 23, a signal of a certain level is replaced. The separated video signal 135 from the ROM 23 is temporarily stored in the RAM 27. RAM27
The data is read out for each block, and the display switching circuit 28 adjusts the aspect ratio to be the same as that of the first video signal 136. The video signal 137 output from the display switching circuit 28 is combined in the PIP screen of the demodulated first video signal 136 in the combining circuit 29, and then converted into the analog signal 138 in the D / A conversion circuit 30. , 21M by low-pass filter 31
It is output as a high-definition signal 139 after being subjected to the band limitation of Hz.

【0020】図4に示されるのは、多重される映像信号
のROM23に対する記憶形式、読みだし方、映像デコ
ード回路25において復調されたハイビジョン信号のR
AM27に対する書き込み方、および読みだし方を示し
た模式図である。図4に示されるように、第2の実施例
においては、ハイビジョン信号81を縦横方向とも4分
割に間引きした信号82について、ライン方向に3等分
し、横方向に並べ直した信号84をエンコードした信号
85をROMに記憶させておく。このROMからの信号
85を第1の映像信号の垂直ブランキング期間86に多
重し、映像デコード回路に25において復調する。復調
された映像信号87はRAMに書き込まれた後、ブロッ
クごとに読み出され、横方向に並べ直される前の形の信
号88となって、復調された第1の映像信号と合成され
る。
FIG. 4 shows the storage format of the multiplexed video signal in the ROM 23, how to read it, and R of the high-definition signal demodulated in the video decoding circuit 25.
FIG. 6 is a schematic diagram showing how to write to and read from AM27. As shown in FIG. 4, in the second embodiment, a signal 82 obtained by thinning out a high-definition signal 81 into four parts in both vertical and horizontal directions is divided into three equal parts in the line direction, and a signal 84 rearranged in the horizontal direction is encoded. The signal 85 is stored in the ROM. The signal 85 from this ROM is multiplexed in the vertical blanking period 86 of the first video signal and demodulated by the video decoding circuit at 25. The demodulated video signal 87 is written in the RAM and then read out for each block, and becomes a signal 88 in a form before being rearranged in the horizontal direction and is combined with the demodulated first video signal.

【0021】[0021]

【発明の効果】以上説明したように、本発明は、Nフィ
ールドで一巡するサブ・サンプルによって帯域を圧縮さ
れた第1の高品位テレビ信号を受信し復調する高品位テ
レビジョン受像機に適用されて、第1の映像信号処理系
において信号処理の行われない垂直ブランキング期間
に、第2の映像信号を多重し、当該第2の映像信号を、
前記第1の映像信号処理系において復調することによ
り、映像信号の垂直ブランキング期間を有効に活用する
ことができるという効果がある。
As described above, the present invention is applied to a high-definition television receiver for receiving and demodulating a first high-definition television signal whose band is compressed by sub-samples that make a round in N fields. Then, the second video signal is multiplexed in the vertical blanking period in which the signal processing is not performed in the first video signal processing system, and the second video signal is
By demodulating in the first video signal processing system, there is an effect that the vertical blanking period of the video signal can be effectively utilized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を示すブロック図であ
る。
FIG. 1 is a block diagram showing a first embodiment of the present invention.

【図2】第1の実施例における信号形式を示す図であ
る。
FIG. 2 is a diagram showing a signal format in the first embodiment.

【図3】本発明の第2の実施例を示すブロック図であ
る。
FIG. 3 is a block diagram showing a second embodiment of the present invention.

【図4】第2の実施例における信号処理経過を示す模式
図である。
FIG. 4 is a schematic diagram showing the progress of signal processing in the second embodiment.

【図5】従来例のMUSEデコーダにおける信号形式を
示す図である。
FIG. 5 is a diagram showing a signal format in a conventional MUSE decoder.

【図6】従来例のMUSEデコーダを示すブロック図で
ある。
FIG. 6 is a block diagram showing a conventional MUSE decoder.

【図7】従来例のMUSEデコーダにおける映像デコー
ド処理のブロック図である。
FIG. 7 is a block diagram of video decoding processing in a conventional MUSE decoder.

【符号の説明】[Explanation of symbols]

1,6,17,18,31,32,38,41 低域
フィルタ 2,7,19,33 A/D変換回路 3,20,34 音声デコード回路 4,9,21,35 同期・制御信号分離回路 5,22 本線系 8 間引き処理回路 10 他線系 11,24 入力切替回路 12,25,36 映像デコード回路 13,26 出力切替回路 14,28 表示切替回路 15,29 合成回路 16,30,37 D/A変換回路 23 ROM 27 RAM 39 ノンリニア・ディエンファシス回路 40 フレーム間内挿回路 42 周波数変換回路 43,48 フィールド間内挿回路 44,50 フィールド内内挿回路 46 動き検出回路 47,49,55 時間伸長回路 51,52 混合回路 53 TCIデコード回路 54 逆マトリクス回路
1,6,17,18,31,32,38,41 Low-pass filter 2,7,19,33 A / D conversion circuit 3,20,34 Audio decoding circuit 4,9,21,35 Synchronization / control signal separation Circuit 5,22 Main line system 8 Decimation processing circuit 10 Other line system 11,24 Input switching circuit 12,25,36 Video decoding circuit 13,26 Output switching circuit 14,28 Display switching circuit 15,29 Synthesis circuit 16,30,37 D / A conversion circuit 23 ROM 27 RAM 39 Non-linear de-emphasis circuit 40 Interframe interpolation circuit 42 Frequency conversion circuit 43, 48 Interfield interpolation circuit 44, 50 Field interpolation circuit 46 Motion detection circuit 47, 49, 55 Time expansion circuit 51,52 Mixed circuit 53 TCI decoding circuit 54 Inverse matrix circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 N(正整数)フィールドで一巡するサブ
・サンプルによって帯域を圧縮された高品位テレビジョ
ン信号を受信復調して出力する高品位テレビジョン受像
機において、 第1の高品位テレビジョン信号に対応する第1の映像信
号処理系と、第2の高品位テレビジョン信号に対応する
第2の映像信号処理系とを備え、前記第1の映像信号処
理系における垂直ブランキング期間内に、前記第2の高
品位テレビジョン信号に対応する第2の映像信号を多重
することにより、当該第2の映像信号を前記第1の映像
信号処理系において復調することを特徴とする高品位テ
レビジョン受像機。
1. A high-definition television receiver for receiving and demodulating and outputting a high-definition television signal, the band of which is compressed by sub-samples that make a round in N (positive integer) fields, in a first high-definition television. A first video signal processing system corresponding to the signal, and a second video signal processing system corresponding to the second high-definition television signal, and within a vertical blanking period in the first video signal processing system. A high-definition television, wherein the second video signal is demodulated in the first video signal processing system by multiplexing a second video signal corresponding to the second high-definition television signal. John receiver.
JP4143881A 1992-06-04 1992-06-04 High definition television receiver Withdrawn JPH05336498A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4143881A JPH05336498A (en) 1992-06-04 1992-06-04 High definition television receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4143881A JPH05336498A (en) 1992-06-04 1992-06-04 High definition television receiver

Publications (1)

Publication Number Publication Date
JPH05336498A true JPH05336498A (en) 1993-12-17

Family

ID=15349195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4143881A Withdrawn JPH05336498A (en) 1992-06-04 1992-06-04 High definition television receiver

Country Status (1)

Country Link
JP (1) JPH05336498A (en)

Similar Documents

Publication Publication Date Title
US6144412A (en) Method and circuit for signal processing of format conversion of picture signal
JPH0372796A (en) Television signal processing unit
KR100204441B1 (en) The television receiver.
JP2708848B2 (en) Television converter
JPH05336498A (en) High definition television receiver
JP3017240U (en) Television signal processor
JP2820479B2 (en) High-definition / standard television shared receiver
JP2557466B2 (en) Low-frequency replacement circuit for MUSE decoder
JP2765999B2 (en) Television receiver
JP2660094B2 (en) Television signal processing apparatus and method
JP2517650B2 (en) Band-compressed television signal receiver
JPS61261982A (en) High definition television receiver
JPH02285897A (en) Television system converter
JP3450845B2 (en) Broadband color image signal transmitting device and receiving device
JPH07255041A (en) Method and device for television signal processing
JPH07222147A (en) Interpolation processing circuit for sub-sampled video signal
JPH0385976A (en) Television system converter
JPS6251390A (en) Signal processing circuit for high-definition television receiver
JPH02291791A (en) Television system converter
JPH04352588A (en) High definition television receiver
JPH02285898A (en) Television system converter
EP0762748A2 (en) Low-memory line interpolation for a PAL-plus television receiver
JPH06269023A (en) Video signal processor
JPH0324881A (en) Video signal processor
JPH0246071A (en) Television receiver

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990831