JPH05335888A - デジタルフィルタ装置とそれを用いたサンプリング周波数変換装置およびｍｕｓｅデコーダ - Google Patents

Abstract

(57)【要約】 【目的】 同一のサンプリング周波数ｆ_i のｎ系列の信
号を並列状に処理して、処理後のｎ系列の信号を並列状
に出力するための信号処理系路内のデジタルフィルタ装
置として、構成要素の数を減少させる。またデジタルフ
ィルタを用いたサンプリング周波数変換装置、さらには
ＭＵＳＥデコーダで構成要素の数を減少させる。 【構成】 ｎ系列の入力信号を順次切替えて単一のＦＩ
Ｒフィルタに与え、ＦＩＲフィルタを時分割で使用する
ことによって複数の系列に単一のＦＩＲフィルタを共用
させる。またそれを用いたサンプリング周波数変換装
置。さらにＭＵＳＥデコーダにおいて静止画処理系、動
画処理系に単一のサンプリング周波数変換装置を共用さ
せて時分割使用する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、同じサンプリング周
波数の複数の信号を処理するための複数の信号処理系路
を有するデジタル信号処理装置に用いられるデジタルフ
ィルタ装置に関するものであり、さらにそのデジタルフ
ィルタを用いた装置、すなわち複数の信号のそれぞれを
入力側とは異なるが互いに同じサンプリング周波数に変
換するためのサンプリング周波数変換装置と、ハイビジ
ョン放送等に適用される帯域圧縮技術であるＭＵＳＥ
（Multiple Sub-Nyquist Sampling-Encoding）方式でエ
ンコードされた信号に対するデコーダ（以下ＭＵＳＥデ
コーダと記す）に関するものである。

【０００２】

【従来の技術】最近、ハイビジョン放送の実験放送が開
始され、将来の本放送へ向けて機器の開発、改良が強く
押し進められている。ハイビジョン放送では情報量が現
行のＮＴＳＣ方式のテレビジョン放送と比較して５倍以
上と著しく多いため、その信号の帯域幅が広く、そのた
めそのままの帯域幅の信号を１チャンネルの衛星放送の
電波で伝送することは困難である。そこで信号を所定の
方式にしたがって間引きサンプリング（サブサンプリン
グ）して圧縮伝送する技術、すなわちＭＵＳＥ方式が開
発された。

【０００３】このようなＭＵＳＥ方式により圧縮された
信号を受信するための受信機側においては、受信した信
号をもとの形式の信号に戻すための装置、すなわちＭＵ
ＳＥデコーダが必要となる。このＭＵＳＥデコーダで
は、データ間の内挿やサンプリング周波数の変換によっ
て、間引きしたデータを補完する必要がある。また同じ
映像信号でも、静止画領域の信号と動画領域の信号とで
はエンコーダ側での間引きの方式が異なるため、ＭＵＳ
Ｅデコーダでも映像信号を一旦静止画領域の信号処理系
と動画領域の信号処理系とに振り分けて、それぞれの系
統で個別にデータ内挿やサンプリング周波数変換等を行
なっている。このようなＭＵＳＥデコーダに関しては、
「日経エレクトロニクス」１９８７年１１月２日号（N
o．４３３）のｐ１８９〜ｐ２１２、あるいは「テレビ
技術」１９８９年８月号のｐ６５〜ｐ７３、さらには
「ＭＵＳＥ−ハイビジョン伝送方法」（二宮佑一著、平
成２年１２月１日 社団法人電子情報通信学会発行）な
どに記載されているが、そのＭＵＳＥデコーダの原理的
な構成を、映像信号の処理系の部分について図１１に示
す。なお映像信号にはＹ信号（輝度信号）とＣ信号（色
信号）とがあるが、ここでは主としてＹ信号についての
処理系を示し、特に以下の説明でも特に断わらない限り
は、Ｙ信号についてのみ説明する。

【０００４】図１１において、受信されたアナログ信号
から、Ａ／Ｄコンバータ１によりＭＵＳＥ信号としてサ
ンプリング周波数16.2MHz のデータ信号が取出され、こ
のＭＵＳＥ信号がＭＵＳＥデコーダ２に与えられる。こ
のＭＵＳＥデコーダ２においては、ＭＵＳＥ信号は静止
画領域信号処理系３および動画領域信号処理系４に同時
に与えられる。静止画領域信号処理系３は、フレーム間
内挿手段５とサンプリング周波数変換装置６と、フィー
ルド間内挿手段７とによって構成され、動画領域信号処
理系４はフィールド内内挿手段８と、サンプリング周波
数変換装置９とによって構成されている。ここで、静止
画領域信号処理系３のフレーム間内挿手段５において
は、異なるフレームの１つのフィールドと他のフレーム
の１つのフィールドとの間で信号が内挿されるため、結
果的に信号周波数は16.2MHz からその２倍の32.4MHz と
なり、その32.4MHz の信号がサンプリング周波数変換装
置６において48.6MHz に変換され、さらにフィールド間
内挿手段７においてフィールド間内挿が行なわれ、最終
的に得られた静止画処理信号が静止画−動画ミックス手
段１０に入力される。一方、動画領域信号処理系４のフ
ィールド内内挿手段８においては、同じフィールド内に
おいてサンプリング周波数16.2MHz の各データの中間に
周囲のデータからの補間によってデータが創出され、結
果的に32.4MHzの信号となり、さらにその32.4MHz の信
号がサンプリング周波数変換装置９において 48.6MHz
に変換され、この48.6MHz の動画処理信号が静止画−動
画ミックス手段１０に入力される。この静止画−動画ミ
ックス手段１０において静止画処理信号と動画処理信号
とが図示しない動き検出手段からの信号により制御され
つつミックスされ、全体画像の信号が形成される。

【０００５】以上のところにおいて、静止画領域信号処
理系３におけるサンプリング周波数変換装置６および動
画領域信号処理系４におけるサンプリング周波数変換装
置９は、一般にＦＩＲフィルタからなるデジタルフィル
タによって構成することができる。この点についてさら
に具体的に説明する。

【０００６】一般にＦＩＲフィルタは図１２に原理的に
示すように、シフトレジスタ等の遅延要素Ｄ₁ ，Ｄ₂ ，
……，Ｄ_n と、係数乗算手段Ｍ₀ ，Ｍ₁ ，……，Ｍ
_n と、加算手段Ａとによって構成され、また図１２の構
成に対する転置形として図１３に示すような構成のもの
もある。これらの図１２もしくは図１３に示すＦＩＲフ
ィルタをＭＵＳＥデコーダのサンプリング周波数変換装
置６，９として使用するにあたっては、入力信号の周波
数（32.4MHz ）と出力信号の周波数（48.6MHz ）の最小
公倍数である97.2MHz でＦＩＲフィルタを動作させ、か
つ係数乗算手段Ｍ₀，Ｍ₁ ，……，Ｍ_n において乗算す
る各係数を適切に設定することにより、加算手段Ａ（ま
たはＡ₁ 〜Ａ_n ）による加算出力として、サンプリング
周波数を48.6MHz に変換した信号を取出すことができ
る。

【０００７】但し、前述のようなＭＵＳＥデコーダにお
いては、周波数変換装置の入力周波数（32.4MHz ）と出
力周波数（48.6MHz ）との間に、２：３という特殊な整
数比の関係があるところから、周波数変換装置にＦＩＲ
フィルタを用いる場合に、信号を並列処理することによ
りフィルタ内の動作速度を遅くして低コスト化を図るこ
とができる。すなわち、前述のように入力周波数と出力
周波数の最小公倍数である97.2MHz で動作するフィルタ
に対する実際の入力周波数は１／３の32.4MHzであるか
ら、入力信号の各データのうち３つに２つのデータは０
であり、また出力周波数はフィルタ動作周波数の１／２
の48.6MHz であるから、２回に１回は計算しなくても良
いことになる。そこでＭＵＳＥデコーダ内のサンプリン
グ周波数変換装置としては一般に図１４に原理的に示す
ような装置を用いることができる。

【０００８】図１４において、ＦＩＲフィルタは、並列
状の３系統のフィルタ系列Ｆ₁ ，Ｆ₂ ，Ｆ₃ によって構
成される。そして32.4MHz のデータ信号は、直列／並列
変換手段１１によって16.2MHz の並列２系統の信号に変
換され、その16.2MHz の並列信号は、16.2MHz で動作す
る前述の３系統のフィルタ系列Ｆ₁ ，Ｆ₂ ，Ｆ₃ に与え
られて並列処理され、その３系統のフィルタ系列Ｆ₁ ，
Ｆ₂ ，Ｆ₃ の出力が、マルチプレクサなどからなる切替
手段Ｓa によって順次選択されて、48.6MHz の信号とし
て出力される。

【０００９】この図１４に示す原理的なＭＵＳＥデコー
ダのサンプリング周波数変換装置をより具体化した例と
して、図１５に示すような構成が考えられる。

【００１０】図１５において、直列／並列変換手段１１
は、32.4MHz で動作するシフトレジスタ１１ａと、16.2
MHz で動作するシフトレジスタ１１ｂ，１１ｃとによっ
て構成されている。そして16.2MHz で動作する３系統の
フィルタ系列Ｆ₁ ，Ｆ₂ ，Ｆ₃ は、遅延要素の部分を共
通して乗算手段および加算手段の部分で３系統に分けら
れている。すなわち遅延要素Ｄ₁ ，Ｄ₂ ，Ｄ₃ ，Ｄ₄ の
各両端の信号がそれぞれ所定の間隔で３群の乗算手段Ｍ
₁₁，Ｍ₁₂，Ｍ₁₃，Ｍ₁₄，Ｍ₁₅；Ｍ₂₁，Ｍ₂₂，Ｍ₂₃，
Ｍ₂₄；Ｍ₃₁，Ｍ₃₂，Ｍ₃₃，Ｍ₃₄に与えられて係数が乗算
され、乗算手段Ｍ₁₁〜Ｍ₁₅の出力が第１の加算手段Ａ₁
によって加算され、乗算手段Ｍ₂₁〜Ｍ₂₄の出力が第２の
加算手段Ａ₂ によって加算され、さらに乗算手段Ｍ₃₁〜
Ｍ₃₄の出力が第３の加算手段Ａ₃ によって加算される。
そしてこれらの各加算手段Ａ₁ ，Ａ₂，Ａ₃ の出力が48.
6MHz で切替動作する切替手段Ｓa によって順次選択さ
れ、48.6MHz の信号として出力される。

【００１１】

【発明が解決しようとする課題】前述のようにＭＵＳＥ
デコーダにおいては、静止画領域信号処理系と動画領域
信号処理系の両者にサンプリング周波数変換装置が設け
られており、このサンプリング周波数変換装置にはデジ
タルフィルタを用いることができる。この場合、最も具
体化した例として図１５に示すようなデジタルフィルタ
を用いたサンプリング周波数変換装置が、静止画領域信
号処理系と動画領域信号処理系との両者にそれぞれ設け
られることになる。ところがデジタルフィルタを用いた
サンプリング周波数変換装置は、図１５から理解できる
ように、多数の遅延要素と多数の乗算手段、そしていく
つかの加算手段を必要とし、そのため２系統もサンプリ
ング周波数変換装置を設けておけば、高コストとならざ
るを得ないのが実情である。

【００１２】この発明は以上の事情を背景としてなされ
たもので、ＭＵＳＥデコーダの如く、同じサンプリング
周波数の複数の信号を処理するための複数の信号処理系
路を有するデジタル信号処理装置において、各信号処理
系でデジタルフィルタを通す必要がある場合に、構成要
素の数を従来よりも格段に少なくして低コスト化を図り
得るようにしたデジタルフィルタ装置を提供すると同時
に、それを用いたサンプリング周波数変換装置およびＭ
ＵＳＥデコーダを提供することを目的とするものであ
る。

【００１３】

【課題を解決するための手段】前述のような課題を解決
するため、この出願の各発明では次のような構成を適用
している。

【００１４】すなわち請求項１の発明は、この出願にお
けるデジタルフィルタ装置の基本的な構成を開示したも
ので、その特徴は、同一のサンプリング周波数ｆ_i を有
する異なるｎ系列（但しｎは２以上の整数）の信号を並
列状に処理して、処理後のｎ系列の信号を並列状に出力
するための信号処理系路内のデジタルフィルタ装置にお
いて、前記ｎ系列の入力信号が与えられる第１切替手段
と、入力信号のサンプリング周波数ｆ_i のｎ倍の周波数
で動作する単一のＦＩＲフィルタと、そのＦＩＲフィル
タの出力側に設けられた第２切替手段とを有し、前記第
１切替手段は、１／ｆ_i ×ｎの周期でｎ系列の入力信号
を順次切替えて前記ＦＩＲフィルタに与えるように構成
され、前記第２切替手段は、ＦＩＲフィルタの出力信号
をｎ個の出力端子にｆ_i ×ｎの周波数で順次切替えて与
えるように構成され、これにより前記ＦＩＲフィルタが
ｎ系列の信号を順次時分割で処理するようにされている
ことにある。

【００１５】また請求項２の発明のデジタルフィルタ装
置は、請求項１の発明のデジタルフィルタ装置を、より
具体化したものであって、前記ＦＩＲフィルタが、遅延
要素群と、係数乗算手段と、加算手段とを有してなり、
前記遅延要素群はその群内において複数の遅延要素ブロ
ックに区分され、かつ各遅延要素ブロックは、遅延時間
Ｔが１／（ｆ_i ×ｎ）のｎ個の単位遅延要素を直列に接
続した構成とされ、かつ前記係数乗算手段による係数乗
算および前記加算手段による加算が、各遅延要素ブロッ
クごとにその両端での信号についてなされるように構成
されている。

【００１６】さらに請求項３の発明は、デジタルフィル
タを用いたサンプリング周波数変換装置についてのもの
であって、その特徴は、同一のサンプリング周波数ｆ_i
を有する異なるｎ系列（但しｎは２以上の整数）の信号
が並列状に与えられ、そのｎ系列の信号を、それぞれ入
力側サンプリング周波数ｆ_i とは異なるサンプリング周
波数ｆ_o （但しｆ_i ：ｆ_o の比がｐ：ｑの整数比であり
しかもｐ，ｑはそれぞれ互いに素とする）の信号に変換
して、そのｎ系列の信号を並列状に出力するためのサン
プリング周波数変換装置において、前記ｎ系列の入力信
号が与えられる第１切替手段と、入力側サンプリング周
波数ｆ_i と出力側サンプリング周波数ｆ_o との最小公倍
数の周波数ｆ_io（＝ｆ_i ×ｑ＝ｆ_o ×ｐ）のｎ倍の周波
数ｆ_io×ｎで動作する単一のＦＩＲフィルタと、そのＦ
ＩＲフィルタの出力側に設けられた第２切替手段とを有
し、前記第１切替手段は、ｆ_i ×ｎの周波数でｎ系列の
入力信号を順次切替えて前記ＦＩＲフィルタに与えるよ
うに構成され、前記第２切替手段は、ＦＩＲフィルタの
出力信号をｎ個の出力端子にｆ_o ×ｎの周波数で順次切
替えて与えるように構成されており、これにより前記Ｆ
ＩＲフィルタがｎ系列の信号を順次時分割で処理するよ
うにされていることにある。

【００１７】また請求項４のサンプリング周波数変換装
置は、請求項３の発明のサンプリング周波数変換装置
を、より具体化したものであって、前記ＦＩＲフィルタ
が、遅延要素群と、係数乗算手段と、加算手段とを有し
てなり、前記遅延要素群はその群内において複数の遅延
要素ブロックに区分され、かつ各遅延要素ブロックは、
遅延時間Ｔが１／（ｆ_io×ｎ）のｎ個の単位遅延要素を
直列に接続した構成とされ、かつ前記係数乗算手段によ
る係数乗算および前記加算手段による加算が、各遅延要
素ブロックごとにその両端での信号についてなされるよ
うに構成されている。

【００１８】さらに請求項５の発明のサンプリング周波
数変換装置は、請求項３の発明のサンプリング周波数変
換装置の構成の簡素化を図ったもので、その特徴は、同
一のサンプリング周波数ｆ_i を有する異なるｎ系列（但
しｎは２以上の整数）の直列信号が並列状に与えられ、
そのｎ系列の信号を、それぞれ入力側サンプリング周波
数ｆ_i とは異なるサンプリング周波数ｆ_o （但しｆ_i ：
ｆ_o の比がｐ：ｑの整数比でありしかもｐ，ｑはそれぞ
れ互いに素でかつｐ≧２とする）の信号に変換して、そ
のｎ系列の信号を並列状に出力するためのサンプリング
周波数変換装置において、前記ｎ系列の入力信号をそれ
ぞれｐ個の並列信号に変換するための直列／並列変換手
段と、その直列／並列変換手段からの信号を、前記ｎ系
列の各系列ごとに順次切替える第１切替手段と、第１切
替手段の出力が与えられるＦＩＲフィルタと、それぞれ
ＦＩＲフィルタの出力を１時的に保持するｎ個の保持手
段と、各保持手段の出力を切替える第２切替手段とを有
し、前記第１切替手段は、ｆ_i ×ｎ／ｐの周波数で切替
動作して、前記ｎ系列の各系列ごとにｐ個の並列信号を
前記ＦＩＲフィルタに与えるように構成され、またその
ＦＩＲフィルタは並列なｑ系列のフィルタ系列からな
り、各フィルタ系列はそれぞれｆ_i ×ｎ／ｐの周波数で
動作するように構成され、また前記各保持手段は、各フ
ィルタ系列の出力信号をそれぞれ位相がｑ／（ｆ_o ×
ｎ）ずつずれた周波数ｆ_o ／ｑのクロックで保持する構
成とされ、さらに前記第２切替手段は、各保持手段の出
力を、ｆ_oの周波数で順次切替えてｎ個の出力端子にそ
れぞれサンプリング周波数ｆ_o の信号を出力するように
構成されており、これによりｎ系列の信号を順次時分割
で周波数変換するようにされていることにある。

【００１９】また請求項６の発明は、デジタルフィルタ
からなるサンプリング周波数変換装置を備えたＭＵＳＥ
デコーダについてのものであり、Ａ／Ｄ変換されたＭＵ
ＳＥ信号の画像信号を処理するためのＭＵＳＥデコーダ
であって、静止画領域信号処理系では、フレーム間内挿
を行なった後サンプリング周波数変換を行ないさらにフ
ィールド内内挿を行ない、一方動画領域信号系ではフィ
ールド内内挿を行なった後サンプリング周波数変換を行
なうように構成され、さらに前記静止画領域信号処理系
からの信号と動画領域信号処理系からの信号とを混合す
るようにしたＭＵＳＥデコーダにおいて、前記静止画領
域信号処理系のサンプリング周波数変換手段と動画領域
信号処理系のサンプリング周波数変換手段として、共通
のサンプリング周波数変換装置が用いられており、この
サンプリング周波数変換装置は、静止画領域信号処理系
内においてフレーム間内挿を行なった後のサンプリング
周波数ｆ_i の静止画中間処理信号と動画領域信号処理系
内においてフィールド内内挿を行なった後のサンプリン
グ周波数ｆ_i の動画中間処理信号とが与えられる第１切
替手段と、変換前のサンプリング周波数ｆ_i と周波数変
換後のサンプリング周波数ｆ_o との最小公倍数の周波数
ｆ_ioの２倍の周波数で動作するＦＩＲフィルタからなる
単一のデジタルフィルタと、そのデジタルフィルタの出
力側に設けられた第２切替手段とからなり、かつ前記第
１切替手段は、ｆ_i ×２の周波数で静止画中間処理信号
と動画中間処理信号とを交互に切替えて前記デジタルフ
ィルタに与えるように構成され、前記第２切替手段は、
デジタルフィルタの出力信号をｆ_o ×２の周波数で静止
画処理出力端子および動画処理出力端子に交互に切替え
て与えるように構成されており、これにより静止画中間
処理信号と動画中間処理信号とを交互に時分割で周波数
変換するようにされていることにある。

【００２０】さらに請求項７の発明も同じくデジタルフ
ィルタからなるサンプリング周波数変換装置を備えたＭ
ＵＳＥデコーダについてのものであり、その特徴は、Ａ
／Ｄ変換されたＭＵＳＥ信号の画像信号を処理するため
のＭＵＳＥデコーダであって、静止画領域信号処理系で
は、フレーム間内挿を行なった後サンプリング周波数を
３／２倍の周波数に変換するサンプリング周波数変換を
行ないさらにフィールド内内挿を行ない、一方動画領域
信号処理系ではフィールド内内挿を行なった後サンプリ
ング周波数を３／２倍の周波数に変換するサンプリング
周波数変換を行なうように構成され、かつ前記静止画領
域信号処理系からの信号と動画領域信号処理系からの信
号とを混合するようにしたＭＵＳＥデコーダにおいて、
前記静止画領域信号処理系のサンプリング周波数変換手
段と動画領域信号処理系のサンプリング周波数変換手段
として、共通のサンプリング周波数変換装置が用いられ
ており、このサンプリング周波数変換装置は、静止画領
域信号処理系内においてフレーム間内挿を行なった後の
サンプリング周波数ｆ_i の静止画中間処理信号と動画領
域信号処理系内においてフィールド内内挿を行なった後
のサンプリング周波数ｆ_i の動画領域中間処理信号とを
それぞれ周波数ｆ_i ／２の並列信号に変換するための２
つの直列／並列変換手段と、その直列／並列変換の出力
信号を切替える第１切替手段と、第１切替手段の出力が
与えられるＦＩＲフィルタと、それぞれＦＩＲフィルタ
の出力を１時的に保持する２つの保持手段と、各保持手
段の出力を切替える第２の切替手段とを有し、前記第１
切替手段は、ｆ_i の周波数で切替動作して、静止画中間
処理信号に対応する２個の並列信号と動画中間処理信号
に対応する２個の並列信号とを交互に切替えてＦＩＲフ
ィルタに与えるように構成され、またそのＦＩＲフィル
タは並列な３系統のフィルタ系列からなり、各フィルタ
系列はそれぞれ周波数ｆ_i で動作するように構成され、
また前記各保持手段は、各フィルタ系列の出力信号をそ
れぞれ位相が４／ｆ_i だけずれた周波数ｆ_i ／２のクロ
ックで保持する構成とされ、さらに前記第２切替手段
は、各保持手段の出力を、ｆ_i ×３／２の周波数で順次
切替えて、２個の出力端子にサンプリング周波数３ｆ_i
／２（＝ｆ_o ）の信号を出力するように構成されている
ことことにある。

【００２１】さらに請求項８の発明のＭＵＳＥデコーダ
は、請求項７のＭＵＳＥデコーダにおけるサンプリング
周波数変換装置のデジタルフィルタ群の構成を具体化し
たものであって、その特徴は、前記ＦＩＲフィルタが、
遅延時間Ｔを１／ｆ_i に設定した２つの直列な単位遅延
要素からなる遅延要素対を複数組備えた遅延要素群と、
係数乗算手段と、加算手段とを備えた構成とされ、前記
３系統のＦＩＲフィルタ系列の各系列は、それぞれの系
列が前記遅延要素群を共用し、かつ係数乗算手段および
加算手段において３系列に分離した構成とされているこ
とにある。

【００２２】

【作用】請求項１の発明のデジタルフィルタ装置におい
ては、同一のサンプリング周波数ｆ_i を有する複数系列
（ｎ系列）の信号をそれぞれ各信号系列についてフィル
タを通す必要がある場合のデジタルフィルタとして、単
一かつ共通のＦＩＲフィルタが用いられている。このＦ
ＩＲフィルタは入力周波数ｆ_i のｎ倍の周波数で動作
し、かつこのＦＩＲフィルタにはｆ_i ×ｎの周波数でｎ
系列の入力信号（周波数ｆ_i ）が順次切替えて与えら
れ、かつフィルタの出力もｆ_i ×ｎの周波数で順次切替
えられてｎ個の各出力端子にそれぞれフィルタ通過後の
信号として取出されるところから、ＦＩＲフィルタはｎ
系列のデジタル信号について時分割使用されることにな
る。すなわち、ＦＩＲフィルタは、期間１／（ｆ_i ×
ｎ）ごとに順次異なる系列の信号を処理することにな
る。

【００２３】このように請求項１の発明のデジタルフィ
ルタ装置では、異なるｎ個の系列のデジタル信号につい
て、単一のＦＩＲフィルタが共用されることになるた
め、各系列ごとに個別にフィルタを設けていた場合と比
較して構成要素の数を減少してコスト低減を図ることが
できる。

【００２４】また請求項２の発明のデジタルフィルタ装
置は、請求項１の発明のデジタルフィルタ装置を具体化
したものであるが、この場合のＦＩＲフィルタは、遅延
時間Ｔが１／ｆ_i ×ｎのｎ個の単位遅延要素を直列に接
続してなる各遅延要素ブロックごとに、その両端での信
号について係数乗算および加算がなされるようになって
いる。ここでＦＩＲフィルタには、第１切替手段から順
次１／ｆ_i ×ｎの周期で異なる系列のデータが入力され
るが、ＦＩＲフィルタ自身はｎ×ｆ_i の周波数で動作す
るから、ＦＩＲフィルタに次々に異なる系列のデータが
入力されるたびごとにデータが隣の単位遅延要素にシフ
トされて行き、そのためｎ個の単位遅延要素からなる遅
延要素ブロックの両端には、あるタイミングでは同時に
同じある系列のデータについての信号があらわれ、かつ
その両端の信号が順次１／（ｆ_i×ｎ）の周期で次の系
列のデータに置き換えられて行くことになる。したがっ
て係数乗算、加算もあるタイミングでは同時に同じ系列
のデータについてなされ、かつ順次１／（ｆ_i ×ｎ）の
周期で次の系列のデータについて係数乗算、加算を行な
うことになるから、その出力をｆ_i ×ｎの周波数（１／
（ｆ_i ×ｎ）の周期）で切替えて取出すことにより、各
系列間で互いに影響することなくフィルタ通過後の各系
列ごとの信号が出力されることになる。

【００２５】このように請求項２の発明のデジタルフィ
ルタ装置では、ＦＩＲフィルタを構成する要素のうち、
具体的に係数乗算手段と加算手段とが各系列について共
用されるため、その分これらの構成要素の数を従来の１
／ｎに減少することができる。

【００２６】さらにデジタルフィルタは、サンプリング
周波数変換装置として使用できるところから、請求項３
の発明では、デジタルフィルタを用いた、同一のサンプ
リング周波数ｆ_i を有する複数系列（ｎ系列）のデータ
信号のサンプリング周波数をそれぞれｆ_i からｆ_o に変
換して、各系列ごとにサンプリング周波数ｆ_o のデータ
信号を出力するための装置として、各系列に対して単一
のデジタルフィルタ（ＦＩＲフィルタ）を時分割使用す
るサンプリング周波数変換装置を規定している。但し、
この場合は変換前のサンプリング周波数ｆ_i と変換後の
サンプリング周波数ｆ_o とが所定のｐ：ｑの整数比（但
しｐ，ｑは互いに素）である必要がある。

【００２７】そして請求項３の発明のサンプリング周波
数変換装置では、先ずそれぞれサンプリング周波数ｆ_i
のｎ系列の各信号は第１切替手段によってｆ_i ×ｎの周
波数で順次切替えられて単一のＦＩＲフィルタに与えら
れ、このＦＩＲフィルタはｆ _i とｆ_o との最小公倍数の
周波数ｆ_io（すなわちｆ_i ×ｑに等しくかつｆ_o ×ｐに
等しい）のｎ倍の周波数ｆ_io×ｎ（＝ｆ_i ×ｑ×ｎ＝ｆ
_o ×ｐ×ｎ）で動作し、そのＦＩＲフィルタの出力が第
２切替手段によってｆ_o ×ｎの周波数で順次切替えられ
てｎ個の出力端子に与えられ、各出力端子からそれぞれ
サンプリング周波数ｆ_o の信号として出力される。すな
わち、ｎ個の各系列のデータ信号について、単一のＦＩ
Ｒフィルタを時分割使用して、互いに影響を及ぼすこと
なくサンプリング周波数をｆ_i からｆ_o に変換し、各系
列ごとにサンプリング周波数ｆ_oのデータ信号を得るこ
とができる。

【００２８】また請求項４の発明のサンプリング周波数
変換装置は、デジタルフィルタ部分について基本的には
請求項２の発明と同様な構成を適用することによって、
具体化を図っている。すなわち請求項４の発明のサンプ
リング周波数変換装置では、ＦＩＲフィルタは、遅延時
間Ｔが１／（ｆ_io×ｎ）のｎ個の単位遅延要素を直列に
接続してなる各遅延要素ブロックごとに、その両端での
信号について係数乗算および加算がなされるようになっ
ている。

【００２９】一方、請求項５の発明のサンプリング周波
数変換装置では、単にＦＩＲフィルタを複数の系列につ
いて時分割使用するだけでなく、変換前のサンプリング
周波数ｆ_i と変換後のサンプリング周波数ｆ_o とが所定
の整数比（但しｐ，ｑは互いに素でかつｐ≧２とする）
であることを有効に利用して、信号を並列処理し、これ
によりさらなるフィルタ構成要素の数の減少と動作速度
の低速化を図っている。

【００３０】すなわち、ｆ_i とｆ_o とがｐ：ｑの整数比
の関係にある場合、請求項３、請求項４の発明のサンプ
リング周波数変換装置では、既に述べたようにＦＩＲフ
ィルタは少なくともｆ_i とｆ_o の最小公倍数の周波数ｆ
_io、すなわちｆ_i ×ｑ（＝ｆ_o ×ｐ）の周波数ｆ_ioに信
号系列の数ｎを乗じた周波数ｆ_io×ｎ（＝ｆ_i ×ｑ×ｎ
＝ｆ_o ×ｐ×ｎ）で動作させることが必要であるが、こ
のようにｆ_i ×ｑ×ｎ（＝ｆ_o ×ｐ×ｎ）の周波数でＦ
ＩＲフィルタを動作させた場合、そのＦＩＲフィルタに
対する入力信号は周波数ｆ_i ×ｎであるから、ＦＩＲフ
ィルタに加わる信号のうち実際に有効なデータを持って
いるのはｑ個に１個であり、ｑ個のうち（ｑ−１）個は
０となっている。一方出力側から見れば、計算すれば良
いのはｐ個に１個だけであり、ｐ個のうち残りの（ｐ−
１）個は計算しなくても良いことになる。そこで請求項
５に規定するように並列処理を行なうように構成するこ
とが可能となっている。

【００３１】すなわち請求項５のサンプリング周波数変
換装置では、先ずサンプリング周波数ｆ_i のｎ系列の各
データ信号は各系統ごとにそれぞれｐ個の並列信号に変
換されて、ｆ_i ／ｐの周波数のｐ個の並列信号となり、
さらにそのｆ_i ／ｐの周波数の各並列信号が、第１切替
手段によって各系列ごとにｆ_i ×ｎ／ｐの周波数で切替
えられて、その第１切替手段からのｆ_i ×ｎ／ｐの周波
数の信号がＦＩＲフィルタのｑ個の系列のフィルタ系列
に与えられる。このときのｆ_i ×ｎ／ｐの周波数は、入
力側サンプリング周波数ｆ_i と出力側サンプリング周波
数ｆ_o との最大公約数の周波数に信号系列の数ｎを乗じ
た周波数に相当する。そしてこのｆ_i ×ｎ／ｐ（＝ｆ_o
×ｎ／ｑ）の周波数の信号が与えられる各フィルタ系列
も、同じｆ_i ×ｎ／ｐの周波数で動作する。各フィルタ
系列から取出されたｆ_o ×ｎ／ｑ（＝ｆ_i ×ｎ／ｐ）の
信号出力は、それぞれ位相がｑ／（ｆ_o ×ｎ）ずつずれ
た周波数ｆ_o ／ｑのクロックで保持された後、第２切替
手段によって１／ｆ_o の周期で順次ｎ個の出力端子に切
替えて出力され、最終的にｎ系列の周波数ｆ_o の信号が
得られる。

【００３２】ここで、各フィルタ系列はｆ_i ×ｎ／ｐの
動作周波数、したがって並列処理しない場合のｆ_i ×ｎ
の動作周波数の１／ｐの周波数で動作すれば良いから、
動作速度の比較的遅い安価な素子を使用することが可能
となるのである。

【００３３】請求項６の発明のＭＵＳＥデコーダは、基
本的には、静止画領域信号処理系内のサンプリング周波
数変換手段と、動画領域信号処理系内のサンプリング周
波数変換手段とを、単一の装置で時分割使用している。
すなわち、静止画領域信号処理系内においてフレーム内
内挿を行なった後のデータ信号（静止画領域中間処理信
号）の周波数ｆ_i は一般に32.4MHz となっており、また
動画領域信号処理系内においてフィールド内内挿を行な
った後の信号（動画領域中間処理信号）も一般にｆ_i ＝
32.4MHz となっているから、両者は同じであり、そして
サンプリング周波数変換手段では、上記のｆ_i ＝32.4MH
z の２つの中間処理信号をいずれもｆ_o＝48.6MHz に変
換すれば良いから、ＭＵＳＥデコーダ内の各系統の周波
数変換手段としても、既に述べたようなデジタルフィル
タを用いた単一の周波数変換装置を適用して、時分割使
用することができる。

【００３４】すなわち請求項６のＭＵＳＥデコーダは、
サンプリング周波数変換装置として、請求項３で規定し
た装置を応用したものであって、ここで、ＭＵＳＥデコ
ーダのサンプリング周波数変換装置では、信号系列の数
は静止画中間処理信号と動画中間処理信号との２系列、
したがって請求項３の装置におけるｎ＝２の場合に相当
する。具体的には、サンプリング周波数変換装置には、
いずれもサンプリング周波数ｆ_i の静止画中間処理信号
と動画中間処理信号とが並列状に与えられ、これらの静
止画中間処理信号と動画中間処理信号とがｆ_i ×２の周
波数で交互に切替えられて単一のＦＩＲフィルタに与え
られる。このＦＩＲフィルタは、変換前の周波数ｆ_i と
変換後の周波数ｆ_o との最小公倍数の周波数ｆ_ioの２倍
の周波数（ｆ_io×２）で動作する。そしてこのデジタル
フィルタの出力は、第２切替手段によってｆ_o ×２の周
波数で交互に静止画処理出力端子および動画処理出力端
子に振り分けられて、それぞれサンプリング周波数ｆ_o
の静止画中間処理信号、動画中間処理信号として出力さ
れる。

【００３５】さらに請求項７の発明のＭＵＳＥデコーダ
は、単に静止画領域信号処理系のサンプリング周波数変
換手段と動画領域信号処理系のサンプリング周波数変換
手段とを同一のサンプリング周波数変換装置で時分割使
用するだけでなく、サンプリング周波数変換装置に与え
られる静止画中間処理信号および動画中間処理信号の周
波数ｆ_i が一般に32.4MHz 、変換後の出力周波数ｆ_o が
48.6MHz であって両者の比ｐ：ｑが特に２：３となって
いることに着目し、各中間処理信号をそれぞれ並列処理
することによって回路内の動作速度を遅くすることを図
ったものである。換言すれば、請求項５のサンプリング
周波数変換装置におけるｎ，ｐ，ｑを、特にｎ＝２、ｐ
＝２、ｑ＝３と設定したサンプリング周波数変換装置を
用いたＭＵＳＥデコーダと言うことができる。

【００３６】具体的には、サンプリング周波数ｆ_i の静
止画中間処理信号と動画中間処理信号は、それぞれ周波
数ｆ_i ／２の並列信号に変換された後、ｆ_i の周波数で
切替えられて、静止画中間処理信号の２個の並列信号
（周波数ｆ_i ／２）と動画中間処理信号の２個の並列信
号（周波数ｆ_i ／２）が交互にＦＩＲフィルタに与えら
れる。このＦＩＲフィルタは、並列状の３系統のフィル
タ系列からなるものであって、それぞれ周波数ｆ_i で動
作し、各フィルタ系列の各出力、すなわち３系統の出力
が２つの保持手段に並列状に与えられて、各保持手段に
おいてそれぞれ４／ｆ_i だけ位相が異なる周波数ｆ_i ／
２のクロックで保持され、さらに各保持手段の３つの出
力が２／３×ｆ_i （＝１／ｆ_o ）の周期で順次切替えら
れて静止画中間処理出力端子および動画中間処理出力端
子に与えられ、結局ｆ_o （＝ｆ_i ×３／２）の静止画中
間処理信号および動画中間処理信号が得られる。

【００３７】また請求項８の発明のＭＵＳＥデコーダ
は、請求項７の発明のＭＵＳＥデコーダをより具体化し
たものであって、請求項７における３系統のフィルタ系
列に関して、同一の遅延要素群を時分割により共用する
ようにしている。すなわち、遅延要素群は、各々遅延時
間Ｔを１／ｆ_i に設定した２つの直列な単位遅延要素か
らなる複数個の遅延要素対からなるものであり、このよ
うに各単位遅延要素を各フィルタ系列について時分割使
用することによって、より一層の構成要素数の削減、ひ
いてはコスト低減を図ることができる。

【００３８】

【実施例】図１にこの発明のデジタルフィルタ装置につ
いて、信号系列の数ｎが２の場合についての原理的な実
施例を示す。

【００３９】図１において、２系統の入力信号線２
１_x ，２１_y にはそれぞれ周波数ｆ_i の入力信号Ｘ，Ｙ
が与えられる。これらの入力信号線２１_x ，２１_y は、
マルチプレクサ等からなる第１切替手段２２に接続され
ており、この第１切替手段２２は、入力信号周波数ｆ_i
の２倍の周波数２×ｆ_i で切替動作して、周波数ｆ_i の
２系統の入力信号Ｘ，Ｙを交互にＦＩＲフィルタ２３に
与えられるようになっている。このＦＩＲフィルタ２３
は、多数のシフトレジスタなどからなる遅延要素群２４
と、乗算器等からなる係数乗算手段２５₁ ，２５₂ ，…
２５_r と、加算器等からなる加算手段２６とによって構
成されている。

【００４０】前記遅延要素群２４は、直列に接続された
複数の遅延要素ブロック２４₁ ，２４₂ …２４_r-1 に区
分され、かつ各遅延要素ブロック２４₁ 〜２４_r-1 は、
それぞれ遅延時間Ｔが１／ｆ_i ×２の２個の単位遅延要
素Ｄ_1i，Ｄ_2i（ｉ＝１〜ｒ−１）を直列に接続した構成
とされている。そして各遅延要素ブロック２４₁ 〜２４
_r-1 の両端からタップＴ₁ 〜Ｔ_r が引出されて、その各
タップＴ₁ 〜Ｔ_r にそれぞれ係数乗算手段２５₁ 〜２５
_r が接続されて、各タップＴ₁ 〜Ｔ_r の位置における信
号に対して係数α₁ 〜α_r が乗算されるようになってい
る。さらにその係数乗算手段２５₁ 〜２５_r の出力側
は、前記加算手段２６に接続され、その加算手段２６の
出力側すなわちＦＩＲフィルタ２３の出力側がデマルチ
プレクサ等からなる第２切替手段２７に接続されてい
る。この第２切替手段２７は、周波数２×ｆ_i で動作し
て、加算手段２６の出力（ＦＩＲフィルタ２３の出力）
を２系統の出力信号線２８_x 、２８_y に交互に振り分け
るように構成されている。

【００４１】以上のような図１の実施例のデジタルフィ
ルタ装置において、周波数ｆ_i の２系列の信号Ｘ，Ｙが
入力信号線２１_x ，２１_y に加えられれば、第１切替手
段２２によってその２系列の信号Ｘ，Ｙが交互に切替え
られて、周波数２×ｆ_i の信号としてＦＩＲフィルタ２
３に入力される。したがってこのＦＩＲフィルタ２３に
は、信号系列Ｘのデータと、信号系列Ｙのデータとが交
互に与えられることになる。このＦＩＲフィルタ２３の
各単位遅延要素Ｄ_1i，Ｄ_2iはいずれも遅延時間Ｔが１／
ｆ_i ×２とされていて、２×ｆ_i の周波数で動作するか
ら、信号系列Ｘおよび信号系列Ｙのデータが入力される
たびごとに各データが隣の単位遅延要素にシフトされて
行く。したがってあるタイミングでは直列な２個の単位
遅延要素Ｄ_1i，Ｄ_2iからなる各遅延要素ブロック２４₁
〜２４_r-1 の両端のタップＴ₁ 〜Ｔ_r には、同じ信号系
列についてのデータがあらわれる。すなわち、あるタイ
ミングでは各タップＴ₁ 〜Ｔ_r にはＸの信号系列につい
てのデータがあらわれ、時間１／Ｔ（すなわち１／ｆ_i
×２）の後の次のタイミングでは各タップＴ₁ 〜Ｔ_r に
Ｙの信号系列についてのデータがあらわれる。そして係
数乗算手段２５₁ 〜２５_r においても、あるタイミング
では信号系列Ｘについてのデータに関して係数乗算がな
されるとともに、その係数乗算結果が加算手段２６によ
って加算されて第２切替手段２７に与えられ、次の１／
ｆ_i ×２後のタイミングでは係数乗算手段２５₁ 〜２５
_r において信号系列Ｙのデータについての係数乗算がな
されるとともに、その係数乗算結果が加算手段２６に加
算されて第２切替手段２７に与えられる。そして第２切
替手段２７においてはｆ_i ×２の周波数でこれらの信号
が交互に切替えられて出力信号線２８_x ，２８_y に出力
され、結局出力信号線２８_x には信号系列Ｘについての
フィルタ通過信号が、また出力信号線２８_y には信号系
列Ｙについてのフィルタ通過信号があらわれることにな
る。

【００４２】図２には、図１に示すデジタルフィルタ装
置におけるＦＩＲフィルタ２３の代りに、転置形のＦＩ
Ｒフィルタ２３′を用いたこの発明のデジタルフィルタ
装置の原理的な構成を示す。この場合は、先に係数乗算
を行なってから遅延させるとともに加算を行なう点が図
１のものとは異なるだけで、本質的な機能は図１の場合
と同じである。

【００４３】図３には、図１に示すデジタルフィルタ装
置を拡張した、任意のｎ系列の信号を処理するためのこ
の発明のデジタルフィルタ装置を示す。この場合、信号
線２１₁ 〜２１_n にそれぞれ周波数ｆ_i の信号Ｓ₁ 〜Ｓ
_n が入力され、第１切替手段２２によって１／（ｆ_i ×
ｎ）の周期で切替えられて順次ＦＩＲフィルタ２３に与
えられる。このＦＩＲフィルタ２３の遅延要素ブロック
２４₁ 〜２４_r-1 はそれぞれ遅延時間Ｔが１／（ｆ_i ×
ｎ）の直列なｎ個の単位遅延要素Ｄ_ij（ｉ＝１〜ｎ，ｊ
＝１〜ｒ−１）によって構成されている。そしてこれら
ｎ個の単位遅延要素Ｄ_ijからなる各遅延要素ブロック２
４₁ 〜２４_r-1 のそれぞれ両端からタップＴ₁ 〜Ｔ_r が
引出されて、これらのタップＴ₁ 〜Ｔ_r に図１の場合と
同様に係数乗算手段２５₁ 〜２５_r と加算手段２６が接
続されている。また第２切替手段２７はＦＩＲフィルタ
２２の出力を周波数ｆ_i ×ｎで順次切替えてｎ個の出力
信号線２８₁ 〜２８_n に順次与えるようになっている。

【００４４】このような図３のデジタルフィルタ装置の
基本的な機能は、図１のデジタルフィルタ装置の２系統
の機能をｎ系統に拡張しただけであるので、その説明は
省略する。

【００４５】図４には、図３中のＦＩＲフィルタ２３に
代えて、転置形のＦＩＲフィルタ２３′を用いた例を示
す。

【００４６】以上のような図１〜図４に示すデジタルフ
ィルタ装置は、これをサンプリング周波数変換装置とし
て用いることができる。すなわち、同一のサンプリング
周波数ｆ_i を有する異なるｎ系列の直列データ信号が並
列状に与えられ、そのｎ系列のデータ信号を、それぞれ
入力側サンプリング周波数とは異なるサンプリング周波
数ｆ_o に変換してそのｎ系列の信号を並列状に出力する
場合であって、かつ変換前のサンプリング周波数ｆ_i と
変換後のサンプリング周波数ｆ_o との比ｆ_i ：ｆ_o が
ｐ：ｑの整数比（但しｐ，ｑはそれぞれ互いに素とす
る）である場合には、図３もしくは図４に示すデジタル
フィルタ装置をサンプリング周波数変換装置に適用する
ことができ、特にｎ＝２の場合、すなわち２系列のデー
タ信号の場合には図１もしくは図２に示すデジタルフィ
ルタ装置をサンプリング周波数変換装置に適用すること
ができる。

【００４７】図３に示すデジタルフィルタ装置をサンプ
リング周波数変換装置に応用した例を図５に示す。この
図５のサンプリング周波数変換装置は、ＦＩＲフィルタ
２３の装置的な構成は図３のデジタルフィルタ装置と同
じであるが、各部の動作周波数をサンプリング周波数変
換が可能となるように設定している点が図３の場合と異
なる。

【００４８】すなわち、図５のサンプリング周波数変換
装置において、入力信号線２１₁ 〜２１_n に与えられる
サンプリング周波数ｆ_i のｎ系列の入力信号Ｓ₁ 〜Ｓ_n
は、それぞれ前置切替手段５０₁ 〜５０_n によって周波
数が見掛け上ｆ_i ×ｑ＝ｆ_ioとなるように変換される。
すなわちこれらの前置切替手段５０₁ 〜５０_n は、サン
プリング周波数ｆ_i の各入力信号Ｓ_i 〜Ｓ_n における各
データの間に、（ｑ−１）個の零のデータを挿入し、見
掛け上ｆ_i ×ｑ＝ｆ_ioの周波数の信号とするものであ
る。このようにしてその見掛け上ｆ_i ×ｑ＝ｆ_ioとされ
たｎ系列の信号は、第１切替手段２２に与えられる。こ
の第１切替手段２２は、ｆ_i ×ｑ×ｎの周波数で前置切
替手段５０₁ 〜５０_n からのｎ系列の信号を順次切替え
て単一のＦＩＲフィルタ２３に与えるように構成されて
いる。したがってＦＩＲフィルタ２３には、変換前の入
力側のサンプリング周波数ｆ_i と変換後の出力側サンプ
リング周波数ｆ_o との最小公倍数ｆ_ioのｎ倍、すなわち
ｆ_io×ｎ（＝ｆ_i ×ｑ×ｎ＝ｆ_o ×ｐ×ｎ）の周波数の
信号が与えられることになる。そしてこのＦＩＲフィル
タ２３はそのｆ_io×ｎの周波数で動作するように構成さ
れている。具体的には、ＦＩＲフィルタ２３内の遅延要
素群２４を構成している各遅延要素ブロック２４₁ 〜２
４_r-1 は、それぞれ遅延時間Ｔが１／（ｆ_io×ｎ）のｎ
個の単位遅延要素Ｄ_ij（ｉ＝１〜ｎ、ｊ＝１〜ｒ−１）
を直列に接続した構成とされている。そしてそれぞれの
ｎ個の単位遅延要素Ｄijからなる遅延要素ブロック２４
₁ 〜２４_r-1 の両端の信号について係数乗算手段２５₁
〜２５_r による係数乗算と加算手段２６による加算とが
行なわれる。加算手段２６の周波数ｆ_io×ｎの出力（Ｆ
ＩＲフィルタ２３の出力に相当する）は、周波数ｆ_o ×
ｐ×ｎで切替動作する第２の切替手段２７によってｎ個
の後置切替手段５１₁ 〜５１_n に順次振り分けられる。
これらの後置切替手段５１₁ 〜５１_n は、第２切替手段
２７から与えられる周波数ｆ_o ×ｐの信号のデータのう
ち、ｐ個に１個だけ伝達しないようにするためもの、換
言すれば（ｐ−１）個の信号を抜き取り、ｆ_o ×ｐ／ｐ
＝ｆ_o の信号を得るためのものである。このようにし
て、各出力信号線２８₁ 〜２８_n には、周波数変換後の
ｆ_o の出力が得られる。

【００４９】なお図５には図３のデジタルフィルタ装置
を応用したサンプリング周波数変換装置を示したが、図
４に示すような転置形のＦＩＲフィルタを用いたデジタ
ルフィルタ装置を応用しても良いことは勿論である。

【００５０】図６には、この発明のサンプリング周波数
変換装置をさらに具体化した例、すなわち変換前のサン
プリング周波数ｆ_i と変換後のサンプリング周波数ｆ_o
とが所定の整数比ｐ：ｑ（但しｐ，ｑは互いに素でかつ
ｐ≧２とする）であることを有効に利用して、複数
（ｎ）の系列の信号を時分割処理すると同時に各系列の
信号をそれぞれ並列処理するようにした、請求項５の発
明のサンプリング周波数変換装置の実施例を示す。

【００５１】図６において、ｎ系統の信号入力線２１₁
〜２１_n はそれぞれ直列／並列変換手段３０₁ 〜３０_n
に接続されている。これらの直列／並列変換手段３０₁
〜３０_n は、いずれもサンプリング周波数ｆ_i のデータ
信号をｐ個の並列信号に変換するためのものであり、し
たがって各直列／並列変換手段３０₁ 〜３０_n の出力の
各並列信号はｆ_i ／ｐの周波数の信号となる。

【００５２】各直列／並列変換手段３０₁ 〜３０_n の出
力側は、それぞれｐ個の第１切替手段２２₁ 〜２２_p に
接続されている。これらの第１切替手段２２₁ 〜２２_p
は、それぞれｎ個の入力をｆ_i ×ｎ／ｐの周波数で順次
１つの出力に切替えるためのものであって、マルチプレ
クサ等によって構成される。これらの各第１切替手段２
２₁ 〜２２_p の出力側は、ＦＩＲフィルタ２３に接続さ
れている。このＦＩＲフィルタ２３は、並列なｑ個の系
列のフィルタ系列２３₁ 〜２３_q からなるものであり、
これらのフィルタ系列２３₁ 〜２３_q は、ｆ_i ×ｎ／ｐ
（＝ｆ_o ×ｎ／ｑ）の周波数で動作する。ＦＩＲフィル
タ２３の出力側、すなわち各フィルタ系列２３₁ 〜２３
_q の出力側は、ラッチなどからなるｎ個の保持手段３３
₁ 〜３３_n に接続されている。これらのｎ個の保持手段
３３₁ 〜３３_n は、それぞれ位相がｑ／（ｆ_o ×ｎ）ず
つずれた周波数ｆ_o ／ｑのクロックによって、ＦＩＲフ
ィルタ３１の各出力信号を１時的に保持するようになっ
ている。そして保持手段３３₁ 〜３３_n の出力側は、ｎ
個の第２切替手段２７₁ 〜２７_n に接続されている。こ
れらの第２切替手段２７₁ 〜２７_n は、いずれもｑ個の
入力を１つの出力に周波数ｆ_o で順次切替えるものであ
り、各第２切替手段２７₁ 〜２７_n の出力側は出力側信
号線２８₁ 〜２８_n に接続されている。

【００５３】以上のような図６に示されるサンプリング
周波数変換装置において、サンプリング周波数がｆ_i の
ｎ系列の各データ信号が入力信号線２１₁ 〜２１_n に加
えられれば、各系列のデータ信号はそれぞれ直列／並列
変換手段３０₁ 〜３０_n によって周波数ｆ_i ／ｐのｐ個
の並列信号に変換される。これらの各系列のｐ個の並列
信号は、ｐ個の第１切替手段２２₁ 〜２２_p によって周
波数ｆ_i ×ｎ／ｐで切替えられて、同じ系列についての
ｐ個の並列信号ごとにＦＩＲフィルタ２３に与えられ
る。すなわち、あるタイミングでは同じ系列（例えばｎ
＝１）についてのｐ個の並列信号が同時にＦＩＲフィル
タ２３に与えられ、次のタイミングでは次の系列（例え
ばｎ＝２）についてのｐ個の並列信号が同時にＦＩＲフ
ィルタ２３に与えられる。なおこのときの各並列信号
（第１切替手段２２₁ 〜２２_p の出力信号）の周波数
は、ｆ_i ×ｎ／ｐ（＝ｆ_o ×ｎ／ｑ）となっている。

【００５４】ＦＩＲフィルタ２３の各フィルタ系列２３
₁ 〜２３_q はｆ_i ×ｎ／ｐの周波数、すなわちｆ_o ×ｎ
／ｑの周波数で動作して、あるタイミングではある系列
（例えばｎ＝１の系列）のｐ個の信号が並列処理され、
次のタイミングでは次の系列（例えばｎ＝２の系列）の
ｐ個の信号が並列処理される。すなわち、ＦＩＲフィル
タ２３では各系列の信号が時分割処理されるとともに、
それぞれの系列の信号が並列処理されることになる。そ
して各フィルタ系列２３₁ 〜２３_q の出力、すなわちｆ
_o ×ｎ／ｑの周波数の信号は、それぞれが各保持手段３
３₁ 〜３３_n に並列状に与えられて、各並列信号が周波
数ｆ_o ／ｑのクロックで保持され、それぞれｑ個の周波
数ｆ_o ／ｑの並列信号として第２切替手段２７₁ 〜２７
_n に与えられる。ここで、各保持手段３３₁ 〜３３_n の
周波数ｆ_o ／ｑのクロックは、それぞれ位相がｑ／（ｆ
_o ×ｎ）だけずれており、したがって各保持手段３３₁
〜３３_n から出力される周波数ｆ_o ／ｑの並列信号（周
期はｑ／ｆ_o ）は、各保持手段ごとに１周期の１／ｎず
つ位相がずれることになり、このように位相を１／ｎず
つずらすことにより、各保持手段３３₁ 〜３３_n の並列
出力信号が入力信号の各系列に対応することになる。す
なわち、１番目の保持手段３３₁ の並列出力は、１番目
（ｎ＝１）の系列の入力信号に対応し、２番目の保持手
段３３₂ の並列出力は、２番目（ｎ＝２）の系列の入力
信号に対応し、ｎ番目の保持手段３３_n の並列出力はｎ
番目の入力信号に対応することになる。

【００５５】このようにして各第２切替手段２７₁ 〜２
７_n に与えられた周波数ｆ_o ／ｑの並列信号は、周波数
ｆ_o で順次切替えられて、各出力信号線２８₁ 〜２８_n
に周波数ｆ_o の信号として与えられる。すなわち、各系
列についての並列信号が直列信号に変換され、周波数ｆ
_o の信号として出力されることになる。

【００５６】ところで、ＭＵＳＥデコーダに用いるサン
プリング周波数変換装置では、変換前のサンプリング周
波数ｆ_i は既に述べたように32.4MHz であり、変換後の
サンプリング周波数ｆ_o は48.6MHz であるから、ｆ_i ：
ｆ_o ＝ｐ：ｑ＝２：３となる。すなわちｐ＝２、ｑ＝３
とあらわせる。また信号系列としては静止画中間処理信
号と動画中間処理信号との２系列の信号があるから、ｎ
＝２とあらわせる。したがって図６のサンプリング周波
数変換装置において、特にｎ＝２、ｐ＝２、ｑ＝３とす
れば、これをそのままＭＵＳＥデコーダのサンプリング
周波数変換装置として用いることもできる。この場合の
例を図８に示すが、これについては後に改めて説明す
る。

【００５７】図７に、前述のようなデジタルフィルタか
らなるサンプリング周波数変換装置を適用したＭＵＳＥ
デコーダの原理的な構成を示す。

【００５８】図７において、受信されたアナログ信号か
ら、Ａ／Ｄコンバータ１によりＭＵＳＥ信号としてサン
プリング周波数16.2MHz のデータ信号が取出され、この
ＭＵＳＥ信号がＭＵＳＥデコーダ２に与えられる。この
ＭＵＳＥデコーダ２には、静止画領域信号処理系３と、
動画領域信号処理系４と、静止画−動画ミックス手段１
０とによって構成されている。そして静止画領域信号処
理系３は、フレーム間内挿手段５と、サンプリング周波
数変換装置４０と、フィールド間内挿手段７とによって
構成され、一方動画領域信号処理系４は、フィールド内
内挿手段８と、前記と同じサンプリング周波数変換装置
４０とによって構成されている。すなわち、サンプリン
グ周波数変換装置４０は、静止画領域信号処理系３と動
画領域信号処理系４とにおいて共用されていることにな
る。

【００５９】図７の装置において、Ａ／Ｄコンバータ１
により得られたサンプリング周波数16.2MHz のＭＵＳＥ
信号は、静止画領域信号処理系３のフレーム間内挿手段
５によって、隣のフレームとの間で16.2MHz のＭＵＳＥ
信号の各データの間に１個宛データの補間がなされ、結
果的にフレーム間内挿手段５から２倍の32.4MHz のデー
タ信号（静止画中間処理信号）として出力され、その信
号がサンプリング周波数変換装置４０に与えられる。一
方前述のサンプリング周波数16.2MHz のＭＵＳＥ信号
は、動画領域信号処理系４のフィールド内内挿手段８に
も与えられ、ここで同一のフィールド内において各デー
タ間にその周囲のデータから１個宛データが補間され、
結果的にフィールト内内挿手段８から２倍の32.4MHz の
データ信号がサンプリング周波数変換装置４０に与えら
れる。

【００６０】サンプリング周波数変換装置４０において
は、32.4MHz の静止画中間処理信号と同じく32.4MHz の
動画中間処理信号とが、時分割でそれぞれ周波数変換さ
れ、いずれも48.6MHz の信号となって並列状に出力さ
れ、48.6MHz に変換後の静止画中間処理信号は静止画処
理系３内のフィールド内内挿手段１０によってフィール
ド内内挿が行なわれた後、静止画−動画ミックス手段１
０において48.6MHz の静止画中間処理信号とミックスさ
れ、全体画像の信号が生成される。

【００６１】ここで、サンプリング周波数変換装置４０
としては、原理的には図５に示したデジタルフィルタ装
置を用いることができる。この場合、入力側サンプリン
グ周波数ｆ_i は静止画中間処理信号、動画中間処理信号
ともに32.4MHz で、出力側サンプリング周波数ｆ_o は静
止画中間処理信号、動画中間処理信号ともに48.6MHzで
あるから、ｆ_i ：ｆ_o ＝ｐ：ｑ＝２：３、すなわちｐ＝
２、ｑ＝３であり、また系列数ｎは２となる。そして入
力側サンプリング周波数ｆ_i と出力側サンプリング周波
数ｆ_o との最小公倍数の周波数ｆ_ioは97.2MHz となる。
したがってＦＩＲフィルタ２３は、97.6MHz の２倍の周
波数（195.2MHz）で動作すれば良く、また各遅延要素ブ
ロック２４₁ 〜２４_r-1 は、それぞれ圧延時間Ｔが１／
195.2 の２個の単位遅延要素を直列に接続した構成とす
れば良い。

【００６２】但し、上述のような構成ではＦＩＲフィル
タ２３を195.2MHzの高速で動作させなければならず、そ
のため各素子として高速動作可能なものが必要となり、
高コスト化を招く。そこで図６に示したような並列処理
型のサンプリング周波数変換装置を用いることが望まれ
る。すなわち、図６においてｎ＝２、ｐ＝２、ｑ＝３と
した図８に示すようなサンプリング周波数変換装置がＭ
ＵＳＥデコーダに最適である。

【００６３】図８のＭＵＳＥデコーダ用サンプリング周
波数変換装置において、32.4MHz の静止画中間処理信号
が入力信号線２１₁ を経て第１の直列／並列変換手段３
０₁に与えられるとともに、同じく32.4MHz の動画中間
処理信号が入力信号線２１₂を経て第２の直列／並列変
換手段３０₂ に与えられる。これらの直列／並列変換手
段３０₁ ，３０₂ によって周波数が半分の16.2MHz とな
った各並列信号は、32.4MHz で切替動作する第１切替手
段２２₁ ，２２₂ によって交互に切替えられてＦＩＲフ
ィルタ２３に与えられる。すなわち、静止画中間処理信
号に相当する並列信号と、動画中間処理信号に相当する
並列信号とが、32.4MHz で時分割されて交互にＦＩＲフ
ィルタ２３に与えられる。このＦＩＲフィルタ２３は並
列な３系列のフィルタ系列２３₁ ，２３₂ ，２３₃ から
なり、これらのフィルタ系列２３₁ ，２３₂ ，２３₃ は
32.4MHz で動作する。すなわちこれらのフィルタ系列２
３₁ 〜２３₃ は、静止画中間処理信号のデータと動画中
間処理信号のデータとを時分割で交互に処理し、しかも
時間割された各時間内で並列処理することになる。各フ
ィルタ系列２３₁ ，２３₂ ，２３₃ の32.4MHz の出力
は、ラッチ等の２個の保持手段３３₁ ，３３₂ に並列状
に与えられる。一方の保持手段３３₁ と他方の保持手段
３３₂ では、互いに位相が半周期分（１／32.4MHz ）ず
つ異なる16.2MHz のクロックで各フィルタ系列３３₁ ，
３３₂ ，３３₃ からの各信号が保持され、位相が半周期
分ずれた16.2MHz の並列信号として出力される。一方の
保持手段３３₁ の出力の並列信号はマルチプレクサ等の
切替手段２７₁ によって48.6MHzの周波数で順次切替え
られて、サンプリング周波数変換後の48.6MHz の静止画
中間処理信号として出力信号線２８₁ に出力される。ま
た他方の保持手段３３₂ の出力の並列信号は他の切替手
段２７₂ によって48.6MHz の周波数で順次切替えられ
て、サンプリング周波数変換後の48.6MHz の静止画中間
処理信号として出力信号線２８₂ に出力される。

【００６４】さらに図８のＭＵＳＥデコーダ用サンプリ
ング周波数変換装置を具体化した例を図９に示す。

【００６５】図９において、32.4MHz の静止画中間処理
信号が与えられる入力信号線２１₁の並列／直列変換手
段３０₁ は、32.4MHz で動作するシフトレジスタ３０Ａ
₁ と、そのシフトレジスタ３０Ａ₁ の入力側、出力側に
それぞれ接続された16.2MHzで動作する一対のシフトレ
ジスタ３０Ｂ₁ 、３０Ｃ₁ とによって構成され、また同
じく32.4MHz の動画中間処理信号か与えられる入力信号
線２１₂ の並列／直列変換手段３０₂ は、同様に32.4MH
z で動作するシフトレジスタ３０Ａ₂ と、そのシフトレ
ジスタ３０Ａ₂ の入力側、出力側にそれぞれ接続された
16.2MHz で動作する一対のシフトレジスタ３０Ｂ₂ 、３
０Ｃ₂ とによって構成されている。そしてシフトレジス
タ３０Ｂ₁ ，３０Ｂ₂ の出力側が切替手段２２₁ に、ま
たシフトレジスタ３０Ｂ₂ ，３０Ｃ₂ の出力側が切替手
段２２₂ に接続されている。ＦＩＲフィルタ２３を構成
する３系統のフィルタ系列２３₁ ，２３₂ ，２３₃ は、
遅延要素の部分（遅延要素群２４）で共用され、係数乗
算手段および加算手段の部分で３系列に分離されてい
る。すなわち、ＦＩＲフィルタ２３の遅延要素群２４
は、それぞれ遅延時間Ｔを１／32.4MHz に設定した２個
の直列な単位遅延要素Ｄ ₁₁，Ｄ₁₂；Ｄ₂₁，Ｄ₂₂；Ｄ₃₁，
Ｄ₃₂；Ｄ₄₁，Ｄ₄₂からなる４組の遅延要素対Ｄa，Ｄb
，Ｄc ，Ｄd によって構成されており、そのうちの遅
延要素対Ｄa ，Ｄbが一方の切替手段２７₁ の出力側に
直列に接続され、残りの遅延要素対Ｄc ，Ｄd が他方の
切替手段２７₂ の出力側に直列に接続されている。そし
て第１のフィルタ系列２３₁ の係数乗算手段２５₁₁，２
５₁₂，２５₁₃，２５₁₄，２５₁₅、第２のフィルタ系列２
３₂ の係数乗算手段２５₂₁，２５₂₂，２５₂₃，２５₂₄、
第３のフィルタ系列２３₃ の係数乗算手段２５₃₁，２５
₃₂，２５₃₃，２５₃₄がそれぞれ図９中に示すような所定
の関係で各遅延要素対Ｄa ，Ｄb ，Ｄc ，Ｄd の両端の
タップＴ₁ ，Ｔ₂ ，Ｔ₃ ，Ｔ₄ ，Ｔ₅ ，Ｔ₆ に接続され
ている。第１のフィルタ系列２３₁ の係数乗算手段２５
₁₁〜２５₁₅は第１の加算手段２６₁ に接続され、第２の
フィルタ系列２３₂ の係数乗算手段２５₂₁〜２５₂₄は第
２の加算手段２６₂ に接続され、さらに第３のフィルタ
系列２３₃ の係数乗算手段２５₃₁〜２５₃₄は第３の加算
手段２６₃ に接続されている。そしてこれらの各加算手
段２６₁ 〜２６₃ の出力側、すなわち各フィルタ系列２
３₁ 〜２３₃ の出力側は、保持手段としての２個のラッ
チ３３₁ ，３３₂ にそれぞれ接続されている。これらの
ラッチ３３₁ ，３３₂ は、周波数16.2MHz のクロックに
より信号を保持するように構成されたものであって、か
つそのクロックは、一方のラッチ３３₁ と他方のラッチ
３３₂ とでは位相が１／２周期（＝１／16.2MHz ）だけ
ずれている。一方のラッチ３３₁ の出力側は切替手段２
７₁ に接続され、他方のラッチ３３₁ の出力側は切替手
段２７₂ に接続され、これらの切替手段２７₁ ，２７₂
の出力側は各々静止画出力信号線２８₁ 、動画出力信号
線２８₂ に接続されている。

【００６６】図９に示すＭＵＳＥデコータ用サンプリン
グ周波数変換装置においては、図８について述べたと同
様に、32.4MHz の静止画中間処理信号が入力信号線２１
₁ を経て第１の直列／並列変換手段３０₁ に与えられ、
16.2MHz の２つの並列信号に変換される。この時一方の
並列信号の系路には32.4MHz で動作するシフトレジスタ
３０Ａ₁ が介在しているから、その系路の側ではデータ
が１／32.4MHz だけ遅れることになる。また32.4MHz の
動画中間処理信号が入力信号線２１₂ を経て第２の直列
／並列変換手段３０₂ に与えられ、16.2MHz の２つの並
列信号に変換される。この場合も一方の並列信号の系路
には32.4MHz で動作するシフトレジスタ３０Ａ₂ が介在
しているから、その系路の側ではデータが１／32.4MHz
だけ遅れることになる。これらの並列信号は切替手段２
２₁ ，２２₂ によって32.4MHz で交互に切替えられてＦ
ＩＲフィルタ２３に与えられる。具体的には、ＦＩＲフ
ィルタ２３の２つの入力信号線２３Ａ，２３Ｂに、ある
タイミングでは静止画中間処理信号のデータについての
並列信号が同時的に与えられ、次のタイミング（１／3
2.4MHz 後のタイミング）では動画中間処理信号のデー
タについての並列信号が与えられる。

【００６７】ＦＩＲフィルタ２３の遅延要素群２４の各
遅延要素対Ｄa ，Ｄb ，Ｄc ，Ｄdは、それぞれ遅延時
間Ｔが１／32.4MHz の２個の単位遅延要素を直列に接続
した構成とされているから、各遅延要素対の両端で見れ
ば（すなわち各タップＴ₁ 〜Ｔ₆ 間で見れば）遅延時間
は１／16.2MHz となっている。したがってあるタイミン
グでは各タップＴ₁ 〜Ｔ₆ に静止画中間処理信号のデー
タが同時に現われ、次のタイミングでは各タップＴ₁ 〜
Ｔ₆ に動画中間処理信号についてのデータが同時に現わ
れることになる。

【００６８】ここで、静止画中間処理信号の32.4MHz の
データを時刻の古いものから順にＸ_o 、Ｘ₁ ，Ｘ₂ ，Ｘ
₃ ，Ｘ₄ ，Ｘ₅ とし、同様に動画中間処理信号の32.4MH
z のデータを時刻の古いものから順にＹ₀ ，Ｙ₁ ，
Ｙ₂ ，Ｙ₃ ，Ｙ₄ ，Ｙ₅ とする。また各係数乗算手段で
乗算される係数をα₀ ，α₁ ，α₂ ，…、α₁₂とする
（各係数α₀ 〜α₁₂と係数乗算手段２５₁₁〜２５₁₅、２
５₂₁〜２５₂₄、２５₃₁〜２５₃₄との対応関係については
図９参照）。

【００６９】前述のようにあるタイミングでは各タップ
Ｔ₁ 〜Ｔ₆ に同時に静止画中間処理信号についてのデー
タが現われるが、既に述べたところから明らかなように
ＦＩＲフィルタ２３の一方の入力信号線２３Ａに加わる
データに対して他方の入力信号線２３Ｂに加わるデータ
は１／32.4MHz だけ遅れている。したがってタップＴ₆
に静止画中間処理信号のＸ₀ のデータが現われたタイミ
ングではＸ₁ がタップＴ₃ 、Ｘ₂ がタップＴ₅ 、Ｘ₃ が
タップＴ2 、Ｘ4 がタップＴ4 、Ｘ5 がタップＴ1 にそ
れぞれ現われる。したがってこの時の第１のフィルタ系
列２３₁ の加算手段２６₁ の出力、すなわち第１のフィ
ルタ系列２３₁ の最終出力ＳＳ₁ は、次のように表わせ
る。

【００７０】 ＳＳ₁ ＝α₀ ×Ｘ₄ ＋α₃ ×Ｘ₃ ＋α₆ ×Ｘ₂ ＋α₉ ×Ｘ₁ ＋α₁₂×Ｘ₀ また同じ時刻での第２のフィルタ系列２３₂ の加算手段
２６₂ の出力、すなわち第２のフィルタ系列２３₂ の最
終出力ＳＳ₂ は、次のように表わせる。

【００７１】 ＳＳ₂ ＝α₂ ×Ｘ₄ ＋α₅ ×Ｘ₃ ＋α₈ ×Ｘ₂ ＋α₁₁×Ｘ₁ また同じ時刻での第３のフィルタ系列２３₃ の加算手段
２６₃ の出力、すなわち第３のフィルタ系列２３₃ の最
終出力ＳＳ₃ は、次のように表わせる。

【００７２】 ＳＳ₃ ＝α₁ ×Ｘ₅ ＋α₄ ×Ｘ₄ ＋α₇ ×Ｘ₃ ＋α₁₀×Ｘ₂ 次のタイミング（１／32.4MHz 経過後のタイミング）で
は動画中間処理信号についてのデータＹ₀ 〜Ｙ₅ がタッ
プＴ₁ 〜Ｔ₆ に同時に現われる。具体的にはＹ₀ がタッ
プＴ₆ に現われると同時に、Ｙ₁ がタップＴ₃ 、Ｙ₂ が
タップＴ₅ 、Ｙ₃ がタップＴ₂ 、Ｙ₄ がタップＴ₄ 、Ｙ
₅ がタップＴ₁ にそれぞれ現われる。したがってこの時
の第１のフィルタ系列２３₁ の加算手段２６₁ の出力、
すなわち第１のフィルタ系列２３₁ の最終出力ＤＳ
₁ は、次のように表わせる。

【００７３】 ＤＳ₁ ＝α₀ ×Ｙ₄ ＋α₃ ×Ｙ₃ ＋α₆ ×Ｙ₂ ＋α₉ ×Ｙ₁ ＋α₁₂×Ｙ₀ また同じ時刻での第２のフィルタ系列２３₂ の加算手段
２６₂ の出力、すなわち第２のフィルタ系列２３₂ の最
終出力ＤＳ₂ は、次のように表わせる。

【００７４】 ＤＳ₂ ＝α₂ ×Ｙ₄ ＋α₅ ×Ｙ₃ ＋α₈ ×Ｙ₂ ＋α₁₁×Ｙ₁ また同じ時刻での第３のフィルタ系列２３₃ の加算手段
２６₃ の出力、すなわち第３のフィルタ系列２３₃ の最
終出力ＤＳ₃ は、次のように表わせる。

【００７５】 ＤＳ₃ ＝α₁ ×Ｙ₅ ＋α₄ ×Ｙ₄ ＋α₇ ×Ｙ₃ ＋α₁₀×Ｙ₂ このような各フィルタ系列２３₁ 〜２３₃ の出力データ
状態について、第１のフィルタ系列２３₁ の出力データ
を図１０の（Ａ）に、第２のフィルタ系列２３₂ の出力
データを図１０の（Ｂ）に、第３のフィルタ系列２３₃
の出力データを図１０の（Ｃ）に、それぞれ時系列的に
示す。

【００７６】一方、ラッチ３３₁ に加えられるクロック
は図１０の（Ｄ）に示すように表わされ、ラッチ３３₂
に加えられるクロックは図１０の（Ｅ）に示すように表
わされる。これらのクロックはいずれも16.2MHz である
が、位相が１／32.4MHz だけずれている。したがってラ
ッチ３３₁ からは、図１０の（Ｆ）に示すような第１の
フィルタ系列２３₁ の出力の静止画中間処理信号につい
てのデータ（ＳＳ₁ ）と、図１０の（Ｇ）に示すような
第２のフィルタ系列２３₂ の出力の静止画中間処理信号
についてのデータ（ＳＳ₂ ）と、図１０の（Ｈ）に示す
ような第３のフィルタ系列２３₃ の出力の静止画中間処
理信号についてのデータ（ＳＳ₃ ）とが並列信号として
16.2MHz で出力され、一方ラッチ３３₂ からは、図１０
の（Ｉ）に示すような第１のフィルタ系列２３₁ の出力
の動画中間処理信号についてのデータ（ＤＳ₁ ）と、図
１０の（Ｊ）に示すような第２のフィルタ系列２３₂ の
出力の動画中間処理信号についてのデータ（ＤＳ₂ ）
と、図１０の（Ｋ）に示すような第３のフィルタ系列２
３₃ の出力の動画中間処理信号についてのデータ（ＤＳ
₃ ）とが並列信号として16.2MHz で出力される。

【００７７】ラッチ３３₁ の静止画中間処理信号につい
ての３つの並列出力は、48.6MHz で切替手段２７₁ によ
り順次切替えられ、したがって静止画出力信号線２８₁
には図１０の（Ｌ）に示すように第１のフィルタ系列２
３₁ の出力データ（ＳＳ₁ ）、第２のフィルタ系列２３
₂ の出力データ（ＳＳ₂ ）、第３のフィルタ系列２３₃
の出力データ（ＳＳ₃ ）が順次48.6MHz で現われる。す
なわち最終的にサンプリング周波数を48.6MHz に変換し
た静止画中間処理信号が出力される。

【００７８】一方ラッチ３３₂ の３つの動画中間処理信
号についての並列出力は、48.6MHzで切替手段２７₂ に
より順次切替えられ、したがって動画出力信号線２８₂
には図１０の（Ｍ）に示すように第１のフィルタ系列２
３₁ の出力データ（ＤＳ₁ ）、第２のフィルタ系列２３
₂ の出力データ（ＤＳ₂ ）、第３のフィルタ系列２３₃
の出力データ（ＤＳ₃ ）が順次48.6MHz で現われる。す
なわち最終的にサンプリング周波数を48.6MHz に変換し
た動画中間処理信号が出力される。

【００７９】

【発明の効果】以上の説明で明らかなように、この発明
のデジタルフィルタ装置は、同一のサンプリング周波数
ｆ_i を有する異なるｎ個の系列の信号を並列状に処理し
て処理後のｎ系列の信号を並列状に出力するための信号
処理系路に用いられるデジタルフィルタとして、各系列
の信号に対し単一のＦＩＲフィルタが時分割により互い
に影響を及ぼすことなく共用されるものであり、したが
ってこの発明のデジタルフィルタ装置を用いることによ
り、各信号系列ごとにＦＩＲフィルタを設けていた従来
の場合と比較し、構成要素の数を格段に減少させて、コ
スト低減を図ることができる。

【００８０】またこの発明のサンプリング周波数変換装
置によれば、同一のサンプリング周波数ｆ_i を有する複
数のｎ系列の信号をそれぞれ互いに同じｆ_o のサンプリ
ング周波数に変換するためのサンプリング周波数変換装
置として、単一のＦＩＲフィルタが互いに影響を及ぼす
ことなく時分割で共用されるため、前記同様に従来と比
較して構成要素の数を格段に少なくしてコスト低減を図
ることができる。

【００８１】さらにこの発明のＭＵＳＥデコーダによれ
ば、静止画についての信号のサンプリング周波数と動画
についての信号のサンプリング周波数とをそれぞれ変換
するにあたって、同一のＦＩＲフィルタを互いに影響を
及ぼすことなく時分割で共用するため、従来のＭＵＳＥ
デコーダの如く静止画領域信号処理系と動画領域信号処
理系との両者にそれぞれ別にサンプリング周波数変換装
置（ＦＩＲフィルタ）を設けている場合と比較し、構成
要素の数を格段に減少して、コストの大幅な低減を図る
ことができる。

【図面の簡単な説明】

【図１】この発明のデジタルフィルタ装置の一例の原理
的な構成を示すブロック図である。

【図２】この発明のデジタルフィルタ装置の原理的な構
成の他の例を示すブロック図である。

【図３】図１に示されるデジタルフィルタ装置を拡張し
て一般化した例を示すブロック図である。

【図４】図２に示されるデジタルフィルタ装置を拡張し
て一般化した例を示すブロック図である。

【図５】この発明のサンプリング周波数変換装置の一例
を示すブロック図である。

【図６】この発明のサンプリング周波数変換装置の他の
例を示すブロック図である。

【図７】この発明のＭＵＳＥデコーダの原理的な構成を
示すブロック図である。

【図８】この発明のＭＵＳＥデコーダに用いられるサン
プリング周波数変換装置の原理的な構成を示すブロック
図である。

【図９】図８に示されるＭＵＳＥデコーダ用サンプリン
グ周波数変換装置を具体化した例を示すブロック図であ
る。

【図１０】図９のＭＵＳＥデコーダ用サンプリング周波
数変換装置の各部におけるデータ状態を示すチャート図
である。

【図１１】従来のＭＵＳＥデコーダの原理的な構成を示
すブロック図である。

【図１２】従来のＦＩＲフィルタの一例の原理的な構成
を示すブロック図である。

【図１３】従来のＦＩＲフィルタの他の例の原理的な構
成を示すブロック図である。

【図１４】従来のＭＵＳＥデコーダ用サンプリング周波
数変換装置の一例の原理的な構成を示すブロック図であ
る。

【図１５】図１４に示される従来のＭＵＳＥデコーダ用
サンプリング周波数変換装置を具体化した例を示すブロ
ック図である。

【符号の説明】

１ Ａ／Ｄコンバータ ２ ＭＵＳＥデコーダ ３ 静止画領域信号処理系 ４ 動画領域信号処理系 ５ フレーム間内挿手段 ７ フィールド間内挿手段 ８ フィールド内内挿手段 １０ 静止画−動画ミックス手段 ２２，２２₁ 〜２２_p 第１切替手段 ２３，２３′， ＦＩＲフィルタ ２３₁ 〜２３₃ フィルタ系列 ２４ 遅延要素群 ２５₁ 〜２５_r ，２５₁₁〜３５₃₄ 係数乗算手段 ２６，２６₁ 〜２６_r 加算手段 ２７，２７₁ 〜２７_n 第２切替手段 ３０，３０₁ 〜３０_n 直列／並列変換手段 ３３₁ 〜３３_n 保持手段 Ｄ（Ｄ_ij） 単位遅延要素 Ｄa 〜Ｄd 遅延要素対

【手続補正書】

【提出日】平成３年４月２４日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１０】

【図１２】

【図１】

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１１】

【図１３】

【図１４】

【図１５】

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 7/13 Ｚ

Claims (8)

【特許請求の範囲】
1. 【請求項１】 同一のサンプリング周波数ｆ_i を有する
   異なるｎ系列（但しｎは２以上の整数）の信号を並列状
   に処理して、処理後のｎ系列の信号を並列状に出力する
   ための信号処理系路内のデジタルフィルタ装置におい
   て、 前記ｎ系列の入力信号が与えられる第１切替手段と、入
   力信号のサンプリング周波数ｆ_i のｎ倍の周波数で動作
   する単一のＦＩＲフィルタと、そのＦＩＲフィルタの出
   力側に設けられた第２切替手段とを有し、 前記第１切替手段は、ｆ_i ×ｎの周波数でｎ系列の入力
   信号を順次切替えて前記ＦＩＲフィルタに与えるように
   構成され、前記第２切替手段は、ＦＩＲフィルタの出力
   信号をｎ個の出力端子にｆ_i ×ｎの周波数で順次切替え
   て与えるように構成され、これにより前記ＦＩＲフィル
   タがｎ系列の信号を順次時分割で処理するようにされて
   いることを特徴とするデジタルフィルタ装置。
2. 【請求項２】 前記ＦＩＲフィルタが、遅延要素群と、
   係数乗算手段と、加算手段とを有してなり、前記遅延要
   素群はその群内において複数の遅延要素ブロックに区分
   され、かつ各遅延要素ブロックは、遅延時間Ｔが１／
   （ｆ_i ×ｎ）のｎ個の単位遅延要素を直列に接続した構
   成とされ、かつ前記係数乗算手段による係数乗算および
   前記加算手段による加算が、各遅延要素ブロックごとに
   その両端での信号についてなされるように構成されてい
   る請求項１に記載のデジタルフィルタ装置。
3. 【請求項３】 同一のサンプリング周波数ｆ_i を有する
   異なるｎ系列（但しｎは２以上の整数）の信号が並列状
   に与えられ、そのｎ系列の信号を、それぞれ入力側サン
   プリング周波数ｆ_i とは異なるサンプリング周波数ｆ_o
   （但しｆ_i ：ｆ_o の比がｐ：ｑの整数比でありしかも
   ｐ，ｑはそれぞれ互いに素とする）の信号に変換して、
   そのｎ系列の信号を並列状に出力するためのサンプリン
   グ周波数変換装置において、 前記ｎ系列の入力信号が与えられる第１切替手段と、入
   力側サンプリング周波数ｆ_i と出力側サンプリング周波
   数ｆ_o との最小公倍数の周波数ｆ_io（＝ｆ_i ×ｑ＝ｆ_o
   ×ｐ）のｎ倍の周波数ｆ_io×ｎで動作する単一のＦＩＲ
   フィルタと、そのＦＩＲフィルタの出力側に設けられた
   第２切替手段とを有し、 前記第１切替手段は、ｆ_i ×ｎの周波数でｎ系列の入力
   信号を順次切替えて前記ＦＩＲフィルタに与えるように
   構成され、前記第２切替手段は、ＦＩＲフィルタの出力
   信号をｎ個の出力端子にｆ_o ×ｎの周波数で順次切替え
   て与えるように構成されており、これにより前記ＦＩＲ
   フィルタがｎ系列の信号を順次時分割で処理するように
   されていることを特徴とするサンプリング周波数変換装
   置。
4. 【請求項４】 前記ＦＩＲフィルタが、遅延要素群と、
   係数乗算手段と、加算手段とを有してなり、前記遅延要
   素群はその群内において複数の遅延要素ブロックに区分
   され、かつ各遅延要素ブロックは、遅延時間Ｔが１／
   （ｆ_io×ｎ）のｎ個の単位遅延要素を直列に接続した構
   成とされ、かつ前記係数乗算手段による係数乗算および
   前記加算手段による加算が、各遅延要素ブロックごとに
   その両端での信号についてなされるように構成されてい
   る請求項４に記載のサンプリング周波数変換装置。
5. 【請求項５】 同一のサンプリング周波数ｆ_i を有する
   異なるｎ系列（但しｎは２以上の整数）の直列信号が並
   列状に与えられ、そのｎ系列の信号を、それぞれ入力側
   サンプリング周波数ｆ_i とは異なるサンプリング周波数
   ｆ_o （但しｆ_i ：ｆ_o の比がｐ：ｑの整数比でありしか
   もｐ，ｑはそれぞれ互いに素でかつｐ≧２とする）の信
   号に変換して、そのｎ系列の信号を並列状に出力するた
   めのサンプリング周波数変換装置において、 前記ｎ系列の入力信号をそれぞれｐ個の並列信号に変換
   するための直列／並列変換手段と、その直列／並列変換
   手段からの信号を、前記ｎ系列の各系列ごとに順次切替
   える第１切替手段と、第１切替手段の出力が与えられる
   ＦＩＲフィルタと、それぞれＦＩＲフィルタの出力を１
   時的に保持するｎ個の保持手段と、各保持手段の出力を
   切替える第２切替手段とを有し、 前記第１切替手段は、ｆ_i ×ｎ／ｐの周波数で切替動作
   して、前記ｎ系列の各系列ごとにｐ個の並列信号を前記
   ＦＩＲフィルタに与えるように構成され、またそのＦＩ
   Ｒフィルタは並列なｑ系列のフィルタ系列からなり、各
   フィルタ系列はそれぞれｆ_i ×ｎ／ｐの周波数で動作す
   るように構成され、また前記各保持手段は、各フィルタ
   系列の出力信号をそれぞれ位相がｑ／（ｆ_o ×ｎ）ずつ
   ずれた周波数ｆ_o ／ｑのクロックで保持する構成とさ
   れ、さらに前記第２切替手段は、各保持手段の出力を、
   ｆ_o の周波数で順次切替えてｎ個の出力端子にそれぞれ
   サンプリング周波数ｆ_o の信号を出力するように構成さ
   れており、これによりｎ系列の信号を順次時分割で周波
   数変換するようにされていることを特徴とするサンプリ
   ング周波数変換装置。
6. 【請求項６】 Ａ／Ｄ変換されたＭＵＳＥ信号の画像信
   号を処理するためのＭＵＳＥデコーダであって、静止画
   領域信号処理系では、フレーム間内挿を行なった後サン
   プリング周波数変換を行ないさらにフィールド内内挿を
   行ない、一方動画領域信号系ではフィールド内内挿を行
   なった後サンプリング周波数変換を行なうように構成さ
   れ、さらに前記静止画領域信号処理系からの信号と動画
   領域信号処理系からの信号とを混合するようにしたＭＵ
   ＳＥデコーダにおいて、 前記静止画領域信号処理系のサンプリング周波数変換手
   段と動画領域信号処理系のサンプリング周波数変換手段
   として、共通のサンプリング周波数変換装置が用いられ
   ており、このサンプリング周波数変換装置は、静止画領
   域信号処理系内においてフレーム間内挿を行なった後の
   サンプリング周波数ｆ_i の静止画中間処理信号と動画領
   域信号処理系内においてフィールド内内挿を行なった後
   のサンプリング周波数ｆ_i の動画中間処理信号とが与え
   られる第１切替手段と、変換前のサンプリング周波数ｆ
   _i と周波数変換後のサンプリング周波数ｆ_o との最小公
   倍数の周波数ｆ_ioの２倍の周波数で動作するＦＩＲフィ
   ルタからなる単一のデジタルフィルタと、そのデジタル
   フィルタの出力側に設けられた第２切替手段とからな
   り、 かつ前記第１切替手段は、ｆ_i ×２の周波数で静止画中
   間処理信号と動画中間処理信号とを交互に切替えて前記
   デジタルフィルタに与えるように構成され、前記第２切
   替手段は、デジタルフィルタの出力信号をｆ_o ×２の周
   波数で静止画処理出力端子および動画処理出力端子に交
   互に切替えて与えるように構成されており、これにより
   静止画中間処理信号と動画中間処理信号とを交互に時分
   割で周波数変換するようにされていることを特徴とする
   ＭＵＳＥデコーダ。
7. 【請求項７】 Ａ／Ｄ変換されたＭＵＳＥ信号の画像信
   号を処理するためのＭＵＳＥデコーダであって、静止画
   領域信号処理系では、フレーム間内挿を行なった後サン
   プリング周波数を３／２倍の周波数に変換するサンプリ
   ング周波数変換を行ないさらにフィールド内内挿を行な
   い、一方動画領域信号処理系ではフィールド内内挿を行
   なった後サンプリング周波数を３／２倍の周波数に変換
   するサンプリング周波数変換を行なうように構成され、
   かつ前記静止画領域信号処理系からの信号と動画領域信
   号処理系からの信号とを混合するようにしたＭＵＳＥデ
   コーダにおいて、 前記静止画領域信号処理系のサンプリング周波数変換手
   段と動画領域信号処理系のサンプリング周波数変換手段
   として、共通のサンプリング周波数変換装置が用いられ
   ており、このサンプリング周波数変換装置は、静止画領
   域信号処理系内においてフレーム間内挿を行なった後の
   サンプリング周波数ｆ_i の静止画中間処理信号と動画領
   域信号処理系内においてフィールド内内挿を行なった後
   のサンプリング周波数ｆ_i の動画領域中間処理信号とを
   それぞれ周波数ｆ_i ／２の並列信号に変換するための２
   つの直列／並列変換手段と、その直列／並列変換の出力
   信号を切替える第１切替手段と、第１切替手段の出力が
   与えられるＦＩＲフィルタと、それぞれＦＩＲフィルタ
   の出力を１時的に保持する２つの保持手段と、各保持手
   段の出力を切替える第２の切替手段とを有し、 前記第１切替手段は、ｆ_i の周波数で切替動作して、静
   止画中間処理信号に対応する２個の並列信号と動画中間
   処理信号に対応する２個の並列信号とを交互に切替えて
   ＦＩＲフィルタに与えるように構成され、またそのＦＩ
   Ｒフィルタは並列な３系統のフィルタ系列からなり、各
   フィルタ系列はそれぞれ周波数ｆ_i で動作するように構
   成され、また前記各保持手段は、各フィルタ系列の出力
   信号をそれぞれ位相が４／ｆ_i だけずれた周波数ｆ_i ／
   ２のクロックで保持する構成とされ、さらに前記第２切
   替手段は、各保持手段の出力を、ｆ_i ×３／２の周波数
   で順次切替えて、２個の出力端子にサンプリング周波数
   ３ｆ_i ／２（＝ｆ_o ）の信号を出力するように構成され
   ていることを特徴とするＭＵＳＥデコーダ。
8. 【請求項８】 前記ＦＩＲフィルタが、遅延時間Ｔを１
   ／ｆ_i に設定した２つの直列な単位遅延要素からなる遅
   延要素対を複数組備えた遅延要素群と、係数乗算手段
   と、加算手段とを備えた構成とされ、前記３系統のフィ
   ルタ系列の各系列は、それぞれの系列が前記遅延要素群
   を共用し、かつ係数乗算手段および加算手段において３
   系列に分離した構成とされていることを特徴とする請求
   項７に記載のＭＵＳＥデコーダ。