JPH05335242A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH05335242A
JPH05335242A JP14250492A JP14250492A JPH05335242A JP H05335242 A JPH05335242 A JP H05335242A JP 14250492 A JP14250492 A JP 14250492A JP 14250492 A JP14250492 A JP 14250492A JP H05335242 A JPH05335242 A JP H05335242A
Authority
JP
Japan
Prior art keywords
film
gas
cvd
plasma
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14250492A
Other languages
Japanese (ja)
Other versions
JPH0810677B2 (en
Inventor
Kazuo Maeda
和夫 前田
Toku Tokumasu
徳 徳増
Hiroko Nishimoto
裕子 西本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ALCANTEC KK
Alcan Tech Co Inc
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Original Assignee
ALCANTEC KK
Alcan Tech Co Inc
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ALCANTEC KK, Alcan Tech Co Inc, Semiconductor Process Laboratory Co Ltd, Canon Marketing Japan Inc filed Critical ALCANTEC KK
Priority to JP4142504A priority Critical patent/JPH0810677B2/en
Publication of JPH05335242A publication Critical patent/JPH05335242A/en
Publication of JPH0810677B2 publication Critical patent/JPH0810677B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To improve quality of an insulating film formed by a thermal CVD method at a low temperature by forming the film on an element to be formed by a chemical vapor deposition method, then raising a temperature of the element to be formed, and then exposing it with plasma gas of ammonia. CONSTITUTION:After an SiO2 film 2 is formed on an Si substrate 1, Al wirings 3a-3c are formed as elements to be formed. Then, a CVD unit is used, and a first CVD film SiO2 film (insulating film) 5 having a thickness of about 2000Angstrom is formed with TEOS/O3 mixture gas. Thereafter, the film 5 is exposed with plasma ammonia gas at 400 deg.C of a wafer temperature for one min. In this case, since the film 5 is sufficiently thin, its quality is improved in the entire film. Then, a second CVD SiO2 film 6 is formed, similarly plasma-processed, a third CVD SiO2 film 7 is formed, plasma-processed, a fourth CVD SiO2 film 8 is formed, and plasma-processed. In this case, quality of the entire film thickness are improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】〔目次〕 ・産業上の利用分野 ・従来の技術 ・発明が解決しようとする課題 ・課題を解決するための手段 ・作用(図3〜図7) ・実施例 本発明の第1の実施例 (イ)本発明の実施例に用いられるCVD装置(第9
図) (ロ)本発明の実施例に用いられるプラズマ処理装置
(第8図) (ハ)本発明の第1の実施例の層間絶縁膜の形成方法
(第1図) 本発明の第2の実施例(第2図) ・発明の効果
[Table of Contents] -Industrial application field-Prior art-Problems to be solved by the invention-Means for solving the problems-Action (FIGS. 3 to 7) -Examples First example of the present invention Example (a) A CVD apparatus (No. 9) used in the example of the present invention
(B) Plasma processing apparatus used in the embodiment of the present invention (FIG. 8) (c) Method for forming interlayer insulating film in the first embodiment of the present invention (FIG. 1) Second embodiment of the present invention Example (Fig. 2) -Effects of the invention

【0002】[0002]

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、更に詳しく言えば、低温CVD法により形成さ
れた絶縁膜の改質方法を含む半導体装置の製造方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device including a method for modifying an insulating film formed by a low temperature CVD method.

【0003】[0003]

【従来の技術】近年、CVD(Chemical Vapor Deposit
ion )法による絶縁膜の形成方法には多くの方式がある
が、主として熱的CVD法,プラズマCVD法が用いら
れている。ところで、VLSI(Very Large Scale Int
egrated Circuit )、特にDRAMにおいては一層の微
細化及び高密度化が要望されている。従って、絶縁膜を
プラズマCVD法により形成するのは、ステップカバレ
ージが劣り、また形成された絶縁膜中にカーボン(C)
等不純物を含むため好ましくない。このため、微細化及
び高密度化されるDRAMの作成にはステップカバレー
ジの優れた熱的CVD法、特に熱的に他に影響を及ぼさ
ないように低温で膜形成の可能な熱的CVD法の適用が
注目されているが、更に膜質の改良が望まれている。
2. Description of the Related Art In recent years, CVD (Chemical Vapor Deposit)
Although there are many methods for forming an insulating film by the ion) method, a thermal CVD method and a plasma CVD method are mainly used. By the way, VLSI (Very Large Scale Int)
Further miniaturization and higher density are demanded for eg rated circuits), especially for DRAMs. Therefore, when the insulating film is formed by the plasma CVD method, the step coverage is inferior, and carbon (C) is contained in the formed insulating film.
It is not preferable because it contains impurities. Therefore, a thermal CVD method having excellent step coverage, particularly a thermal CVD method capable of forming a film at a low temperature so as not to have a thermal effect on others, is used for the fabrication of a miniaturized and highly densified DRAM. Although its application is attracting attention, further improvement in film quality is desired.

【0004】従来、低温で膜形成の可能な熱的CVD法
として次のような条件、 反応ガス:モノシラン(SiH4 )/酸素(O2 )混
合ガス,温度:350 〜450 ℃ 反応ガス:有機シラン(TEOS)/オゾン(O3
混合ガス,温度:350〜450 ℃で行う方法がある。これ
らはいずれも形成温度が低温であるため、熱歪みを抑制
でき、周辺へ及ぼす影響が小さいので、Al配線層上の
パシベーション膜の形成等に用いられることが多い。
Conventionally, the following conditions are used as a thermal CVD method capable of forming a film at a low temperature, reaction gas: monosilane (SiH 4 ) / oxygen (O 2 ) mixed gas, temperature: 350 to 450 ° C. reaction gas: organic silane (TEOS) / ozone (O 3)
Mixed gas, temperature: There is a method to carry out at 350-450 ℃. Since the formation temperature of each of these is low, thermal strain can be suppressed and the influence on the surroundings is small, so that they are often used for forming a passivation film on the Al wiring layer.

【0005】[0005]

【発明が解決しようとする課題】しかし、デバイスのデ
ザインルールが1μm以下の場合、層間絶縁膜などの膜
質の善し悪しがデバイス特性に大きな影響を及ぼし、熱
的CVD法により作成された層間絶縁膜にも新たに次の
ような問題が生じてきている。即ち、 形成された絶縁膜の密度が小さい 形成された絶縁膜中に水分(H2O)やSi-OH のような結
合を含んでいる Si-H等のような結合を含んでいる場合があるために、 絶縁耐圧の低下 リーク電流の増大 Al膜等のコロージョン 等による信頼性にかかわる問題を引き起こすことがあ
る。
However, when the design rule of the device is 1 μm or less, the quality of the film such as the interlayer insulating film has a great influence on the device characteristics, and the interlayer insulating film formed by the thermal CVD method has a great influence. In addition, the following problems are emerging. That is, the density of the formed insulating film is low. In some cases, the formed insulating film contains a bond such as Si-H that contains a bond such as moisture (H 2 O) or Si-OH. As a result, the breakdown voltage may decrease, the leak current may increase, and problems such as corrosion due to corrosion of the Al film or the like may occur.

【0006】この問題を解決するためには、 できるだけ高温下で膜形成を行う できるだけ成長速度を小さくして膜形成を行う TEOSを用いた方法ではO3 濃度をできるだけ高め
る 成膜後、できるかぎり高温で膜をアニールする 等が行われる必要があるが、それぞれ限界がある。例え
ば、下部Al配線層を被覆する層間絶縁膜を形成する場
合にはSi基板へのAlの拡散やヒロックの発生などの観
点から温度を450 ℃以上にすることは望ましくない。ま
た、量産性を確保するため成長速度を余り小さくできな
い。
In order to solve this problem, the film is formed at a temperature as high as possible. The film is formed at a growth rate as low as possible. In the method using TEOS, the O 3 concentration is increased as much as possible. It is necessary to anneal the film, etc., but there are limits to each. For example, when an interlayer insulating film covering the lower Al wiring layer is formed, it is not desirable to set the temperature to 450 ° C. or higher from the viewpoint of Al diffusion into the Si substrate and generation of hillocks. Further, the growth rate cannot be reduced so much in order to ensure mass productivity.

【0007】本発明は、かかる従来の問題点に鑑みてな
されたもので、低温の熱的CVD法により形成された絶
縁膜の膜質の改良を行うことができる半導体装置の製造
方法を提供することを目的とするものである。
The present invention has been made in view of the above conventional problems, and provides a method of manufacturing a semiconductor device capable of improving the film quality of an insulating film formed by a low temperature thermal CVD method. The purpose is.

【0008】[0008]

【課題を解決するための手段】上記課題は、第1に、化
学気相成長法により被形成体上に絶縁膜を形成した後、
該被形成体の温度を上げてアンモニア(NH3 )のプラ
ズマガスに曝すことを特徴とする半導体装置の製造方法
によって達成され、第2に、前記プラズマガスに曝して
いる間、前記被形成体の温度が350 〜450℃の範囲にあ
ることを特徴とする第1の発明に記載の半導体装置の製
造方法によって達成され、第3に、前記絶縁膜が形成さ
れる化学気相成長法は、 反応ガス:モノシラン(SiH4 )/酸素(O2 )混合
ガス 温度:350 〜450 ℃ の条件により行われるものであることを特徴とする第1
の発明に記載の半導体装置の製造方法によって達成さ
れ、第4に、前記絶縁膜が形成される化学気相成長法
は、 反応ガス:有機シラン(TEOS)/オゾン(O3 )混
合ガス 温度:350 〜450 ℃ の条件により行われるものであることを特徴とする第1
の発明に記載の半導体装置の製造方法によって達成さ
れ、第5に、前記化学気相成長法により形成された絶縁
膜は不純物がドープされた絶縁膜であることを特徴とす
る第1の発明に記載の半導体装置の製造方法によって達
成され、第6に、前記不純物がドープされた絶縁膜はP
SG膜,BSG膜或いはBPSG膜のいずれかであるこ
とを特徴とする第5の発明に記載の半導体装置の製造方
法によって達成され、第7に、前記化学気相成長法は常
圧下で行われるものであることを特徴とする第1〜第6
の発明のいずれかに記載の半導体装置の製造方法によっ
て達成され、第8に、前記化学気相成長法は減圧下で行
われるものであることを特徴とする第1〜第6の発明の
いずれかに記載の半導体装置の製造方法によって達成さ
れ、第9に、第1の発明に記載の製造方法を2回以上繰
り返し行うことにより前記被形成体上に絶縁膜を形成す
ることを特徴とする半導体装置の製造方法によって達成
される。
The above-mentioned problems are as follows. First, after forming an insulating film on an object to be formed by chemical vapor deposition,
This is achieved by a method for manufacturing a semiconductor device, which comprises raising the temperature of the object to be formed and exposing it to a plasma gas of ammonia (NH 3 ), and secondly, the object to be formed during the exposure to the plasma gas. The temperature is in the range of 350 to 450 ° C., which is achieved by the method for manufacturing a semiconductor device according to the first invention, and thirdly, the chemical vapor deposition method in which the insulating film is formed, Reaction gas: monosilane (SiH 4 ) / oxygen (O 2 ) mixed gas Temperature: 350 to 450 ° C.
Fourthly, the chemical vapor deposition method, which is achieved by the method for manufacturing a semiconductor device according to the invention described in 1) above, forms an insulating film, using a reaction gas: organosilane (TEOS) / ozone (O 3 ) mixed gas; First, characterized in that it is carried out under the condition of 350 to 450 ℃
And a fifth aspect of the present invention, wherein the insulating film formed by the chemical vapor deposition method is an insulating film doped with impurities. Sixthly achieved by the method for manufacturing a semiconductor device described above, and sixthly, the insulating film doped with the impurity is P
This is achieved by the method for manufacturing a semiconductor device according to the fifth invention, which is one of an SG film, a BSG film and a BPSG film. Seventh, the chemical vapor deposition method is performed under normal pressure. First to sixth characterized in that
Any one of the first to sixth inventions, which is achieved by the method for manufacturing a semiconductor device according to any one of the inventions, and eighthly, the chemical vapor deposition method is performed under reduced pressure. A ninth aspect of the present invention is achieved by the method of manufacturing a semiconductor device described above, and ninthly, an insulating film is formed on the formation object by repeating the manufacturing method described in the first invention twice or more. This is achieved by a method of manufacturing a semiconductor device.

【0009】[0009]

【作用】本発明の作用について本願発明者の行った実験
に基づいて説明する。図4(a),(b),図5
(c),図6(a),(b),図7(c),(d)は本
願発明者の行った実験結果である。また、図8(a)
は、本願発明者の行った実験に用いたプラズマ処理装置
の構成等を示す図である。
The operation of the present invention will be described based on the experiments conducted by the inventor of the present application. 4 (a), (b), and FIG.
(C), FIG. 6 (a), (b), FIG. 7 (c), (d) are the experimental results conducted by the inventor of the present application. In addition, FIG.
FIG. 3 is a diagram showing a configuration and the like of a plasma processing apparatus used in an experiment conducted by the inventor of the present application.

【0010】この実験に用いた試料は、図3(a),
(b)に示すようにして作成された。即ち、図9に示す
ようなCVD装置により、 反応ガス:有機シラン(TEOS)/オゾン(O3
混合ガス(O3 濃度:5% in O2 ) ウエハ温度:400 ℃ 形成速度:800 〜1000Å/分 のような条件で、膜厚6000〜8000ÅのCVDSiO2膜11
を、Si基板(ウエハ)9上の、熱酸化により形成された
SiO2膜10の上に形成する(図3(a))。
The sample used in this experiment is shown in FIG.
It was prepared as shown in (b). That is, the reaction gas: organosilane (TEOS) / ozone (O 3 ) was used by a CVD apparatus as shown in FIG.
Mixed gas (O 3 concentration: 5% in O 2 ) Wafer temperature: 400 ° C. Forming rate: 800 to 1000Å / min, CVDSiO 2 film 11 of film thickness 6000 to 8000Å
Was formed on the Si substrate (wafer) 9 by thermal oxidation.
It is formed on the SiO 2 film 10 (FIG. 3A).

【0011】次いで、このウエハ9を、例えば図8
(a)に示すような平行平板型のプラズマ処理装置のチ
ャンバ12内のウエハ載置台16に載置した後、ヒータ
で加熱し、ウエハ温度を一定温度に保持し、続いて、ア
ンモニア(NH3 )ガスをガス導入口13からチャンバ
12内に導入した後、RF電源18により周波数13.56
MHzの電力を印加してアンモニアガスを活性化・プラ
ズマ化し、所定の時間保持する。ここで、印加電力,プ
ラズマ処理時間及びウエハ温度については以下に示すよ
うに種々の条件で行った。
Then, the wafer 9 is, for example, as shown in FIG.
After being placed on the wafer stage 16 in the chamber 12 of the parallel plate type plasma processing apparatus as shown in (a), it is heated by a heater to keep the wafer temperature at a constant temperature, and then ammonia (NH 3 ) After introducing the gas into the chamber 12 through the gas introduction port 13, the RF power supply 18 causes the frequency of 13.56.
A power of MHz is applied to activate the ammonia gas and turn it into plasma, which is held for a predetermined time. Here, the applied power, plasma processing time, and wafer temperature were set under various conditions as shown below.

【0012】印加電力:100 ,200 ,300 W プラズマ処理時間:1,2,5分 ウエハ温度:200 ,300 ,400 ℃ 次に、このようにして処理されたCVDSiO2膜11aにつ
いて、 電気化学的方法による膜中の含有水分量の調査 赤外吸収スペクトルによる膜の組成の調査 を行った。なお、比較のため、プラズマ処理を行わない
CVDSiO2膜や熱酸化により形成された熱酸化膜につい
ても同様に調査を行った。また、上記と同じCVDSiO2
膜等についてアンモニアのプラズマガスの代わりに、酸
素ガス又は窒素ガスのプラズマガスを用いて処理を行っ
た場合についても同様に調査を行った。その結果を図7
(d)に示す。
Applied power: 100, 200, 300 W Plasma processing time: 1, 2, 5 minutes Wafer temperature: 200, 300, 400 ° C. Next, with respect to the CVD SiO 2 film 11a thus processed, electrochemically Investigation of water content in the film by the method The composition of the film was investigated by infrared absorption spectrum. For comparison, a CVD SiO 2 film not subjected to plasma treatment and a thermal oxide film formed by thermal oxidation were similarly investigated. Also, the same CVD SiO 2 as above
The same investigation was carried out when the film or the like was treated using a plasma gas of oxygen gas or nitrogen gas instead of the plasma gas of ammonia. The result is shown in Fig. 7.
It shows in (d).

【0013】上記の2種類の調査の結果について、それ
ぞれ図4(a),(b),図5(c)、及び図6
(a),(b),図7(c),(d)に示す。最初に、
電気化学的方法による膜中の含有水分量の調査結果につ
いて説明する。図4(a)はウエハ温度400 ℃,プラズ
マ処理時間1分一定の条件での印加電力に対する膜中の
含有水分量(wt%)の変化について示すものであり、
含有水分量はプラズマ処理を行わない試料と比較して半
分程度に減少している。
The results of the above two types of investigations are shown in FIGS. 4 (a), 4 (b), 5 (c) and 6 respectively.
(A), (b), FIG. 7 (c), (d) are shown. At first,
The results of investigation of the water content in the film by the electrochemical method will be described. FIG. 4 (a) shows changes in the water content (wt%) in the film with respect to the applied power under the conditions where the wafer temperature is 400 ° C. and the plasma processing time is 1 minute.
The water content is reduced to about half of that of the sample without plasma treatment.

【0014】また、図4(b) はウエハ温度400 ℃,印
加電力200 W一定の条件でのプラズマ処理時間に対する
膜中の含有水分量(wt%)の変化について示すもので
あり、含有水分量はプラズマ処理を行わない試料と比較
して半分程度に減少している。
FIG. 4 (b) shows changes in the water content (wt%) in the film with respect to the plasma processing time under the conditions of a wafer temperature of 400 ° C. and an applied power of 200 W. Is reduced to about half compared to the sample not subjected to plasma treatment.

【0015】更に、図5(c) は印加電力200 W,プラ
ズマ処理時間1分一定の条件でのウエハ温度に対する膜
中の含有水分量(wt%)の変化について示すものであ
り、含有水分量はプラズマ処理を行わない試料と比較し
て半分程度に減少している。
Further, FIG. 5 (c) shows changes in the water content (wt%) in the film with respect to the wafer temperature under the conditions of an applied power of 200 W and a plasma processing time of 1 minute. Is reduced to about half compared to the sample not subjected to plasma treatment.

【0016】以上の結果によれば、プラズマ処理を行う
ことより水分含有量が減少しているので、CVDSiO2
11aはより緻密になっていると考えられる。次に、赤外
吸収スペクトルによる膜の組成の調査結果について説明
する。図6(a)は、プラズマ処理時間1分,ウエハ温
度400 ℃一定の条件で、処理した試料についてのH2O の
存在を調査した結果で、波数(nm -1 )に対する吸収
度の変化を印加電力をパラメータとして表示している。
なお、縦軸の吸収度は各パラメータに対応する各ライン
についてそれぞれ任意にとってある。その結果によれ
ば、プラズマ処理しないものは水分の結合等のない場合
に相当する点線からはずれてピーク(膨らみ)を有する
が、プラズマ処理を行ったものは、印加電力に関係な
く、H2O の結合を示すピークが消失している。
According to the above results, since the water content is reduced by performing the plasma treatment, the CVD SiO 2 film is formed.
11a is considered to be more precise. Next, the investigation result of the composition of the film by the infrared absorption spectrum will be described. 6 (a) is a plasma treatment time 1 minute, at a wafer temperature 400 ° C. certain conditions, the result of the examination of the presence of of H 2 O for the treated sample, the change in absorbance against wave number (nm -1) The applied power is displayed as a parameter.
The absorbance on the vertical axis is arbitrary for each line corresponding to each parameter. According to the results, those without plasma treatment have peaks (bulges) that deviate from the dotted line corresponding to the case where there is no binding of moisture etc., but those without plasma treatment have H 2 O The peak indicating the binding of has disappeared.

【0017】更に、図6(b)は、印加電力200 W,ウ
エハ温度400 ℃一定の条件でプラズマ処理時間をパラメ
ータとして処理した試料についてのH2O の存在の調査結
果を示すものである。その結果、プラズマ処理時間に関
係なく、プラズマ処理を行ったものは、H2O の結合を示
すピークが消失している。
Further, FIG. 6 (b) shows the examination result of the presence of H 2 O in the sample processed with the plasma processing time as a parameter under the conditions of the applied power of 200 W and the wafer temperature of 400 ° C. As a result, regardless of the plasma treatment time, the peak showing the H 2 O bond disappeared in the plasma-treated product.

【0018】また、図7(c)は、印加電力200 W,プ
ラズマ処理時間1分一定の条件で、ウエハ温度をパラメ
ータとして処理した試料についてのH2O の存在の調査結
果を示すものである。その結果、ウエハ温度が高くなる
に従い、H2O の結合を示すピークが次第に小さくなって
消失している。
Further, FIG. 7 (c) shows the examination result of the presence of H 2 O in the sample processed with the wafer temperature as a parameter under the condition that the applied power is 200 W and the plasma processing time is 1 minute. . As a result, as the wafer temperature rises, the peak showing the H 2 O bond gradually decreases and disappears.

【0019】なお、図7(d)は、比較例として、上記
と同じCVDSiO2膜等についてアンモニアのプラズマガ
スの代わりに、酸素,窒素又はアルゴンのプラズマガス
を用いて処理を行ったものであるが、プラズマ処理時間
が長くなるに従い、H2O の結合を示すピークが次第に小
さくなっている。しかし、アンモニアのプラズマガスの
場合と異なり、実験の範囲内ではプラズマ処理時間が最
大の30分の場合にもそのピークが僅かに認められた。
この結果により、アンモニアのプラズマガスの方が酸
素,窒素又はアルゴンのプラズマガスよりも効果が大き
いことが認められる。
Incidentally, FIG. 7D shows, as a comparative example, the same CVD SiO 2 film as described above was processed using a plasma gas of oxygen, nitrogen or argon instead of the plasma gas of ammonia. However, as the plasma treatment time becomes longer, the peak showing the binding of H 2 O becomes gradually smaller. However, unlike the case of the plasma gas of ammonia, the peak was slightly recognized even in the case of the maximum plasma treatment time of 30 minutes within the range of the experiment.
This result confirms that the ammonia plasma gas is more effective than the oxygen, nitrogen or argon plasma gas.

【0020】以上の2種の異なる調査結果によれば、プ
ラズマ処理を行うことにより、H2Oの結合が消失し、C
VDSiO2膜11aがより緻密になってくる。これは、プラ
ズマ中の活性ラジカル粒子がCVDSiO2膜11の表面に
衝突することにより、また放電によって発生する紫外光
によりCVDSiO2膜11表面及び内部が照射を受けるこ
とにより、H2O 等がCVDSiO2膜11の外に排出される
ためと考えられる。
According to the results of the two different investigations described above, the plasma treatment causes the disappearance of the H 2 O bond, and
The VDSiO 2 film 11a becomes denser. This is because active radical particles in the plasma collide with the surface of the CVDSiO 2 film 11, also by the ultraviolet light generated by the discharge CVDSiO 2 film 11 surface and internal irradiated, H 2 O, and the like are CVDSiO 2 It is considered that this is because it is discharged to the outside of the membrane 11.

【0021】以上のように、本発明のプラズマ処理によ
れば、水分(H2O)等の結合を消失させて、低温で形成さ
れたCVDSiO2膜11aの緻密性を増しているので、CV
DSiO2膜11aの内部から水分等の生成の原因になる要因
を取り除くとともに、CVDSiO2膜11aの外部からの水
分等の浸入を防止することができる。
As described above, according to the plasma treatment of the present invention, the bond of moisture (H 2 O) and the like is eliminated, and the denseness of the CVD SiO 2 film 11a formed at a low temperature is increased.
As well as eliminating the factors that from the inside of DSIO 2 film 11a causes the production of water, etc., it is possible to prevent intrusion of moisture or the like from the outside of the CVD SiO 2 film 11a.

【0022】[0022]

【実施例】以下、図面を参照しながら本発明の実施例に
ついて説明する。 本発明の製造方法の第1の実施例 図1(a)〜(d)は本発明の第1の実施例の層間絶縁
膜の形成方法を説明する断面図である。
Embodiments of the present invention will be described below with reference to the drawings. First Embodiment of Manufacturing Method of the Present Invention FIGS. 1A to 1D are sectional views illustrating a method of forming an interlayer insulating film according to a first embodiment of the present invention.

【0023】また、図9は層間絶縁膜の形成に用いられ
るCVD装置、図8(a)は、本発明の第1の実施例に
係る、図9のCVD装置により形成された層間絶縁膜の
プラズマ処理に用いられるプラズマ処理装置の構成図で
ある。
FIG. 9 shows a CVD apparatus used for forming an interlayer insulating film, and FIG. 8A shows an interlayer insulating film formed by the CVD apparatus shown in FIG. 9 according to the first embodiment of the present invention. It is a block diagram of the plasma processing apparatus used for plasma processing.

【0024】まず、このようなCVD装置及びプラズマ
処理装置について説明する。 (イ)実施例に用いられるCVD装置 図9はTEOS/O3 混合ガスを用いた熱的CVD法に
よりSiO2膜を形成するCVD装置である。
First, such a CVD apparatus and plasma processing apparatus will be described. (A) CVD apparatus used in Examples FIG. 9 shows a CVD apparatus for forming a SiO 2 film by a thermal CVD method using a TEOS / O 3 mixed gas.

【0025】同図において、26はチャンバ、27はチ
ャンバ26内に反応ガスを導入するための反応ガス導入
口、28はチャンバ12内を減圧したり、処理済のガス
等をチャンバ26から排出したりするための排気口、3
0は被形成体としてのウエハ1が載置され、ウエハ1を
加熱するヒータが内蔵されているウエハ載置台、31は
反応ガスをウエハ1上に降り注せるガスシャワーであ
る。
In the figure, reference numeral 26 is a chamber, 27 is a reaction gas inlet for introducing a reaction gas into the chamber 26, 28 is a pressure reducing inside the chamber 12, and a processed gas or the like is discharged from the chamber 26. Exhaust outlet for 3
Reference numeral 0 is a wafer mounting table on which a wafer 1 as a formation object is mounted and a heater for heating the wafer 1 is built in, and 31 is a gas shower for pouring a reaction gas onto the wafer 1.

【0026】また、32aは反応ガスをチャンバ26に送
るガス配管で、オゾン(O3 )ガスやTEOS溶液を含
む窒素ガスその他を流すガス配管32b,32c,32e,32
gが接続されている。32bは酸素(O2 )ガス、又はオ
ゾン発生装置33により形成されたオゾンガスを流すガ
ス配管、32cはTEOS溶液を含む窒素(N2 )ガスを
流すガス配管、32eはTMPO又はTMOP(Tri Mety
l Phosphate :PO(OCH 3)3 ;以下、TMPOと称す。)
溶液を含む窒素ガスを流すガス配管、32gはTEB(Tr
i Etyl Borate )溶液を含む窒素ガスを流すガス配管
で、それぞれのガス配管32b,32c,32e,32gに、通
流/停止を調整するバルブ35a〜35c,35e,35gが設
けられている。更に、32d,32f及び32hはそれぞれ窒
素ガスをTEOS溶液,TMPO溶液及びTEB溶液に
送るガス配管で、それぞれのガス配管32d,32f,32h
に、通流/停止を調整するバルブ35d,35f,35hが設
けられている。
32a sends the reaction gas to the chamber 26.
Ozone (O3) Including gas and TEOS solution
Gas pipes 32b, 32c, 32e, 32 for supplying nitrogen gas and others
g is connected. 32b is oxygen (O2) Gas or Oh
A gas for flowing the ozone gas formed by the ozone generator 33.
The pipe 32c is a nitrogen (N) containing TEOS solution.2) Gas
Flowing gas pipe, 32e is TMPO or TMOP (Tri Mety
l Phosphate: PO (OCH 3)3Hereinafter referred to as TMPO. )
Gas pipe for flowing nitrogen gas containing solution, 32 g is TEB (Tr
i Etyl Borate) Gas pipe for flowing nitrogen gas containing solution
To the respective gas pipes 32b, 32c, 32e, 32g.
Valves 35a-35c, 35e, 35g for adjusting flow / stop are installed.
It has been burned. Furthermore, 32d, 32f and 32h are respectively
Elementary gas into TEOS solution, TMPO solution and TEB solution
Gas pipes to send, 32d, 32f, 32h
The valves 35d, 35f, 35h for adjusting the flow / stop are installed in the
It has been burned.

【0027】また、33はガス配管32bと接続されてい
るオゾン発生装置、34a〜34cはそれぞれTEOS溶
液,TMPO溶液及びTEB溶液を加熱・保温するヒー
タ、36a〜36dは酸素ガスやキャリアガスとしての窒素
ガスの流量を調整するマスフローコントローラである。
Further, 33 is an ozone generator connected to the gas pipe 32b, 34a to 34c are heaters for heating and keeping the TEOS solution, TMPO solution and TEB solution respectively, and 36a to 36d are oxygen gas and carrier gas. It is a mass flow controller that adjusts the flow rate of nitrogen gas.

【0028】なお、TMPO溶液はPSG(リンガラ
ス) 膜を形成する際に用いられ、TEB溶液はBSG
(ボロンガラス)膜を形成する際に用いられ、更にBP
SG(ボロン−リンガラス)膜を形成する際にはこれら
の溶液が両方用いられる。 (ロ)実施例に用いられるプラズマ処理装置 また、図8(a)は平行平板型のプラズマ処理装置で、
図中符号12はチャンバ、13は処理ガスとしてのアン
モニア(NH3 )ガスをチャンバ12内に導入するガス
導入口、14はチャンバ12内を減圧したり、処理済等
のガスを排出したりするための排気口、16はウエハ1
を加熱するヒータが内蔵されたウエハ載置台、17はガ
スをプラズマ化するための一方の電極で、この電極17
に接続されているRF電源18により、この電極17
と、アースされているウエハ載置台16との間に交流の
電圧を印加し、チャンバ12内に導入された処理ガスを
プラズマ化する。
The TMPO solution is used when forming a PSG (phosphorus glass) film, and the TEB solution is BSG.
Used when forming a (boron glass) film, and further BP
Both of these solutions are used when forming an SG (boron-phosphorus glass) film. (B) Plasma processing apparatus used in the embodiment Further, FIG. 8A shows a parallel plate type plasma processing apparatus,
In the figure, reference numeral 12 is a chamber, 13 is a gas inlet for introducing an ammonia (NH 3 ) gas as a processing gas into the chamber 12, and 14 is a pressure reducing inside the chamber 12 and a gas such as a processed gas is discharged. Exhaust port 16 for the wafer 1
A wafer mounting table having a built-in heater for heating the gas, and 17 is one electrode for converting gas into plasma.
An RF power source 18 connected to
AC voltage is applied between the wafer and the wafer mounting table 16 which is grounded, and the processing gas introduced into the chamber 12 is turned into plasma.

【0029】更に、図8(b)はバッチ処理が可能なホ
ットウオール型の他のプラズマ処理装置で、図中符号1
9は石英管からなるチャンバ、20は処理ガスとしての
アンモニアガスをチャンバ19内に導入するガス導入
口、21はチャンバ19内を減圧したり、処理済等のガ
スを排出したりするための排気口、23はガスをプラズ
マ化するための一対の放電用電極で、一方の電極に接続
されているRF電源24により、一方の電極と、アース
されている他方の電極との間に交流の電圧を印加し、チ
ャンバ19内に導入された処理ガスをプラズマ化する。 (ハ)本発明の第1の実施例の層間絶縁膜の形成方法 次に、図9のCVD装置と図8(a)のプラズマ処理装
置とを用いて、半導体基板上に層間絶縁膜を形成する本
発明の実施例について図1(a)〜(d)を参照しなが
ら説明する。
Further, FIG. 8 (b) shows another hot-wall type plasma processing apparatus capable of batch processing.
Reference numeral 9 is a chamber made of a quartz tube, 20 is a gas inlet for introducing ammonia gas as a processing gas into the chamber 19, and 21 is exhaust gas for decompressing the inside of the chamber 19 or for discharging a gas such as a processed gas. Mouth and 23 are a pair of discharge electrodes for converting the gas into plasma, and an AC voltage is applied between one electrode and the other electrode grounded by an RF power source 24 connected to the one electrode. Is applied to turn the processing gas introduced into the chamber 19 into plasma. (C) Method for Forming Interlayer Insulating Film of First Embodiment of Present Invention Next, an interlayer insulating film is formed on a semiconductor substrate by using the CVD apparatus shown in FIG. 9 and the plasma processing apparatus shown in FIG. 8A. An embodiment of the present invention will be described with reference to FIGS.

【0030】まず、図1(a)に示すように、Si基板
(ウエハ:半導体基板)1上に熱酸化によりSiO2膜2を
形成した後、SiO2膜2上にAl配線3a〜3cを形成す
る。以上が被形成体を構成する。
First, as shown in FIG. 1A, a SiO 2 film 2 is formed on a Si substrate (wafer: semiconductor substrate) by thermal oxidation, and then Al wirings 3a to 3c are formed on the SiO 2 film 2. Form. The above constitutes the object to be formed.

【0031】次いで、図9のCVD装置のチャンバ26
内のウエハ載置台30にウエハ1を載置した後、ウエハ
1をヒータにより加熱し、温度約400 ℃に保持するとと
もに、バルブ35a,35bを開放して酸素ガスをオゾン発
生器33に通流させ、マスフローコントローラ36aを調
整しながら、酸素ガス中のオゾンガス濃度が約1%にな
るようにしてガス配管32に導く。また、このとき同時
にバルブ35c,35dを開放し、マスフローコントローラ
36bを調整しながら、TEOS溶液を含む所定の流量の
窒素ガスをガス配管32に導く。更に、このようにして
ガス配管32に導かれたTEOS/O3 の混合ガスはチ
ャンバ26のガス導入口27を通過してチャンバ26内
に導入される。その結果、ウエハ1上で反応が起こり、
CVDSiO2膜4が形成され始める。この状態を所定時間
保持し、ウエハ1上のAl配線3a〜3cを被覆して膜
厚約8000ÅのCVDSiO2膜(絶縁膜)4を形成する(図
1(b))。
Next, the chamber 26 of the CVD apparatus shown in FIG.
After mounting the wafer 1 on the wafer mounting table 30 inside, the wafer 1 is heated by the heater to maintain the temperature at about 400 ° C., and the valves 35a and 35b are opened to allow the oxygen gas to flow to the ozone generator 33. Then, while adjusting the mass flow controller 36a, the ozone gas concentration in the oxygen gas is guided to the gas pipe 32 so that the ozone gas concentration becomes about 1%. At the same time, the valves 35c and 35d are opened at the same time, and the mass flow controller
While adjusting 36b, a predetermined flow rate of nitrogen gas containing the TEOS solution is introduced into the gas pipe 32. Further, the mixed gas of TEOS / O 3 thus introduced into the gas pipe 32 passes through the gas introduction port 27 of the chamber 26 and is introduced into the chamber 26. As a result, a reaction occurs on the wafer 1,
The CVDSiO 2 film 4 begins to be formed. This state is maintained for a predetermined time, and the Al wirings 3a to 3c on the wafer 1 are covered to form a CVD SiO 2 film (insulating film) 4 having a film thickness of about 8000Å (FIG. 1B).

【0032】次に、ウエハ1をCVD装置のチャンバ2
6内から取出し、CVDSiO2膜4を改質するため、図8
(a)に示す平行平板型のプラズマ処理装置のチャンバ
12内のウエハ載置台16に載置する。
Next, the wafer 1 is transferred to the chamber 2 of the CVD apparatus.
In order to modify the CVD SiO 2 film 4 from the inside of FIG.
The parallel plate type plasma processing apparatus shown in (a) is mounted on the wafer mounting table 16 in the chamber 12.

【0033】その後、ウエハ載置台16に内蔵されたヒ
ータによりウエハ1を加熱し、ウエハ温度を約400℃
に保持するとともに、排気口14からチャンバ12内を
排気し、所定の圧力に達したら、ガス導入口13からア
ンモニアガスを導入し、チャンバ12内の圧力を約1To
rrに保持する。
After that, the wafer 1 is heated by the heater built in the wafer mounting table 16 and the wafer temperature is raised to about 400.degree.
And the inside of the chamber 12 is exhausted from the exhaust port 14, and when a predetermined pressure is reached, ammonia gas is introduced from the gas introduction port 13 to reduce the pressure in the chamber 12 to about 1 To.
Hold in rr.

【0034】次いで、RF電源18により、電極17と
ウエハ載置台16間に周波数13.56MHzの高周波電力
約200Wを印加し、アンモニアガスをプラズマ化す
る。そして、この状態で1分間保持すると、CVDSiO2
膜4の改質が終了する(図1(c),(d))。
Next, a high frequency power of about 200 W having a frequency of 13.56 MHz is applied between the electrode 17 and the wafer mounting table 16 by the RF power source 18 to turn ammonia gas into plasma. Then, if this state is maintained for 1 minute, CVDSiO 2
The modification of the film 4 is completed (FIGS. 1C and 1D).

【0035】以上のようにして形成されたCVDSiO2
4は、 電気化学的方法による膜中の含有水分量の調査(図4
(a),(b),図5(c)参照) 赤外吸収スペクトルによる膜の組成の調査(図6
(a),(b),図7(c),(d)参照) を行った結果によれば、プラズマ処理を行うことより、
図4(a),(b),図5(c)に示すように、処理し
ない場合と比較して含有水分量が約半分程度に減少し、
図6(a),(b),図7(c)に示すように、水分
(H2O)の結合を示すピーク(膨らみ)が消失する。従っ
て、CVDSiO2膜11aはより緻密になっていると考えら
れる。いま、このCVDSiO2膜4を大気中に一週間放置
したが、CVDSiO2膜4中の含有水分量には変化がなか
った。このことは、CVDSiO2膜4aの内部から水分の
生成の原因になる要因が取り除かれており、かつCVD
SiO2膜4の外部からの新たな水分の侵入が阻止されてい
ることを示し、CVDSiO2膜11aがより緻密になってい
ることを示している。これは、プラズマ中の活性ラジカ
ル粒子がCVDSiO2膜11の表面に衝突することによ
り、また放電によって発生する紫外光によりCVDSiO2
膜11表面及び内部が照射を受けることにより、H2O 等
がCVDSiO2膜11の外に排出されるためと考えられ
る。
The CVD SiO 2 film 4 formed as described above was examined for the amount of water contained in the film by an electrochemical method (see FIG. 4).
(A), (b), and FIG. 5 (c)) Investigation of film composition by infrared absorption spectrum (FIG. 6)
(A), (b), and FIG. 7 (c), (d)), the results show that, by performing the plasma treatment,
As shown in FIGS. 4 (a), (b), and FIG. 5 (c), the water content is reduced to about half as compared with the case without treatment,
As shown in FIGS. 6 (a), 6 (b) and 7 (c), the peak (bulge) indicating the binding of water (H 2 O) disappears. Therefore, it is considered that the CVD SiO 2 film 11a is more dense. Now, this CVDSiO 2 film 4 was left in the atmosphere for one week, but the water content in the CVDSiO 2 film 4 did not change. This eliminates the factor that causes the generation of water from the inside of the CVD SiO 2 film 4a, and
It indicates that the entry of new moisture from the outside of the SiO 2 film 4 is blocked, indicating that CVD SiO 2 film 11a becomes denser. This, CVD SiO 2 active radical particles in the plasma by colliding with the surface of the CVD SiO 2 film 11, and by the ultraviolet light generated by the discharge
It is considered that H 2 O and the like are discharged to the outside of the CVD SiO 2 film 11 by the irradiation of the surface and the inside of the film 11.

【0036】なお、図7(d)は、比較例として、上記
と同じCVDSiO2膜等についてアンモニアのプラズマガ
スの代わりに、酸素,窒素又はアルゴンのプラズマガス
を用いて処理を行ったものであるが、プラズマ処理時間
が長くなるに従い、H2O の結合を示すピークが次第に小
さくなっている。しかし、アンモニアのプラズマガスの
場合と異なり、実験の範囲内ではプラズマ処理時間が最
大の30分の場合にもそのピークが僅かに認められた。
この結果により、アンモニアのプラズマガスの方が酸
素,窒素又はアルゴンのプラズマガスよりも効果が大き
いことが認められる。
As a comparative example, FIG. 7D shows that the same CVD SiO 2 film as described above was processed by using oxygen, nitrogen or argon plasma gas instead of ammonia plasma gas. However, as the plasma treatment time becomes longer, the peak showing the binding of H 2 O becomes gradually smaller. However, unlike the case of the plasma gas of ammonia, the peak was slightly recognized even in the case of the maximum plasma treatment time of 30 minutes within the range of the experiment.
This result confirms that the ammonia plasma gas is more effective than the oxygen, nitrogen or argon plasma gas.

【0037】以上のように、本発明の第1の実施例の層
間絶縁膜の形成方法によれば、低温でCVDSiO2膜4の
形成を行っているので、Al配線3a〜3cのヒロック
等の発生を防止することができる。
As described above, according to the method for forming an interlayer insulating film of the first embodiment of the present invention, since the CVD SiO 2 film 4 is formed at a low temperature, hillocks or the like of Al wirings 3a to 3c are not formed. Occurrence can be prevented.

【0038】また、プラズマ処理を行っているので、低
温形成であるために形成時に多くの水分(H2O)やSi-OH
,Si-H等のような結合を含んでいるCVDSiO2膜4a
からこれらが除去され、CVDSiO2膜4aが緻密化する
ので、CVDSiO2膜4aの内部から水分の生成の原因に
なる要因が取り除かれるとともに、CVDSiO2膜4aの
外部からの水分等の浸入を防止することができる。
Further, since the plasma treatment is carried out, since it is formed at a low temperature, a large amount of moisture (H 2 O) and Si-OH are formed at the time of formation.
, Si-H, etc. containing a CVDSiO 2 film 4a containing a bond
Since these are removed from the CVD SiO 2 film 4a and the CVD SiO 2 film 4a is densified, the factor that causes the generation of water from the inside of the CVD SiO 2 film 4a is removed, and the entry of water and the like from the outside of the CVD SiO 2 film 4a is prevented. can do.

【0039】これにより、CVDSiO2膜4a自体の絶縁
耐圧の低下,後にCVDSiO2膜4a上に形成される上部
のAl配線と下部のAl配線3a〜3cとの間のリーク
電流の増大,Al配線3a〜3c等のコロージョン等に
よる信頼性の低下を防止することができる。
As a result, the withstand voltage of the CVD SiO 2 film 4a itself is lowered, the leak current between the upper Al wiring and the lower Al wirings 3a to 3c formed on the CVD SiO 2 film 4a is increased, and the Al wiring is increased. It is possible to prevent a decrease in reliability due to corrosion or the like of 3a to 3c.

【0040】なお、第1の実施例では、CVDSiO2膜4
としてTEOS−O3 混合ガス,温度:400 ℃の条件で
形成されたものを用いているが、温度条件として350 〜
450℃の範囲で形成することができる。また、反応ガ
ス:シラン(SiH4)/酸素(O 2)混合ガス,温度:350
〜450 ℃の条件で形成されたものを用いることもでき
る。
In the first embodiment, CVDSiO is used.2Membrane 4
As TEOS-O3Mixed gas, temperature: 400 ℃
Although the formed one is used, the temperature condition is 350-
It can be formed in the range of 450 ° C. Also, the reaction
Space: Silane (SiHFour) / Oxygen (O 2) Mixed gas, temperature: 350
It is also possible to use those formed under the conditions of ~ 450 ° C.
It

【0041】更に、プラズマ処理の際、ウエハ温度を4
00℃としているが、200〜400℃の範囲でも可能
である。また、プラズマ化のための高周波電力を200
Wとしているが、100〜300W程度でも可能であ
る。 本発明の製造方法の第2の実施例 図2(a)〜(d)は、本発明の製造方法の第2の実施
例の層間絶縁膜の形成方法を説明する断面図である。
Further, during the plasma processing, the wafer temperature is set to 4
Although the temperature is set to 00 ° C, it is also possible to set it in the range of 200 to 400 ° C. In addition, the high frequency power for plasma generation is 200
Although it is set to W, it is possible to set it to about 100 to 300 W. Second Embodiment of Manufacturing Method of the Present Invention FIGS. 2A to 2D are cross-sectional views illustrating a method of forming an interlayer insulating film according to a second embodiment of the manufacturing method of the present invention.

【0042】第1の実施例と異なるところは、一度に所
定の膜厚8000Åを形成するのではなくて、膜厚2000Å毎
に本発明の製造方法を適用して最終的に所定の膜厚8000
Åを形成するようにしたものである。
The difference from the first embodiment is that instead of forming a predetermined film thickness of 8000Å at once, the manufacturing method of the present invention is applied every 2000Å film thickness to finally obtain a predetermined film thickness of 8000Å.
It is designed to form Å.

【0043】まず、図2(a)に示すように、Si基板
(ウエハ:半導体基板)1上に熱酸化によりSiO2膜2を
形成した後、Al配線3a〜3cを形成する。なお、以
上が被形成体を構成する。
First, as shown in FIG. 2A, after a SiO 2 film 2 is formed on a Si substrate (wafer: semiconductor substrate) 1 by thermal oxidation, Al wirings 3a to 3c are formed. Note that the above constitutes the object to be formed.

【0044】次いで、図9のCVD装置を用い、TEO
S/O3 の混合ガスにより、第1の実施例と同様にして
膜厚約2000Åの第1のCVD膜SiO2膜(絶縁膜)5を形
成する。
Then, using the CVD apparatus shown in FIG.
A first CVD film SiO 2 film (insulating film) 5 having a film thickness of about 2000 Å is formed by a mixed gas of S / O 3 in the same manner as in the first embodiment.

【0045】次いで、図8(a)のプラズマ処理装置を
用いて第1のCVD膜SiO2膜5をウエハ温度約400 ℃の
条件で、約1分間プラズマ化されたアンモニアガスに曝
す。このとき、図4(a),図5(c),図6(a),
(b),図7(c),(d)(以下、図4(a)等と称
す。)に示すように、第1のCVD膜SiO2膜5は膜厚が
充分に薄いので、全膜厚にわたり膜質が改良される。
Next, the first CVD film SiO 2 film 5 is exposed to ammonia gas which has been turned into plasma for about 1 minute under the condition of the wafer temperature of about 400 ° C. by using the plasma processing apparatus shown in FIG. 8A. At this time, FIG. 4 (a), FIG. 5 (c), FIG. 6 (a),
As shown in (b), FIG. 7 (c), and (d) (hereinafter referred to as FIG. 4 (a), etc.), the first CVD film SiO 2 film 5 has a sufficiently thin film thickness. The film quality is improved over the film thickness.

【0046】次に、図2(a)に示す工程と同様にして
膜厚約2000Åの第2のCVDSiO2膜(絶縁膜)6を形成
し、プラズマ化されたアンモニアガスによりプラズマ処
理する(図2(b))。このとき、図4(a)等に示す
ように、第2のCVD膜SiO2膜6も膜厚が充分に薄いの
で、全膜厚にわたり膜質が改良される。
Then, a second CVD SiO 2 film (insulating film) 6 having a film thickness of about 2000 Å is formed in the same manner as the step shown in FIG. 2 (b)). At this time, as shown in FIG. 4A and the like, the second CVD film SiO 2 film 6 is also sufficiently thin, so that the film quality is improved over the entire film thickness.

【0047】次いで、上記と同様にして膜厚約2000Åの
第3のCVDSiO2膜(絶縁膜)7を形成し、プラズマ処
理する(図2(c))。続いて、第4のCVDSiO2
(絶縁膜)8を形成し、プラズマ処理する(図2
(d))。このとき、図4(a)等に示すように、第3
及び第4のCVD膜SiO2膜7,8もそれぞれ膜厚が充分
に薄いので、それぞれの全膜厚にわたり膜質が改良され
る。
Then, a third CVD SiO 2 film (insulating film) 7 having a film thickness of about 2000 Å is formed in the same manner as above, and plasma processing is performed (FIG. 2 (c)). Subsequently, a fourth CVD SiO 2 film (insulating film) 8 is formed and plasma processing is performed (FIG. 2).
(D)). At this time, as shown in FIG.
Since the fourth CVD film SiO 2 films 7 and 8 are sufficiently thin, the film quality is improved over the entire film thickness.

【0048】以上のように、本発明の第2の実施例によ
れば、充分に薄い膜厚2000Å毎に本発明の製造方法を適
用して最終的に所定の膜厚8000Åを形成しているので、
第1の実施例に比較して、全体としてのCVDSiO2膜5
〜8の膜質を一層改良することができる。
As described above, according to the second embodiment of the present invention, the manufacturing method of the present invention is applied every 2000 Å of sufficiently thin film thickness to finally form a predetermined film thickness of 8000 Å. So
Compared to the first embodiment, the CVDSiO 2 film 5 as a whole
The film quality of ~ 8 can be further improved.

【0049】[0049]

【発明の効果】以上のように、本発明の半導体装置の製
造方法によれば、低温で形成されたCVDSiO2膜をアン
モニアガスを用いてプラズマ処理することにより、CV
DSiO2膜の形成後に膜中に含まれていたH2O やSi-OH ,
Si-H等のような結合を消失させ、CVDSiO2膜をより緻
密にすることができる。
As described above, according to the method of manufacturing a semiconductor device of the present invention, the CVD SiO 2 film formed at a low temperature is subjected to plasma treatment using ammonia gas, and thus CV
H 2 O and Si-OH contained in the film after the formation of the DSiO 2 film,
Bonds such as Si—H can be eliminated to make the CVDSiO 2 film more dense.

【0050】これにより、CVDSiO2膜自体の絶縁耐圧
の低下,後にCVDSiO2膜上に形成される上部のAl配
線と下部のAl配線との間のリーク電流の増大,Al配
線のコロージョン等による信頼性の低下を防止すること
ができる。
As a result, the dielectric strength of the CVDSiO 2 film itself is lowered, the leak current between the upper Al wiring and the lower Al wiring formed on the CVDSiO 2 film is increased, and the reliability of the Al wiring due to corrosion or the like. It is possible to prevent deterioration of sex.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例の製造方法について説明
する断面図である。
FIG. 1 is a cross-sectional view illustrating a manufacturing method according to a first embodiment of the present invention.

【図2】本発明の第2の実施例の製造方法について説明
する断面図である。
FIG. 2 is a cross-sectional view explaining the manufacturing method of the second embodiment of the present invention.

【図3】本発明の製造方法の実験用試料断面図である。FIG. 3 is a cross-sectional view of an experimental sample of the manufacturing method of the present invention.

【図4】本発明の製造方法により形成されたCVDSiO2
膜の含有水分量の調査結果についての比較説明図(その
1)である。
FIG. 4 is a CVD SiO 2 formed by the manufacturing method of the present invention.
It is a comparison explanatory view (the 1) about the investigation result of the water content of a membrane.

【図5】本発明の製造方法により形成されたCVDSiO2
膜の含有水分量の調査結果についての比較説明図(その
2)である。
FIG. 5: CVD SiO 2 formed by the manufacturing method of the present invention
It is a comparison explanatory view (the 2) about the investigation result of the water content of a membrane.

【図6】本発明の製造方法により形成されたCVDSiO2
膜の赤外吸収スペクトルの調査結果についての比較説明
図(その1)である。
FIG. 6 is CVDSiO 2 formed by the manufacturing method of the present invention.
It is a comparison explanatory view (the 1) about the investigation result of the infrared absorption spectrum of a film.

【図7】本発明の製造方法により形成されたCVDSiO2
膜の赤外吸収スペクトルの調査結果についての比較説明
図(その2)である。
FIG. 7: CVD SiO 2 formed by the manufacturing method of the present invention
It is a comparison explanatory view (the 2) about the investigation result of the infrared absorption spectrum of a film.

【図8】本発明の実施例に係るプラズマ処理装置の概略
構成図である。
FIG. 8 is a schematic configuration diagram of a plasma processing apparatus according to an embodiment of the present invention.

【図9】本発明の実施例に係るCVD膜形成装置の概略
構成図である。
FIG. 9 is a schematic configuration diagram of a CVD film forming apparatus according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1,9 Si基板(ウエハ;半導体基板)、 2,10 SiO2膜、 3a〜3c Al配線、 4,4a,11,11a CVDSiO2膜(絶縁膜)、 5 第1のCVDSiO2膜(絶縁膜)、 6 第2のCVDSiO2膜(絶縁膜)、 7 第3のCVDSiO2膜(絶縁膜)、 8 第4のCVDSiO2膜(絶縁膜)、 12,19,26 チャンバ、 13,20,27 ガス導入口、 14,21,28 排気口、 16,30 ウエハ載置台(ヒータ)、 17,23 電極、 18,24 RF電源、 25,34a〜34c ヒータ、 31 ガスシャワー、 32a〜32h ガス配管、 33 オゾン発生器、 35a〜35h バルブ、 36a〜36d マスフローコントローラ。1, 9 Si substrate (wafer; semiconductor substrate), 2,10 SiO 2 film, 3 a to 3 c Al wiring, 4, 4a, 11, 11a CVD SiO 2 film (insulating film), 5 the first CVD SiO 2 film (insulating film ), 6 2nd CVDSiO 2 film (insulating film), 7 3rd CVDSiO 2 film (insulating film), 8 4th CVDSiO 2 film (insulating film), 12, 19, 26 chamber, 13, 20, 27 Gas inlet port, 14, 21, 28 exhaust port, 16, 30 Wafer mounting table (heater), 17, 23 electrode, 18, 24 RF power source, 25, 34a to 34c heater, 31 gas shower, 32a to 32h gas pipe, 33 Ozone generator, 35a-35h valve, 36a-36d Mass flow controller.

フロントページの続き (72)発明者 徳増 徳 東京都港区港南2ー13ー29 株式会社半導 体プロセス研究所内 (72)発明者 西本 裕子 東京都港区港南2ー13ー29 株式会社半導 体プロセス研究所内Front Page Continuation (72) Inventor Tokunasu Tokunasu Konan 2-13-29, Minato-ku, Tokyo Semiconductor Process Research Institute (72) Inventor Yuko Nishimoto Konan 2-13-29, Minato-ku, Tokyo Semiconductor Body Process Research Institute

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 化学気相成長法により被形成体上に絶縁
膜を形成した後、該被形成体の温度を上げてアンモニア
(NH3 )のプラズマガスに曝すことを特徴とする半導
体装置の製造方法。
1. A semiconductor device, comprising: forming an insulating film on an object to be formed by chemical vapor deposition; then raising the temperature of the object to be exposed to a plasma gas of ammonia (NH 3 ). Production method.
【請求項2】 前記プラズマガスに曝している間、前記
被形成体の温度が350 〜450 ℃の範囲にあることを特徴
とする請求項1記載の半導体装置の製造方法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein the temperature of the object to be formed is in the range of 350 to 450 ° C. while being exposed to the plasma gas.
【請求項3】 前記絶縁膜が形成される化学気相成長法
は、 反応ガス:モノシラン(SiH4 )/酸素(O2 )混合
ガス 温度:350 〜450 ℃ の条件により行われるものであることを特徴とする請求
項1記載の半導体装置の製造方法。
3. The chemical vapor deposition method for forming the insulating film is performed under the conditions of reaction gas: monosilane (SiH 4 ) / oxygen (O 2 ) mixed gas temperature: 350 to 450 ° C. The method for manufacturing a semiconductor device according to claim 1, wherein
【請求項4】 前記絶縁膜が形成される化学気相成長法
は、 反応ガス:有機シラン(TEOS)/オゾン(O3 )混
合ガス 温度:350 〜450 ℃ の条件により行われるものであることを特徴とする請求
項1記載の半導体装置の製造方法。
4. The chemical vapor deposition method for forming the insulating film is performed under the conditions of reaction gas: organosilane (TEOS) / ozone (O 3 ) mixed gas temperature: 350 to 450 ° C. The method for manufacturing a semiconductor device according to claim 1, wherein
【請求項5】 前記化学気相成長法により形成された絶
縁膜は不純物がドープされた絶縁膜であることを特徴と
する請求項1記載の半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 1, wherein the insulating film formed by the chemical vapor deposition method is an insulating film doped with impurities.
【請求項6】 前記不純物がドープされた絶縁膜はPS
G膜,BSG膜或いはBPSG膜のいずれかであること
を特徴とする請求項5記載の半導体装置の製造方法。
6. The insulating film doped with impurities is PS
The method for manufacturing a semiconductor device according to claim 5, wherein the method is a G film, a BSG film, or a BPSG film.
【請求項7】 前記化学気相成長法は常圧下で行われる
ものであることを特徴とする請求項1〜請求項6のいず
れかに記載の半導体装置の製造方法。
7. The method of manufacturing a semiconductor device according to claim 1, wherein the chemical vapor deposition method is performed under normal pressure.
【請求項8】 前記化学気相成長法は減圧下で行われる
ものであることを特徴とする請求項1〜請求項6のいず
れかに記載の半導体装置の製造方法。
8. The method of manufacturing a semiconductor device according to claim 1, wherein the chemical vapor deposition method is performed under reduced pressure.
【請求項9】 請求項1記載の製造方法を2回以上繰り
返し行うことにより前記被形成体上に絶縁膜を形成する
ことを特徴とする半導体装置の製造方法。
9. A method of manufacturing a semiconductor device, wherein an insulating film is formed on the object to be formed by repeating the method of claim 1 twice or more.
JP4142504A 1992-06-03 1992-06-03 Method for manufacturing semiconductor device Expired - Fee Related JPH0810677B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4142504A JPH0810677B2 (en) 1992-06-03 1992-06-03 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4142504A JPH0810677B2 (en) 1992-06-03 1992-06-03 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH05335242A true JPH05335242A (en) 1993-12-17
JPH0810677B2 JPH0810677B2 (en) 1996-01-31

Family

ID=15316883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4142504A Expired - Fee Related JPH0810677B2 (en) 1992-06-03 1992-06-03 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH0810677B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804498A (en) * 1995-06-23 1998-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making an underlayer to reduce pattern sensitivity of ozone-TEOS
US7423293B2 (en) 2001-02-19 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54163679A (en) * 1978-06-15 1979-12-26 Fujitsu Ltd Semiconductor device
JPS5811729A (en) * 1981-07-15 1983-01-22 Aikoo Kk Preventing method for press sticking of material to be heated
JPS59103357A (en) * 1982-12-06 1984-06-14 Nec Corp Manufacture of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54163679A (en) * 1978-06-15 1979-12-26 Fujitsu Ltd Semiconductor device
JPS5811729A (en) * 1981-07-15 1983-01-22 Aikoo Kk Preventing method for press sticking of material to be heated
JPS59103357A (en) * 1982-12-06 1984-06-14 Nec Corp Manufacture of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804498A (en) * 1995-06-23 1998-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making an underlayer to reduce pattern sensitivity of ozone-TEOS
US7423293B2 (en) 2001-02-19 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device

Also Published As

Publication number Publication date
JPH0810677B2 (en) 1996-01-31

Similar Documents

Publication Publication Date Title
EP0572704B1 (en) Method for manufacturing a semiconductor device including method of reforming an insulating film formed by low temperature CVD
US6251807B1 (en) Method for improving thickness uniformity of deposited ozone-teos silicate glass layers
KR100715074B1 (en) Method and apparatus for processing semiconductor substrates with hydroxyl radicals
JPH0964029A (en) Film forming method
JPH04360533A (en) Chemical vapor deposition method
JPH0774245A (en) Semiconductor device and fabrication thereof
JPH04239750A (en) Forming method for fluorine-containing silicon oxide film
EP0522799A2 (en) Dielectric deposition
TWI236059B (en) Method for cleaning a plasma enhanced CVD chamber
JP4545107B2 (en) Method of forming low dielectric constant film with stable film quality
TWI411042B (en) Method for processing polysilazane film
JPH05267480A (en) Semiconductor device and its manufacture
JP2538740B2 (en) Semiconductor manufacturing apparatus and semiconductor device manufacturing method
US6413887B1 (en) Method for producing silicon nitride series film
JPH0766186A (en) Anisotropic depositing method of dielectric
EP0481706A1 (en) Method of producing CVD silicon oxynitride film
JPH06168937A (en) Manufacture of silicon oxide film
US5935649A (en) Method for manufacturing SiOF films
JPH05335242A (en) Manufacture of semiconductor device
JPH08213386A (en) Manufacture of semiconductor device
US20110318502A1 (en) Methods of depositing sio2 films
JP2641956B2 (en) Ozone generator, ozone generation method, and semiconductor manufacturing apparatus
JPH09167766A (en) Plasma chemical vapor growth device and manufacturing method of semiconductor device
JPS61221376A (en) Formation of thin metallic film
US6759344B2 (en) Method for forming low dielectric constant interlayer insulation film

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960716

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080131

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 13

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 13

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 13

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100131

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees