JPH05334270A - 構成制御方式及び複合情報処理システム - Google Patents

Abstract

(57)【要約】 【目的】仮想計算機を含む複合情報処理システムに関
し、その構成を変更するための手段を提供することを目
的とする。 【構成】構成変更に先立ち、論理的接続の切断を指示す
る実計算機２から、論理的接続を切断される仮想計算機
６へ、少なくともその切断指示の発信元を識別するため
の情報を含む構成変更予告情報を、予め通知するための
手段と、論理的接続が切断されようとする仮想計算機６
に対して、正常に前記構成変更予告情報が通知されたと
いうことが、前記実計算機２によって確認された後に、
構成変更を行なうための手段とを設けることにより構成
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、仮想計算機をその構成
に含む複合情報処理システムにおける柔軟なシステム構
築機能の実現手段に係る。複数の情報処理システムを結
合し、協調処理を行なう複合情報処理システムは、その
設備経費などが大きくなるので、一つの設備を論理的に
分割して用いるなどの要求が強く、柔軟な仮想複合情報
処理システムの構築機能が強く求められる。

【０００２】

【従来の技術】従来、例えば図１０に示すような、実記
憶装置（以下、「Ｒ−ＳＳＵ」という。）２０１を共有
する実複合情報処理システム（以下、「Ｒ−ＳＣＭＰ」
という。）２００において、そのシステムを構成する複
数の実計算機（以下、「ＲＭ」という。）２０２〜２０
４のうち、ひとつまたは複数に仮想計算機（以下、「Ｖ
Ｍ」という。）を構築する場合がある。

【０００３】図１１に示すように、ひとつの［Ｒ−ＳＣ
ＭＰ］２００に、論理的に複数の仮想複合情報処理シス
テム（以下、「Ｖ−ＳＣＭＰ」という。）２０５，２０
６が構築される場合には、各々のＶ−ＳＣＭＰ、すなわ
ち［Ｖ−ＳＣＭＰ１］２０５，［Ｖ−ＳＣＭＰ２］２０
６それぞれに、論理的に独立した構成制御が求められ
る。

【０００４】具体的に、［Ｖ−ＳＣＭＰ１］２０５の構
成変更の影響が、［Ｖ−ＳＣＭＰ２］２０６に影響して
はならないし、［Ｖ−ＳＣＭＰ２］２０６の構成変更の
影響が、［Ｖ−ＳＣＭＰ１］２０５に影響してはならな
い。

【０００５】従って、例えば［ＲＭ２］２０３に構築さ
れている［ＶＭ１］２０９が使用する［Ｒ−ＳＳＵ］２
０１と［ＲＭ２］２０３との論理的接続状態の変更は、
同じ［ＲＭ２］２０３に構築されている他の［ＶＭ２］
２１０による論理的動作に支障をきたさないようにす
る。これは、仮想計算機モニタ（以下、「ＶＭＭ」とい
う。）２１１によって制御される。

【０００６】図１１において、［Ｒ−ＳＳＵ］２０１
は、論理的に二つの領域に分割されており、［Ｒ−ＳＳ
Ｕ］２０１には、ふたつの仮想記憶装置（以下、「Ｖ−
ＳＳＵ」という。）２０７，２０８が形成されている。

【０００７】［ＲＭ１］２０２と、［ＲＭ２］２０３上
に構築された［ＶＭ１］２０９とが、［Ｒ−ＳＳＵ］２
０１に構築された［Ｖ−ＳＳＵ１］２０７を共有し、
［Ｖ−ＳＣＭＰ１］２０５を実現している。

【０００８】また、［ＲＭ２］２０３に構築された［Ｖ
Ｍ２］２１０と、［ＲＭ３］２０４とは、［Ｒ−ＳＳ
Ｕ］２０１に構築された［Ｖ−ＳＳＵ２］２０８を共有
し、［Ｖ−ＳＣＭＰ２］２０６を実現している。

【０００９】［Ｒ−ＳＳＵ］２０１を論理的に複数の領
域に分割する手段としては、領域の基底及び上限をレジ
スタを用いて制限する方法や、アドレス変換テーブルを
共有して、実記憶空間を論理的に分割する方法などがあ
る。

【００１０】図１２は、図１１示した複合情報処理シス
テムの論理的構成を示したものである。図１２におい
て、［Ｖ−ＳＣＭＰ１］２０５では、［ＲＭ１］２０２
と［ＶＭ１］２０９とが、共に［Ｖ−ＳＳＵ１］２０７
に論理的に接続されている。同様に、［Ｖ−ＳＣＭＰ
２］２０６では、［ＶＭ２］２１０と［ＲＭ３］２０４
とが、共に［Ｖ−ＳＳＵ２］２０８に接続されている。

【００１１】ここで、［Ｖ−ＳＣＭＰ１］２０５に属す
る［ＲＭ１］２０２が、［Ｖ−ＳＣＭＰ１］２０５の構
成を変更し、［ＶＭ１］２０９と［Ｖ−ＳＳＵ１］２０
７との論理的接続の切断を行なう場合について考える。

【００１２】このとき、図１３に示すように、［ＲＭ
１］２０２が、［ＲＭ２］２０３と［Ｒ−ＳＳＵ］２０
１との論理的接続を切断すれば、［Ｖ−ＳＣＭＰ１］２
０５における［ＶＭ１］２０９と［Ｖ−ＳＳＵ１］２０
７との論理的接続を、切断することができる。

【００１３】しかし、［Ｒ−ＳＳＵ］２０１と［ＲＭ
２］２０３との実接続パスは、［Ｖ−ＳＣＭＰ２］２０
６の［ＶＭ２］２１０と［Ｖ−ＳＳＵ２］２０８との論
理的接続パスと共用されている。そのため、実際には、
［ＲＭ１］２０２が、［ＶＭ１］２０９と［Ｒ−ＳＳ
Ｕ］２０１との論理的接続を切断するという操作は許さ
れない。

【００１４】そこで、［ＶＭＭ］２１１が［ＶＭ１］２
０９と［Ｖ−ＳＳＵ１］２０７間のアクセス及び通信を
全てインターセプトし、論理的にバスが切断されている
状態を、［Ｖ−ＳＣＭＰ１］２０５に対してシミュレー
トする。こうすることによって、［Ｖ−ＳＣＭＰ１］２
０５において［Ｖ−ＳＳＵ１］２０７と［ＶＭ１］２０
９との論理的接続が断たれたように見せる。

【００１５】しかし、Ｒ−ＳＳＵの構成制御機構に、複
数のＶ−ＳＣＭＰに対して、その論理的接続状態を制御
する機構を設けようとすると、その物量が増大すると共
に、ＶＭ環境で強く求められる柔軟なシステム構築に制
限を加えるものとなる。

【００１６】そのため、Ｒ−ＳＳＵには、特にＶ−ＳＣ
ＭＰという形態を意識した機構は設けず、全ての構成変
更は、Ｒ−ＳＳＵに接続されたＲＭとの論理的接続状態
の変更と見なして処理する。

【００１７】そして、ＶＭがインストールされているＲ
Ｍにおいては、このＲＭとＲ−ＳＳＵとの論理的接続状
態の切断に続いて、ＶＭＭが、自らが属するＲＭとＲ−
ＳＳＵとの論理的接続を接続状態に復旧する。その後、
ＶＭＭは、その管理下にあるＶ−ＳＣＭＰの状態を認識
して、各Ｖ−ＳＣＭＰにおけるＶＭとＶ−ＳＳＵとの接
続状態をシミュレートする。

【００１８】

【発明が解決しようとする課題】従来のＲ−ＳＣＭＰに
おいて、ＶＭ環境が構築されたＲＭには、複数のＶＭが
置かれる。しかし、その複数のＶＭで、異なるＶ−ＳＣ
ＭＰを構成しようとする場合、次のような問題点を生じ
る。

【００１９】図１２において、［Ｖ−ＳＣＭＰ１］２０
５、又は［Ｖ−ＳＣＭＰ２］２０６に閉じた構成制御処
理を正確に行なうためには、［ＶＭＭ］２１１が、構成
変更指示の発行元を識別する必要がある。

【００２０】その理由は、［ＲＭ２］２０３と［Ｒ−Ｓ
ＳＵ］２０１との間の論理的接続が切断された場合にお
いて、その切断の要因が、［Ｖ−ＳＣＭＰ１］２０５内
での構成変更処理の結果であるのか、それとも［Ｖ−Ｓ
ＣＭＰ２］２０６内での構成変更処理の結果であるのか
が、［ＲＭ２］２０３の［ＶＭＭ］２１１にとっては不
明確であることに起因する。

【００２１】しかし、従来のＲ−ＳＳＵは、前記理由に
より、Ｖ−ＳＣＭＰを実現するために特別な機構を備え
ていない。そのため、各ＲＭ又はＶＭは全て、Ｒ−ＳＣ
ＭＰ上にはひとつのＶ−ＳＣＭＰがあるものとして、Ｒ
−ＳＳＵと各ＲＭとの論理的接続状態を変更する。

【００２２】論理接続の変更前の情報と、変更後の情報
とから、どのＶ−ＳＣＭＰが、どのような変更を行ない
たいのかを推測することは不可能ではないが、その推測
論理は複雑である。また、結果として複数の構成変更ケ
ースが該当する場合もあり、実用的ではない。

【００２３】つまり、構成の変更が行なわれた結果から
の推測で、仮想論理接続の状態と実論理接続の状態とを
制御することは、確実性と性能との観点から、とても良
い方法とは言えない。

【００２４】そのため、事実上Ｖ−ＳＣＭＰの構成要素
として利用できるＶＭは、実用面、及び信頼性の面から
ひとつしか構成することができない。すなわち、Ｒ−Ｓ
ＣＭＰに、Ｖ−ＳＣＭＰはひとつしか構成することがで
きない。

【００２５】つまり、Ｖ−ＳＣＭＰを構成できるＶＭは
ひとつに限定されることになる。よって、従来におい
て、ＲＭにＶＭ環境を導入する利点は、Ｖ−ＳＣＭＰを
構成しつつ、Ｖ−ＳＣＭＰとは独立したＶＭを生成する
ことができるという点のみであった。

【００２６】以下、理解を容易にするため、図を使っ
て、これらの問題点について具体的に説明する。図１３
は、［Ｖ−ＳＣＭＰ１］２０５、［Ｖ−ＳＣＭＰ２］２
０６、及びその構成要素を、実際の装置の形態からは独
立した概念的なものとして表現している。図１４は、図
１３との対比のために、実装置の形態例を表わしてい
る。

【００２７】図１３において、［Ｖ−ＳＳＵ１］２０７
と［ＶＭ１］２０９とを結ぶ経路、並びに［Ｖ−ＳＳＵ
２］２０８と［ＶＭ２］２１０とを結ぶ経路は、図１４
に示すように［Ｒ−ＳＣＭＰ］２００においては、物理
経路を共有している。

【００２８】つまり、図１３において、［Ｖ−ＳＳＵ
１］２０７と［ＶＭ１］２０９とを結ぶ経路を切断する
という処理は、図１４においては、［Ｒ−ＳＳＵ］２０
１と［ＲＭ２］２０３との物理経路を切断するという操
作である。

【００２９】その切断の結果は、図１３において、［Ｖ
−ＳＳＵ１］２０７と［ＶＭ１］２０９とを結ぶ経路と
と共に、この経路と物理経路を共有している［Ｖ−ＳＳ
Ｕ２］２０８と［ＶＭ２］２１０とを結ぶ経路をも切断
してしまうこととなる。

【００３０】この時、［Ｖ−ＳＣＭＰ１］２０５におい
て、［ＶＭ１］２０９が［Ｖ−ＳＳＵ１］２０７にアク
セスを行なった場合、このアクセスは、アクセス例外と
して認識される。しかしながら、このアクセス例外は、
なんら矛盾を生じない。

【００３１】また、同様に、［Ｖ−ＳＣＭＰ２］２０６
に属する［ＶＭ２］２１０が［Ｖ−ＳＳＵ２］２０８に
アクセスした場合、同じようにアクセス例外が生じる。
このアクセス例外は、問題である。

【００３２】なぜならば、論理的に、［Ｖ−ＳＳＵ２］
２０８と［ＶＭ２］２１０とを結ぶ経路の切断操作は行
なわれていないので、［ＶＭ２］２１０は、［Ｖ−ＳＳ
Ｕ２］２０８へ正常にアクセスをすることができなくて
はならないからである。

【００３３】この問題点を解決するために、まず、図１
４に示す［ＲＭ２］２０３では、［ＶＭＭ］２１１が、
［Ｒ−ＳＳＵ］２０１と［ＲＭ２］２０３との接続経路
を復旧する。

【００３４】それから、［ＶＭＭ］２１１は、［ＶＭ
１］２０９へは［Ｒ−ＳＳＵ］２０１と［ＲＭ２］２０
３との経路が切断されたように、アクセス例外をシミュ
レートする。また、［ＶＭ２］２１０から［Ｒ−ＳＳ
Ｕ］２０１へのアクセスは正常に行なわせるように制御
する。

【００３５】しかし、［ＲＭ２］２０３上の［ＶＭＭ］
２１１は、［Ｒ−ＳＳＵ］２０１と［ＲＭ２］２０３と
の間の経路が切断されたことを、その切断時に認識する
ことはできない。［ＶＭＭ］２１１は、［ＶＭ１］２０
９あるいは［ＶＭ２］２１０からの［Ｒ−ＳＳＵ］への
アクセスがアクセス例外として報告されたことで初めて
その切断を認識するのである。

【００３６】つまり、［ＶＭＭ］２１１が、［Ｒ−ＳＳ
Ｕ］２０１からの切断に関して認識できることは、［Ｒ
Ｍ２］２０３と［Ｒ−ＳＳＵ］２０１との接続経路が、
何者かによって切断されたという結果のみである。

【００３７】従って、［ＶＭ１］２０９を、以後［Ｒ−
ＳＳＵ］２０１へのアクセス不能とすれば良いのか、
［ＶＭ２］２１０を、以後［Ｒ−ＳＳＵ］２０１へアク
セス不能とすれば良いのか、判断することはできない。

【００３８】本発明は、このような従来の問題点に鑑み
て為されたものであり、実計算機上に形成される仮想計
算機をその構成要素として含む仮想複合情報処理システ
ムが構築されている場合において、その論理的接続状態
の柔軟な構成変更を実現するための手段を提供すること
を目的とする。

【００３９】

【課題を解決するための手段】本発明によれば、上述の
目的は、前記特許請求の範囲に記載した手段にて達成さ
れる。

【００４０】すなわち、請求項１の発明は、情報処理を
行なう複数の実計算機と、この複数の実計算機によって
共用される実共有記憶装置と、実計算機どうしを結ぶ通
信手段とを有し、情報の共有と情報の通信をすること
で、複数の実計算機による協調処理を行なうことがで
き、その少なくともひとつの実計算機は、少なくともひ
とつの仮想計算機と、この仮想計算機を管理する仮想計
算機モニタとを有し、また、前記実共有記憶装置は、少
なくともひとつの仮想共有記憶装置を有すると共に、仮
想計算機と実計算機とを結ぶ、及び仮想計算機と仮想計
算機とを結ぶ通信手段を設けることで、複数の実計算機
及び仮想計算機による協調処理を行なうことができ、複
数の実計算機及び仮想計算機による協調処理を行なう場
合においては、実計算機及び仮想計算機を適当に分割す
ることで、ひとつ又は複数の実計算機及び仮想計算機を
有する複数の異なる情報処理システムによる、複数の異
なる協調処理を行なうことができ、前記ひとつ又は複数
の実計算機及び仮想計算機を有するあるひとつの情報処
理システムは、任意の実計算機又は仮想計算機の論理的
接続状態を変更する手段を設けることによって、柔軟に
その構成を変更することができる、少なくともひとつの
仮想計算機を含む複合情報処理システムにおいて、実計
算機又は仮想計算機の構成変更に先立ち、構成を変更さ
せようとする実計算機、又は構成を変更させようとする
仮想計算機が属する実計算機から、論理的接続を変更さ
れる実計算機、又は論理的接続を変更される仮想計算機
が属する実計算機へ、少なくともその構成変更指示の発
信元を識別するための情報を含む構成変更予告情報を、
予め通知するための手段と、論理的接続状態を変更され
る実計算機、又は論理的接続状態を変更される仮想計算
機が属する実計算機に対して、正常に前記構成変更予告
情報が通知されたということが、あるいは正常に前記構
成変更予告情報が通知される条件が成立したということ
が、構成を変更させようとする前記実計算機、又は構成
を変更させようとする仮想計算機が属する前記実計算機
によって確認された後に、構成変更を行なうための手段
とを設ける構成制御方式である。

【００４１】また、請求項２の発明は、実計算機又は仮
想計算機ごとに、前記構成変更予告情報を保持するため
の固有記憶手段を設けると共に、構成変更によって複合
情報処理システムから切り離された実計算機上に仮想計
算機が構築されている場合において、その切り離しの
後、切り離された実計算機に属するいずれかの仮想計算
機による仮想共有記憶装置に対するアクセスが、例外と
して認識されることを契機に、前記固有記憶手段に保持
された構成変更予告情報が参照される前、または後に、
その仮想計算機が属する実計算機と前記実共有記憶装置
との論理的接続を、仮想計算機モニタの制御により復旧
すると共に、以後、仮想計算機モニタが、自己の管理下
にある各仮想計算機が属する各複合情報処理システムの
論理的接続情報を制御し、また前記仮想共有記憶装置の
挙動をシミュレートすることによって複合情報処理シス
テムの論理的構成制御を行なう構成制御方式である。

【００４２】また、請求項３の発明は、論理的接続状態
の変更対象となる実計算機に対して、構成変更予告情報
の到達を示す割り込み制御情報を通知する場合におい
て、チャネルなどの汎用通信機構を設けて実計算機間を
通信経路で接続すると共に、構成変更指示を行なう実計
算機又は構成変更指示を行なう仮想計算機が属する実計
算機は、前記通信経路を用いて、複合情報処理システム
から切り離される又は複合情報処理システムへ再接続さ
れる実計算機に対して、構成変更予告情報を構成変更に
先立って予め通知し、切り離される又は再接続される実
計算機は、通知された構成変更予告情報を、前記固有記
憶手段に保持すると共に、構成変更予告情報の到着を示
す割り込みを受けた場合には、この割り込みを契機に構
成変更予告情報の到達を認識する構成制御方式による構
成制御機構を備える複合情報処理システムである。

【００４３】また、請求項４の発明は、論理的接続状態
の変更対象となる実計算機に対して、構成変更予告情報
の到達を示す割り込み制御情報を通知する場合におい
て、システムシグナルプロセッサ命令のための機構を設
けると共に、そのシステムシグナルプロセッサ命令に
は、構成変更予告情報の到達を示すための副命令コード
を追加する構成制御方式による構成制御機構を備える複
合情報処理システムである。

【００４４】また、請求項５の発明は、論理的接続状態
の変更対象となる実計算機に対して、構成変更予告情報
の到達を示す割り込み制御情報を通知する場合におい
て、構成変更を指示する実計算機又は構成変更を指示す
る仮想計算機の属する実計算機が、実共有記憶装置上に
設けた共有記憶領域に、構成変更予告情報を構成変更に
先立ち予め記憶すると共に、システムシグナルプロセッ
サ命令のための機構に、副命令コードを追加することに
より、前記共有記憶領域に構成変更予告情報が格納され
たということを、構成を変更させる側の実計算機から、
構成を変更される側の実計算機に伝え、構成を変更され
る側の実計算機は、構成変更予告情報の格納完了により
割り込みを発生すると共に、この割り込みを契機に、そ
の仮想計算機モニタが、自らが属する実計算機を実共有
記憶装置に再接続し、実共有記憶装置上に格納された前
記構成変更予告情報を認識する複合情報処理システムで
ある。

【００４５】また、請求項６の発明は、論理的接続状態
の変更対象となる実計算機に対して、構成変更予告情報
の到達を示す割り込み制御情報を通知する場合におい
て、実共有記憶装置上に設ける共有記憶領域以外の、例
えば共有ＤＡＳＤなどの共有記憶手段に構成変更予告情
報を、構成変更に先立ち予め記憶し、システムシグナル
プロセッサ命令のための機構に、副命令コードを追加す
ることにより、前記共有記憶手段への構成変更予告情報
の格納完了を示す情報を、送信側実計算機から受信側実
計算機へ伝搬させ、これにより受信側実計算機で割り込
みを発生させ、この割り込みを契機に前記受信側実計算
機が、構成変更予告情報の前記共有記憶手段への格納を
認識すると共に、前記受信側実計算機に属する仮想計算
機モニタが、前記共有記憶手段に格納された前記構成変
更予告情報を認識することにより、必要に応じて自らが
属する実計算機を実共有記憶装置に再接続する複合情報
処理システムである。

【００４６】また、請求項７の発明は、論理的接続状態
の変更対象となる実計算機に対して、構成変更予告情報
の到達を示す割り込み制御情報を通知する場合におい
て、構成を変更させる実計算機又は構成を変更させる仮
想計算機が属する実計算機は、実共有記憶装置上に設け
られた共有記憶領域に、構成変更予告情報を予め記憶
し、各実計算機及び仮想計算機は、一定時間ごとにその
領域を参照し、構成変更予告情報の宛先として指定され
ている実計算機や仮想計算機は、前記構成変更予告情報
を読み出し、これを自らが持つ前記固有記憶手段へ書き
込み、かつ、前記共有記憶領域に、構成変更予告情報を
認識したということを示す情報を記録し、他方、構成を
変更させようとする実計算機又は仮想計算機は、前記共
有記憶領域の参照の際に、構成を変更される実計算機又
は仮想計算機による構成変更予告情報の認識を検出する
と共に、これを契機に構成変更を行ない、構成を変更さ
れる実計算機に属する仮想計算機モニタは、固有記憶手
段に格納した前記構成変更予告情報を認識することによ
り、必要に応じて自らが属する実計算機を実共有記憶装
置に再接続する構成制御方式による構成制御機構を備え
る複合情報処理システムである。

【００４７】また、請求項８の発明は、切断された仮想
接続経路を復旧する場合において、構成を変更させよう
とする実計算機、又は構成を変更させようとする仮想計
算機が属する実計算機から、構成を変更される実計算
機、又は構成を変更される仮想計算機が属する実計算機
へ、構成変更予告情報を予め通知し、構成を変更させよ
うとする実計算機又は仮想計算機は、構成変更予告情報
の通知が確認された後に、予告した構成に準ずるような
構成変更を行ない、その構成変更の対象となった実計算
機又は仮想計算機が属する実計算機は、その構成変更予
告情報の通知を契機に、仮想計算機モニタが管理する仮
想計算機と実共有記憶装置に属する仮想共有記憶装置と
の論理的接続を制御する仮想構成制御機構により、切断
された論理的接続を復旧する構成制御方式による構成制
御機構を備える複合情報処理システムである。

【００４８】本明細書の発明が解決しようとする課題の
欄で示した前記問題点の原因は、Ｖ−ＳＣＭＰが構成さ
れた場合に、ＶＭＭから見て、どのＶ−ＳＣＭＰからの
構成変更操作の結果、Ｒ−ＳＳＵとＶＭＭが属するＲＭ
との論理的接続が変更されたのかが識別できない点にあ
ると考えられる。

【００４９】そこで、本発明では、実際の構成変更を行
なう前に、構成を変更しようとするＲＭ又は構成を変更
しようとするＶＭが属するＲＭから、ＶＭＭに対して、
どのＶ−ＳＣＭＰの、どのＲＭまたはＶＭから構成変更
を行なったのかを識別可能な情報を提供する。

【００５０】この情報提供により、構成変更を認識した
後のＶＭＭが、ＶＭに対して行なうシミュレーションア
ルゴリズムの確立を図り、複数のＶ−ＳＣＭＰが存在し
た場合にも、正確な構成制御を実現する。

【００５１】図１及び図２は、本発明の原理説明図であ
る。図１は、本発明の原理を実装置を意識して表現して
おり、図２は、その論理的な概念を表わしている。図１
において、三台の［ＲＭ］２〜４は、一台の［Ｒ−ＳＳ
Ｕ］１に結合されており、この［Ｒ−ＳＳＵ］１を共有
している。

【００５２】［ＲＭ２］３には、［ＶＭＭ］５が置か
れ、この［ＶＭＭ］５の制御のもとに、［ＶＭ１］６と
［ＶＭ２］７とが構築されている。［Ｒ−ＳＳＵ］１と
各［ＲＭ］２〜４との論理的結合は、論理的構成制御機
構８〜１０によって、接続及び切断状態が制御される。
接続状態の変更の際は、［ＲＭ］２〜４から論理的構成
制御機構８〜１０へ、指示が行なわれる。

【００５３】［ＲＭ］２〜４が、他の［ＲＭ］２〜４と
［Ｒ−ＳＳＵ］１との論理接続状態を変更する場合にお
いて、切断を指示するＲＭから、切断をされるＲＭに対
しては、事前に構成変更予告情報が通知される。［Ｒ
Ｍ］２〜４は、この構成変更予告情報を保持する固有記
憶手段１１〜１３を備えると共に、他の［ＲＭ］２〜４
と通信を行なうための通信機構１４〜１６を備えてい
る。

【００５４】これらの実装置は、［ＶＭＭ］５の作用に
より、論理的には図２に示すような形態として捉えるこ
とができる。図２において、［ＲＭ２］３は、論理的
に、［ＶＭ１］６と［ＶＭ２］７とに分割されている。
また、［Ｒ−ＳＳＵ］１は、論理的に、［Ｖ−ＳＳＵ
１］１７と［Ｖ−ＳＳＵ２］１８とに分割されている。

【００５５】このように、［ＲＭ２］３と［Ｒ−ＳＳ
Ｕ］１とを分割することによって、［Ｖ−ＳＣＭＰ１］
と［Ｖ−ＳＣＭＰ２］とが構築されている。この際、Ｒ
Ｍ又はＶＭを相互接続する論理的な通信経路は、同一の
Ｖ−ＳＣＭＰに属するＲＭ及びＶＭ間での通信を可能と
した形態となる。

【００５６】［ＶＭＭ］５は、［ＶＭ］６，７ごとに仮
想構成制御機構１９，２０を備える。そして、ＶＭから
Ｖ−ＳＳＵへのアクセスが発行されると、仮想構成制御
機構１９，２０により、ＶＭとＶ−ＳＳＵとの論理的接
続状態を確認する。もし、その論理的接続状態が切断状
態であれば、そのＶＭに対して、アクセス例外をシミュ
レートする。

【００５７】

【作用】まず、図１又は図２において、［ＲＭ１］２
が、［ＶＭ２］７と［Ｖ−ＳＳＵ２］１８との論理的接
続を切断することなく、［ＶＭ１］６と［Ｖ−ＳＳＵ
１］１７との論理的接続を切断する場合について説明す
る。

【００５８】イ） 構成変更予告情報の通知 ［ＲＭ１］２は、［ＶＭ１］６と［Ｖ−ＳＳＵ１］１７
との論理的接続を切断するよう、［Ｖ−ＳＳＵ１］１７
に対して指示するのに先立ち、通信機構１４，１５を使
用して、［ＶＭ１］６に対して、構成変更予告情報を通
知する。

【００５９】［ＶＭ１］６は、この構成変更予告情報
を、固有記憶手段１２を用いて記憶する。［ＶＭ１］６
から［ＲＭ１］２へは、その構成変更予告情報を［ＶＭ
１］６が正常に受信した旨を示す情報が、伝達される。

【００６０】図１を用いてこの作用を説明する。図１に
おいて、通信機構１４，１５を使用することにより、構
成変更予告情報が、［ＲＭ１］２から［ＲＭ２］３へ送
信される。［ＲＭ２］３が受信した構成変更予告情報
は、［ＲＭ２］が備えている格納機構によって、［ＲＭ
２］３の固有記憶手段１２に格納されて、構成変更予告
情報の記憶が行なわれる。

【００６１】［ＲＭ２］３の固有記憶手段１２に、正常
に構成変更予告情報が格納されると、構成変更予告情報
の着信先である［ＲＭ２］３から、構成変更予告情報の
発信元である［ＲＭ１］２へ、構成変更予告情報の格納
が正常に終了した旨を示す情報が、通信機構１４，１５
を用いることにより通知される。

【００６２】このようにすることで、構成変更予告情報
を受けたＲＭ又はＶＭは、構成の変更を指示したＲＭ又
はＶＭを特定することができる。なお、構成変更予告情
報には、構成変更後のＶ−ＳＣＭＰの状態を示す次のよ
うな情報を含ませることができる。

【００６３】すなわち、発信元のＲＭ識別子，発信元の
ＶＭ識別子，発信元のＲＭ又はＶＭが属するＶ−ＳＣＭ
Ｐ識別子，発信元のＲＭ又はＶＭが属するＶ−ＳＣＭＰ
におけるＲＭ識別子，発信元のＲＭ又はＶＭが属するＶ
−ＳＣＭＰにおける構成変更後のＶ−ＳＳＵと各ＲＭ又
はＶＭとの論理的接続状態に関する情報である。

【００６４】ロ） 構成の変更 構成変更予告情報が［ＲＭ１］２から［ＶＭ１］６へ正
常に通知された後に、実際の構成変更操作が行なわれ
る。図２において、［ＲＭ１］２は［Ｖ−ＳＳＵ１］１
７が備える構成制御機構１９を作動させ、［Ｖ−ＳＳＵ
１］１７と［ＶＭ１］６との論理的接続を切断する。

【００６５】図１を用いて説明すると、本作用は、［Ｒ
Ｍ１］２が［Ｒ−ＳＳＵ］１の備える構成制御機構９を
作動させ、［Ｒ−ＳＳＵ］１と［ＲＭ２］３との論理的
接続を切断することになる。この結果、［Ｖ−ＳＳＵ
１］１７と［ＶＭ１］６との論理的接続、並びに［Ｖ−
ＳＳＵ２］１８と［ＶＭ２］７との論理的接続が切断さ
れる。

【００６６】ハ） 構成変更の認識 Ｖ−ＳＣＭＰから切り離された［ＶＭ１］６、又は［Ｖ
Ｍ２］７において動作しているプログラム、あるいは
［ＶＭＭ］５自身などから、［Ｒ−ＳＳＵ］１に対して
アクセスが行なわれると、アクセス例外が生じる。

【００６７】Ｖ−ＳＣＭＰから切り離された［ＶＭ１］
６が、Ｖ−ＳＣＭＰから切り離されたことを最初に認識
するのは、そのアクセス例外が生じたときである。ただ
し、このアクセス例外は、アクセス例外の直接の原因と
なったアクセス元のＶＭに通知されるのではなく、［Ｖ
ＭＭ］５に対して通知される。

【００６８】［ＶＭＭ］５は、このアクセス例外の発生
により、実際に構成変更が行なわれたことを認識する。
その他、この認識は、構成変更を指示した［ＲＭ１］２
が、通信機構１４，１５と、構成変更の実行完了を通知
する機構とを併用して行なうことも可能である。

【００６９】［Ｒ−ＳＳＵ］１と［ＲＭ２］３との論理
的接続を、切断状態から復旧する前、又は後に、［ＶＭ
Ｍ］５は、固有記憶手段１２に格納された構成変更予告
情報を参照する。この構成変更予告情報には、構成変更
の対象となるＶ−ＳＣＭＰ識別子を含ませることができ
る。その識別子から、今回の構成変更の対象となるＶＭ
を特定することができる。

【００７０】ニ） 実経路の復旧 構成変更の結果、［ＲＭ１］２と［ＲＭ２］３との論理
的接続が切断され、その後、アクセス例外の発生により
Ｖ−ＳＣＭＰからの切り離しが認識されると、［ＶＭ
Ｍ］５は、［Ｒ−ＳＳＵ］１と［ＲＭ２］３との論理的
接続を切断状態から復旧する。

【００７１】ただし、［ＶＭ１］６又は［ＶＭ２］７か
ら［Ｖ−ＳＳＵ１］１７又は［Ｖ−ＳＳＵ２］１８への
アクセスは、全て［ＶＭ１］６又は［ＶＭ２］７から
［Ｖ−ＳＳＵ１］１７又は［Ｖ−ＳＳＵ２］１８への経
路が、使用中であるようにシミュレートする。

【００７２】ホ） ＶＭの仮想構成制御機構の操作 ここで、［ＶＭＭ］５が［ＶＭ１］６及び［ＶＭ２］７
を適切に管理するために、ＶＭごとに備えている仮想構
成制御機構１９，２０のうち、構成変更の対象となって
いる［ＶＭ１］６に対して備えられている方の仮想構成
制御機構１９を用いて、［ＶＭ１］６と［Ｖ−ＳＳＵ
１］１７との論理的接続を切断状態にする。

【００７３】ヘ） ＶＭのアクセス再開 構成変更の対象となった［ＶＭ１］６の仮想構成制御機
構１９の操作が終了したら、［ＶＭＭ］５は、全ての
［ＶＭ］６，７に対して、［Ｖ−ＳＳＵ１］１７又は
［Ｖ−ＳＳＵ２］１８へのアクセス経路使用中の状態を
解除する。

【００７４】それから、［ＶＭＭ］５は、構成変更を認
識する契機となるアクセス例外を引き起こした命令を、
その発行元のＶＭから再試行させる。もちろん、その発
行元のＶＭが、今回の構成変更による切断対象となった
ＶＭであれば、命令の再試行に対して、アクセス例外を
シミュレートしても良い。

【００７５】また、発行元のＶＭが、今回の構成変更に
よる切断対象とはならなかったＶＭであれば、そのＶＭ
ではなく、［ＶＭＭ］５が、アクセス例外に終わった命
令を再試行してもよい。

【００７６】以後、構成制御の対象とはなっていない
［ＶＭ２］７から［Ｖ−ＳＳＵ２］１８へのアクセスは
正常に行なわれ、構成制御の対象となった［ＶＭ１］６
から［Ｖ−ＳＳＵ１］１７へのアクセスは、［ＶＭＭ］
５によってシミュレートされる仮想構成制御機構１９に
より、アクセス例外となる。

【００７７】その結果、［Ｖ−ＳＣＭＰ１］における
［Ｖ−ＳＳＵ１］１７と［ＶＭ１］６との論理的接続だ
けが切断され、［ＶＭ２］７と［Ｖ−ＳＳＵ２］１８と
の論理的接続は変更されていないという状態が成立す
る。以上のようにして、あるＶ−ＳＣＭＰ内の論理的接
続の構成変更が、他のＶ−ＳＣＭＰの論理的接続に対し
て、全く影響することのない制御が可能となる。

【００７８】以上は、［ＲＭ１］２が、［ＶＭ１］６と
［Ｖ−ＳＳＵ１］１７との論理的接続を切断する場合に
ついての説明であった。続いて、［ＲＭ１］２が、切断
状態にある［ＶＭ１］６と［Ｖ−ＳＳＵ１］１７との論
理的接続を、復旧する場合について説明する。

【００７９】ワ） 構成変更予告情報の通知 ［ＲＭ１］２は、［Ｖ−ＳＳＵ１］１７に対して、［Ｖ
Ｍ１］６と［Ｖ−ＳＳＵ１］１７との論理的接続を再接
続するようにとの指示を行なうのに先立ち、［ＶＭ１］
６に対して構成変更予告情報を通知する。

【００８０】なお、この通知は、通信機構１４，１５を
使用して行なうことができる。続いて、［ＶＭ１］６
は、この情報を固有記憶手段１２に記憶する。そして、
［ＶＭ１］６から［ＲＭ１］２へは、構成変更予告情報
の正常受信を示す情報が伝達される。

【００８１】カ） 構成の変更 構成変更予告情報が正常に通知された後に、実際の構成
変更操作が行なわれる。図２において、［ＲＭ１］２
は、［Ｖ−ＳＳＵ１］１７が備える構成制御機構１９を
作動させ、［Ｖ−ＳＳＵ１］１７と［ＶＭ１］６との論
理的接続を再接続する。

【００８２】この構成変更操作を図１により説明する
と、［ＲＭ１］２が［Ｒ−ＳＳＵ］１の備える構成制御
機構９を作動させ、［Ｒ−ＳＳＵ］１と［ＲＭ２］３と
の論理的接続を再接続することになる。

【００８３】ところで、この構成変更の結果は、［ＲＭ
２］３が持つ［ＶＭ１］６及び［ＶＭ２］７の仮想構成
制御機構１９，２０には、未だ反映されていない。この
時点では、［Ｖ−ＳＳＵ１］１７と［ＶＭ１］６との論
理的接続、及び［Ｖ−ＳＳＵ２］１８と［ＶＭ２］７と
の論理的接続は切断されたままである。

【００８４】ヨ） 構成変更の認識 ［ＲＭ２］３を、［Ｒ−ＳＳＵ］１に再接続させたとし
ても、この変更を、直ちに［ＶＭ１］６又は［ＶＭ２］
７と［Ｒ−ＳＳＵ］１との論理的な接続状態に反映させ
ることはできない。

【００８５】反映させるためには、［ＶＭＭ］５が、Ｖ
Ｍごとに設けられている仮想構成制御機構１９，２０を
用いて、論理的に再接続される［ＶＭ１］６に対しての
み［Ｖ−ＳＳＵ１］１７へのアクセスを許可するよう
に、シミュレートしなければならない。

【００８６】構成変更予告情報が正しく通知されて、構
成変更が実施されると、その実施を示す情報が［ＲＭ
１］２に通知される。［ＲＭ２］３において、その情報
の到達を示す割り込みが生じると、［ＶＭＭ］５は、例
えば［ＶＭ１］６と再接続される［Ｖ−ＳＳＵ１］１７
が属する［Ｒ−ＳＳＵ］１に対してアクセス試行を行な
ったり、実装置の論理的接続状態を知る命令を発行した
りする。

【００８７】このようにして、［ＶＭＭ］５が、［Ｒ−
ＳＳＵ］１と［ＲＭ２］３との論理的接続が接続状態と
なったことを認識するまでは、［ＶＭ１］６又は［ＶＭ
２］７の仮想構成制御機構１９，２０を再接続状態にさ
せてはならない。

【００８８】タ） 特定ＶＭの構成制御 ［Ｒ−ＳＳＵ］１と［ＲＭ２］３との論理的接続を切断
状態から復旧する前、又は後に、［ＶＭＭ］５は、構成
変更予告情報を参照する。構成変更予告情報には、構成
変更の対象となるＶ−ＳＣＭＰの識別子を含ませること
ができる。

【００８９】その識別子から、今回の構成変更の対象と
なるＶＭを特定することができる。ところで、Ｖ−ＳＣ
ＭＰは、ＶＭごとに仮想構成制御機構を備えている。こ
の仮想構成制御機構は、ＶＭＭが各ＶＭを適切に管理す
るために設けている。

【００９０】［ＶＭＭ］５は、［Ｒ−ＳＳＵ］１と［Ｒ
Ｍ２］３との論理的接続が再接続状態となったことを確
認した後、構成変更の対象となっている［ＶＭ１］６の
仮想構成制御機構１９を再接続状態にする。これで、切
断されていた［ＶＭ１］６と［Ｖ−ＳＳＵ１］１７との
論理的接続が復旧する。

【００９１】レ） ＶＭのアクセス再開 構成変更の対象となった［ＶＭ１］６の仮想構成制御機
構１９の操作が終了したら、以後、この［ＶＭ１］６に
よる［Ｖ−ＳＳＵ１］１７へのアクセスは正常に行なわ
れる。

【００９２】一方、構成変更の対象とはならなかった
［ＶＭ２］７による［Ｖ−ＳＳＵ２］１８へのアクセス
は、その構成変更の前まで［ＶＭ２］７と［Ｖ−ＳＳＵ
２］１８との論理的接続が切断状態にあれば、［ＶＭ
Ｍ］５によってシミュレートされる仮想構成制御機構２
０により、アクセス例外となる。

【００９３】この結果、［Ｖ−ＳＣＭＰ１］における
［Ｖ−ＳＳＵ１］１７と［ＶＭ１］６との論理的接続だ
けが復旧され、［Ｖ−ＳＣＭＰ２］における［ＶＭ２］
７と［Ｖ−ＳＳＵ２］１８との論理的接続は変更されな
いという状態が成立する。よって、ひとつのＶ−ＳＣＭ
Ｐ内の論理的構成変更が、他のＶ−ＳＣＭＰに対して影
響することのないよう制御可能となる。

【００９４】ソ） 実経路が論理的に接続されている場
合の仮想経路再接続 前述したように、ＶＭごとに備えられている仮想構成制
御機構によるシミュレートによって、［Ｖ−ＳＣＭＰ
１］における［Ｖ−ＳＳＵ１］１７と［ＶＭ１］６との
論理的接続だけが切断され、［ＶＭ２］７と［Ｖ−ＳＳ
Ｕ２］１８との論理的接続は変更されないという状態が
成立する。

【００９５】このとき、［Ｒ−ＳＳＵ］１と［ＲＭ２］
３とを結ぶ実経路は接続状態にある。その後、例えば
［ＲＭ１］２が、切り離した論理的接続の再接続を指示
した場合、すでに［ＲＭ２］３と［Ｒ−ＳＳＵ］１とを
結ぶ実経路は、［ＶＭＭ］５により復旧されている。

【００９６】ところで、［ＶＭＭ］５は、自分でその再
接続が行なわれたことを知ることができない。そのた
め、［ＲＭ２］３に属する［ＶＭ］６，７と、［Ｒ−Ｓ
ＳＵ］１に属する［Ｖ−ＳＳＵ］１７，１８との論理的
接続が復旧するような場合において、［ＶＭＭ］５に対
して、その構成変更が行なわれたことを知らせることが
必要である。

【００９７】このための手段としては、例えば、［ＲＭ
１］２が［ＶＭ１］６に対して構成変更予告情報を通知
すると共に、［ＶＭ１］６を構成へ組み込むための処理
が完了した後に、システムシグナルプロセッサ機構など
の通信手段を用いて、［ＶＭ１］６の再接続処理が完了
したことを通知するようにすれば良い。

【００９８】

【実施例】図３は、本発明の第一の実施例を示す図であ
る。図３において、［ＲＭ１］３１、［ＲＭ２］３２、
及び［ＲＭ３］３３は、汎用通信機構３７〜３９によっ
て相互に接続されている。また、各ＲＭ３１〜３３に
は、例えば主記憶装置、拡張記憶装置といった固有記憶
手段４０〜４２が備えられている。

【００９９】さらに、［ＲＭ２］３２には［ＶＭＭ］３
４がおかれ、この［ＶＭＭ］３４の管理下に［ＶＭ１］
３５と［ＶＭ２］３６とが構築されている。なお、［Ｖ
Ｍ１］３５は、［ＲＭ１］３１と［Ｖ−ＳＣＭＰ１］を
構成し、［ＶＭ２］３６は、［ＲＭ３］３３と［Ｖ−Ｓ
ＣＭＰ２］を構成しているものとする。

【０１００】言うまでもなく、［Ｒ−ＳＳＵ］３０は、
［Ｖ−ＳＣＭＰ１］を構成する［Ｖ−ＳＳＵ１］と、
［Ｖ−ＳＣＭＰ２］を構成する［Ｖ−ＳＳＵ２］とに論
理的に分割されている。

【０１０１】上述した汎用通信機構３７〜３９は、ある
［ＲＭ］３１〜３３又は［ＶＭ］３５，３６から、他の
［ＲＭ］３１〜３３又は［ＶＭ］３５，３６へ情報が到
達した場合には、この到達を、割り込みによって、［Ｖ
ＭＭ］３４または［ＲＭ２］３２のオペレーティングシ
ステム（以下、ＯＳと記す。）に通知する。

【０１０２】今、［Ｖ−ＳＣＭＰ１］において、［ＲＭ
１］３１が［ＶＭ１］３５と［Ｖ−ＳＳＵ１］との論理
的接続を切断し、構成の変更を行なうとする。このと
き、まず、［ＲＭ１］３１は汎用通信機構３７，３８を
用いて構成変更予告情報を［ＲＭ２］３２へ送信する
。構成変更予告情報を受信した［ＲＭ２］３２の汎用
通信機構３８は、［ＶＭＭ］３４に対して割り込みを生
じる。

【０１０３】［ＶＭＭ］３４は割り込みを受けると、割
り込みコードや割り込み詳細情報から所定の記憶手段の
所定の記憶位置を参照する。［ＶＭＭ］３４は、その内
容を解析して、［ＲＭ２］３２が、構成変更予告情報
を、正常に受信したことを確認する。

【０１０４】［ＲＭ２］３２へ正常に構成変更予告情報
が通知されている場合、［ＶＭＭ］３４は、汎用通信機
構３７，３８を用いて、構成変更予告情報の発信元であ
る［ＲＭ１］３１に対して、構成変更予告情報の受理を
通知する。構成変更予告情報受理の情報は、［ＲＭ
２］３２の［ＶＭＭ］３４から［ＲＭ１］３１の汎用通
信機構３７へ伝搬し、［ＲＭ１］３１のＯＳに対して割
り込みを生じる。

【０１０５】［ＲＭ１］３１のＯＳは、構成制御を行な
おうとするタスクに対して割り込みの発生を通知する。
この割り込みを契機に、タスクは、［Ｒ−ＳＳＵ］３０
と［ＲＭ２］３２との論理的接続を変更する旨の指示
を、［Ｒ−ＳＳＵ］３０に対して発行する。［Ｒ−Ｓ
ＳＵ］３０は前記構成変更の指示に従い、［Ｒ−ＳＳ
Ｕ］３０と［ＲＭ２］３２との論理的接続を変更する。

【０１０６】もし、構成変更指示が経路の切断指示であ
れば、本明細書の作用の欄で説明したように、［ＲＭ
２］３２に属する［ＶＭＭ］３４は、いずれかの［Ｖ
Ｍ］３５，３６が［Ｒ−ＳＳＵ］３０に対してアクセス
した際に、アクセス例外の発生を知る。これを契機
に、［ＶＭＭ］３４は、［Ｒ−ＳＳＵ］３０と［ＲＭ
２］３２との経路を復旧する。

【０１０７】［ＶＭＭ］３４は、同時に構成変更予告情
報を参照し、各［ＶＭ］３５，３６に用意された仮想構
成制御機構を適切に設定する。その後、各［ＶＭ］３
５，３６から［Ｒ−ＳＳＵ］３０へのアクセスを再開す
る。

【０１０８】図４は、本発明の第二の実施例を示す図で
ある。第二の実施例では、構成変更予告情報及び構成変
更終了情報の通知手段に、汎用通信機構ではなく、シス
テムシグナルプロセッサ（以下、ＳＳＩＧＰと記す。）
機構５７〜５９を使用している。

【０１０９】ＳＳＩＧＰ機構は、汎用通信機構とは独立
したものであり、専用の通信経路を有し、任意のＲＭ間
で通信を可能とするための機構である。ＳＳＩＧＰ機構
は、ＳＳＩＧＰ機構を駆動するＳＳＩＧＰ命令のパラメ
ータを、その主記憶上に持つ。

【０１１０】ＳＳＩＧＰ機構は、このパラメータを、通
信先ＲＭのＣＰＵへ転送する。そして、通信目的に応じ
た割り込みを生じることで、多様な通信処理を可能とし
ている。第二の実施例では、ＳＳＩＧＰ命令の実行によ
って、通信先ＲＭへ伝えられるパラメータに、構成変更
予告情報を含ませることする。

【０１１１】図４において、［ＲＭ１］５１が［ＶＭ
１］５５と［Ｖ−ＳＳＵ１］との論理的接続を切断し、
構成の変更を行なうとする。このとき、まず、［ＲＭ
１］５１はＳＳＩＧＰ機構５７，５８を用いて構成変更
予告情報を［ＲＭ２］５２へ通知する。構成変更予告
情報を受信した［ＲＭ２］５２のＳＳＩＧＰ機構５８
は、［ＶＭＭ］５４に対して割り込みをかける。

【０１１２】［ＶＭＭ］５４は割り込みを受けると、受
信した構成変更予告情報を、固有記憶手段６１から読み
出すことにより、［ＲＭ２］５２が、構成変更予告情報
を、正常に受信し、格納したことを確認する。固有記
憶手段６０〜６２は、各ＲＭ５１〜５３に対して設けら
れている。

【０１１３】［ＲＭ２］５２へ正常に構成変更予告情報
が通知されている場合、［ＶＭＭ］５４は、ＳＳＩＧＰ
機構５７，５８を用いて、構成変更予告情報の発信元で
ある［ＲＭ１］５１に対して、構成変更予告情報の受理
を通知する。この通知によって、ＳＳＩＧＰ機構５７
は、［ＲＭ１］５１のＯＳに対して割り込みをかける。

【０１１４】ここで、ＳＳＩＧＰ機構５７は、構成変更
予告情報が、［ＲＭ２］５２に正しく通知されたこと
を、ＳＳＩＧＰ命令の条件コードに反映させる。ＳＳ
ＩＧＰ命令の条件コードが、構成変更予告情報通知の正
常終了を示している場合において、構成変更を行なうプ
ログラムが、直ちにその構成変更を実施することによ
り、より高速な一連の構成変更動作が可能となる。

【０１１５】ＳＳＩＧＰ機構５７による割り込みを契機
に、［Ｒ−ＳＳＵ］５０と［ＲＭ２］５２との論理的接
続を変更する旨の指示が、［Ｒ−ＳＳＵ］５０に対して
発行されると、［Ｒ−ＳＳＵ］５０は、その構成変更
の指示に従い、［Ｒ−ＳＳＵ］５０と［ＲＭ２］５２と
の論理的接続を切断し、Ｖ−ＳＣＭＰの構成を変更す
る。

【０１１６】構成変更後、［ＲＭ２］５２上の［ＶＭ
Ｍ］５４は、［ＶＭ］５５，５６が［Ｒ−ＳＳＵ］５０
に対してアクセスした際に、アクセス例外の発生を知
る。これを契機に、［ＶＭＭ］５４は、［Ｒ−ＳＳＵ］
５０と［ＲＭ２］５２との経路を復旧する。

【０１１７】［ＶＭＭ］５４は、同時に構成変更予告情
報を参照し、各［ＶＭ］５５，５６に設けられた仮想構
成制御機構を適切に設定する。その後、［ＶＭ１］５
５及び［ＶＭ２］５６から［Ｒ−ＳＳＵ］５０へのアク
セスを再開する。

【０１１８】図５は、本発明の第三の実施例を示す図で
ある。第三の実施例では、第二の実施例と同じく、構成
変更予告情報及び構成変更終了情報の通知手段として、
ＳＳＩＧＰ機構７７〜７９を用いている。

【０１１９】図５において、［ＲＭ１］７１が［ＶＭ
１］７５と［Ｖ−ＳＳＵ１］との論理的接続を切断し、
構成の変更を行なうとする。このとき、まず、［ＲＭ
１］７１は、構成変更予告情報を、［Ｒ−ＳＳＵ］７０
の所定の領域に格納する' 。

【０１２０】次に、［ＲＭ１］７１は、ＳＳＩＧＰ機構
７７，７８を用いて、［ＲＭ２］７２に対して、［Ｒ−
ＳＳＵ］７０上に構成変更予告情報を格納したことを通
知する。構成変更予告情報を受信した［ＲＭ２］７２
のＳＳＩＧＰ機構７８は、［ＶＭＭ］７４に対して割り
込みをかける。

【０１２１】［ＶＭＭ］７４は、割り込みを受けると、
［Ｒ−ＳＳＵ］７０にある構成変更予告情報を、固有記
憶手段８１に格納する。なお、固有記憶手段８０〜８
２は、各ＲＭ７１〜７３に対して設けられている。

【０１２２】［ＲＭ２］７２が、正常に構成変更予告情
報を得た場合、［ＶＭＭ］７４は、ＳＳＩＧＰ機構７
７，７８を用いて、［ＲＭ１］７１に対して、構成変更
予告情報の受理を通知する。この通知によって、ＳＳ
ＩＧＰ機構７７は、［ＲＭ１］７１のＯＳに対して割り
込みをかける。

【０１２３】ここで、ＳＳＩＧＰ機構７７は、構成変更
予告情報が、［ＲＭ２］７２に正しく通知されたこと
を、ＳＳＩＧＰ命令の条件コードに反映させる。ＳＳ
ＩＧＰ機構７７による割り込みを契機に、論理的接続を
変更する旨の指示が、［Ｒ−ＳＳＵ］７０に対して発行
される。

【０１２４】［Ｒ−ＳＳＵ］７０は前記構成変更の指示
に従い、［Ｒ−ＳＳＵ］７０と［ＲＭ２］７２との論理
的接続を切断して、Ｖ−ＳＣＭＰの構成を変更する。構
成変更後、［ＶＭＭ］７４は、［ＶＭ１］７５又は［Ｖ
Ｍ２］７６が［Ｒ−ＳＳＵ］７０に対してアクセスした
際に、アクセス例外の発生を知る。これを契機に、
［ＶＭＭ］７４は、切断された［Ｒ−ＳＳＵ］７０と
［ＲＭ２］７２との経路を復旧する。

【０１２５】［ＶＭＭ］７４は、同時に構成変更予告情
報を参照し、［ＶＭ１］７５並びに［ＶＭ２］７６に設
けられた仮想構成制御機構を適切に設定する。その
後、［ＶＭ１］７５及び［ＶＭ２］７６から［Ｒ−ＳＳ
Ｕ］７０へのアクセスが再開される。

【０１２６】図６は、本発明の第四の実施例を示す図で
ある。図６において、［ＲＭ１］９１が［ＶＭ１］９５
と［Ｖ−ＳＳＵ１］との論理的接続を切断し、構成の変
更を行なうとする。このとき、まず、［ＲＭ１］９１
は、構成変更予告情報を、［Ｒ−ＳＳＵ］９０とは別の
共有記憶手段１０３の所定の領域に格納する' 。

【０１２７】次に、［ＲＭ１］９１は、ＳＳＩＧＰ機構
９７，９８を用いて、［ＲＭ２］９２に対して、共有記
憶手段１０３に構成変更予告情報を格納したことを通知
する。構成変更予告情報を受信した［ＲＭ２］９２の
ＳＳＩＧＰ機構９８は、［ＶＭＭ］９４に対して割り込
みをかける。

【０１２８】［ＶＭＭ］９４は、割り込みを受けると、
共有記憶手段１０３にある構成変更予告情報を、固有記
憶手段１０１に格納する。各ＲＭ９１〜９３は、固有
記憶手段１００〜１０２と、ＳＳＩＧＰ機構９７〜９９
とを具備している。

【０１２９】［ＲＭ２］９２が、正常に構成変更予告情
報を得た場合、［ＶＭＭ］９４は、ＳＳＩＧＰ機構９
７，９８を用いて、［ＲＭ１］９１に対して、構成変更
予告情報の受理を通知する。この通知によって、ＳＳ
ＩＧＰ機構９７は、［ＲＭ１］９１のＯＳに対して割り
込みをかける。

【０１３０】ここで、ＳＳＩＧＰ機構９７は、構成変更
予告情報が、［ＲＭ２］９２に正しく通知されたこと
を、ＳＳＩＧＰ命令の条件コードに反映させる。ＳＳ
ＩＧＰ機構９７による割り込みを契機に、論理的接続を
変更する旨の指示が、［Ｒ−ＳＳＵ］９０に対して発行
される。

【０１３１】［Ｒ−ＳＳＵ］９０は前記構成変更の指示
に従い、［Ｒ−ＳＳＵ］９０と［ＲＭ２］９２との論理
的接続を切断し、その構成を変更する。構成変更後、
［ＶＭＭ］９４は、［ＶＭ１］９５又は［ＶＭ２］９６
が［Ｒ−ＳＳＵ］９０に対してアクセスした際に、アク
セス例外の発生を知る。これを契機に、［ＶＭＭ］９
４は、［Ｒ−ＳＳＵ］９０と［ＲＭ２］９２との経路を
復旧する。

【０１３２】［ＶＭＭ］９４は、同時に構成変更予告情
報を参照し、［ＶＭ１］９５並びに［ＶＭ２］９６に設
けられた仮想構成制御機構を適切に設定する。その
後、［ＶＭ１］９５及び［ＶＭ２］９６から［Ｒ−ＳＳ
Ｕ］９０へのアクセスが再開される。

【０１３３】図７は、本発明の第五の実施例を示す図で
ある。第五の実施例は、構成変更予告情報及び構成変更
終了情報を通知する場合、またはその情報の格納完了を
通知する場合において、汎用通信手段やＳＳＩＧＰ機構
などが、構成変更対象に対して、割り込みを起こすもの
ではない。

【０１３４】当実施例では、各Ｖ−ＳＣＭＰの構成要素
が、一定時間ごとに、［Ｒ−ＳＳＵ］１１０に設ける共
有記憶領域を参照する。そして、自分を宛先とする構
成変更予告情報が、その共有記憶領域に格納されていた
時は、これを固有記憶手段１２０〜１２２に複写する。
各［ＲＭ］１１１〜１１３は、固有記憶手段１２０〜１
２２を有している。

【０１３５】複写の後、前記共有記憶領域に予め用意さ
れている個々の構成変更予告情報に対応した構成変更予
告情報受信フラグに、構成変更予告情報の受信完了を示
す。発信元であるＶ−ＳＣＭＰの構成要素は、前記受
信フラグを参照することにより、着信先が構成変更予
告情報を受信したことを知る。

【０１３６】ここで、［ＲＭ１］１１１は、［Ｒ−ＳＳ
Ｕ］１１０に対して構成変更を指示する。［Ｒ−ＳＳ
Ｕ］１１０は、変更指示に従い、［Ｒ−ＳＳＵ］１１０
と［ＲＭ２］１１２との論理的接続を切断し、その構成
を変更する。構成変更後、［ＶＭＭ］１１４は、［ＶＭ
１］１１５又は［ＶＭ２］１１６が［Ｒ−ＳＳＵ］１１
０に対してアクセスした際に、アクセス例外の発生を
知る。

【０１３７】これを契機に、［ＶＭＭ］１１４は、［Ｒ
−ＳＳＵ］１１０と［ＲＭ２］１１２との経路を復旧す
る。［ＶＭＭ］１１４は、同時に構成変更予告情報を
参照し、［ＶＭ１］１１５並びに［ＶＭ２］１１６に設
けられた各仮想構成制御機構を適切に設定する。

【０１３８】図８は、本発明の第六の実施例を示す図で
ある。第六の実施例では、第四の実施例と同じく、共有
記憶手段１４３が設けらている。しかし、構成変更予告
情報及び構成変更終了情報は、共有記憶手段１４３ばか
りではなく、［Ｒ−ＳＳＵ］１３０にも格納することが
できる。

【０１３９】この場合においては、Ｖ−ＳＣＭＰの構成
要素は、構成変更予告情報又は構成変更終了情報を、自
らが持つ固有記憶手段に複写する。それから、ＳＳＩＧ
Ｐ機構を用いて、発信元である構成要素に対して割り込
みを引き起こし、構成変更予告情報の受信完了を知らせ
る。

【０１４０】図８において、［ＲＭ１］１３１が［ＶＭ
１］１３５と［Ｖ−ＳＳＵ１］との論理的接続を切断
し、構成の変更を行なうとする。このとき、まず、［Ｒ
Ｍ１］１３１は、構成変更予告情報を、［Ｒ−ＳＳＵ］
１３０の所定の領域に格納する。各Ｖ−ＳＣＭＰの構
成要素は、一定時間ごとに、［Ｒ−ＳＳＵ］１３０にあ
る共有記憶領域を参照する。

【０１４１】そして、自分を宛先とする構成変更予告情
報が、その共有記憶領域に格納されていた時は、これを
固有記憶手段１４０〜１４２に複写する。なお、各Ｒ
Ｍ１３１〜１３３は、固有記憶手段１４０〜１４２と、
ＳＳＩＧＰ機構１３７〜１３９とを具備している。

【０１４２】［ＲＭ２］１３２が、正常に構成変更予告
情報を得た場合、［ＶＭＭ］１３４は、ＳＳＩＧＰ機構
１３７，１３８を用いて、［ＲＭ１］１３１に対して、
構成変更予告情報の受理を通知する。この通知によっ
て、ＳＳＩＧＰ機構１３７は、［ＲＭ１］１３１のＯＳ
に対して割り込みをかける。

【０１４３】このＳＳＩＧＰ機構１３７による割り込み
を契機に、論理的接続を変更する旨の指示が、［Ｒ−Ｓ
ＳＵ］１３０に対して発行される。［Ｒ−ＳＳＵ］１
３０は、前記構成変更の指示に従い、［Ｒ−ＳＳＵ］１
３０と［ＲＭ２］１３２との論理的接続を切断し、Ｖ−
ＳＣＭＰの構成を変更する。

【０１４４】構成変更後、［ＶＭＭ］１３４は、［ＶＭ
１］１３５又は［ＶＭ２］１３６が［Ｒ−ＳＳＵ］１３
０に対してアクセスした際に、アクセス例外の発生を
知る。これを契機に、［ＶＭＭ］１３４は、［Ｒ−ＳＳ
Ｕ］１３０と［ＲＭ２］１３２との経路を復旧する。

【０１４５】［ＶＭＭ］１３４は、同時に構成変更予告
情報を参照し、［ＶＭ１］１３５並びに［ＶＭ２］１３
６に設けられた仮想構成制御機構を適切に設定する。
その後、［ＶＭ１］１３５及び［ＶＭ２］１３６から
［Ｒ−ＳＳＵ］１３０へのアクセスが再開される。

【０１４６】図９は、本発明の第七の実施例を示す図で
ある。第七の実施例は、切断された［ＶＭ１］１５５と
［Ｖ−ＳＳＵ１］との論理的接続を再接続する場合につ
いての実施例である。図９において、まず、［ＲＭ１］
１５１は、ＳＳＩＧＰ機構１５７，１５８を用いて、構
成変更予告情報を［ＲＭ２］１５２へ通知する。

【０１４７】構成変更予告情報を受信した［ＲＭ２］１
５２のＳＳＩＧＰ機構１５８は、［ＶＭＭ］１５４に対
して割り込みをかける。［ＶＭＭ］１５４は割り込み
を受けると、受信した構成変更予告情報を、固有記憶手
段１６１に格納する。各［ＲＭ］１５１〜１５３は、
ＳＳＩＧＰ機構１５７〜１５９並びに固有記憶手段１６
０〜１６２を有している。

【０１４８】［ＶＭＭ］１５４は、ＳＳＩＧＰ機構１５
７，１５８を用いて、構成変更予告情報の発信元である
［ＲＭ１］１５１に対して、構成変更予告情報の受理を
通知する。この通知によって、ＳＳＩＧＰ機構１５７
は、［ＲＭ１］１５１のＯＳに対して割り込みをかけ、
これを、ＳＳＩＧＰ命令の条件コードに反映させる。

【０１４９】構成変更予告情報を、［ＲＭ２］１５２が
正常に受け取った場合、［ＲＭ１］１５１におけるＳＳ
ＩＧＰ命令の条件コードとして、”０”が報告される。
［ＲＭ１］１５１は、この条件コードを解析して、以下
に説明するような構成変更を行なう。

【０１５０】ＳＳＩＧＰ機構１５７による割り込みを契
機に、［Ｒ−ＳＳＵ］１５０と［ＲＭ２］１５２との論
理的接続を復旧する旨の指示が、［Ｒ−ＳＳＵ］１５０
に対して発行される。［Ｒ−ＳＳＵ］１５０は前記構
成変更の指示に従い、［Ｒ−ＳＳＵ］１５０と［ＲＭ
２］１５２との論理的接続を復旧し、Ｖ−ＳＣＭＰの構
成を変更する。

【０１５１】構成変更後、［ＲＭ１］１５１は、［ＲＭ
２］１５２に対して、構成変更の完了を通知する。こ
の通知を契機に、［ＶＭＭ］１５４は、構成変更予告情
報を参照し、［ＶＭ１］１５５並びに［ＶＭ２］１５６
に設けられた仮想構成制御機構を適切に設定する。

【０１５２】

【発明の効果】以上説明したように、本発明によれば、
複数の仮想計算機を含む独立した複数の仮想複合情報処
理システムを構築することが可能となり、大規模な複合
情報処理システムの開発環境を実現できること、必要設
備を削減させることができることなど、非常に大きな効
果を奏する。

【図面の簡単な説明】

【図１】本発明の原理を説明する第一の図である。

【図２】本発明の原理を説明する第二の図である。

【図３】本発明の第一の実施例を示す図である。

【図４】本発明の第二の実施例を示す図である。

【図５】本発明の第三の実施例を示す図である。

【図６】本発明の第四の実施例を示す図である。

【図７】本発明の第五の実施例を示す図である。

【図８】本発明の第六の実施例を示す図である。

【図９】本発明の第七の実施例を示す図である。

【図１０】従来の技術を示す図である。

【図１１】従来の技術を示す図である。

【図１２】従来の技術を示す図である。

【図１３】従来の技術を示す図である。

【図１４】従来の技術を示す図である。

【符号の説明】

１，３０，５０，７０，９０，１１０，１３０，１５
０，２０１ 実記憶装置 ２〜４，３１〜３３，５１〜５３，７１〜７３，９１〜
９３，１１１〜１１３，１３１〜１３３，１５１〜１５
３，２０２〜２０４ 実計算機 ５，３４，５４，７４，９４，１１４，１３４，１５
４，２１１ 仮想計算機モニタ ６，７，３５，３６，５５，５６，７５，７６，９５，
９６，１１５，１１６，１３５，１３６，１５５，１５
６，２０９，２１０ 仮想計算機 ８〜１０ 論理的構成制御機構 １１〜１３，４０〜４２，６０〜６２，８０〜８２，１
００〜１０２，１２０〜１２２，１４０〜１４２，１６
０〜１６２ 固有記憶手段 １４〜１６ 通信機構 １７，１８，２０７，２０８ 仮想記憶装置 １９，２０ 仮想構成制御機構 ３７〜３９ 汎用通信機構 ５７〜５９，７７〜７９，９７〜９９，１３７〜１３
９，１５７〜１５９ システムシグナルプロセッサ機構 １０３，１４３ 共有記憶手段 ２００ 実複合情報処理システム ２０５，２０６ 仮想複合情報処理システム

Claims (8)

【特許請求の範囲】
1. 【請求項１】情報処理を行なう複数の実計算機と、この
   複数の実計算機によって共用される実共有記憶装置と、
   実計算機どうしを結ぶ通信手段とを有し、情報の共有と
   情報の通信をすることで、複数の実計算機による協調処
   理を行なうことができ、 その少なくともひとつの実計算機は、少なくともひとつ
   の仮想計算機と、この仮想計算機を管理する仮想計算機
   モニタとを有し、また、前記実共有記憶装置は、少なく
   ともひとつの仮想共有記憶装置を有すると共に、仮想計
   算機と実計算機とを結ぶ、及び仮想計算機と仮想計算機
   とを結ぶ通信手段を設けることで、複数の実計算機及び
   仮想計算機による協調処理を行なうことができ、 複数の実計算機及び仮想計算機による協調処理を行なう
   場合においては、実計算機及び仮想計算機を適当に分割
   することで、ひとつ又は複数の実計算機及び仮想計算機
   を有する複数の異なる情報処理システムによる、複数の
   異なる協調処理を行なうことができ、 前記ひとつ又は複数の実計算機及び仮想計算機を有する
   あるひとつの情報処理システムは、任意の実計算機又は
   仮想計算機の論理的接続状態を変更する手段を設けるこ
   とによって、柔軟にその構成を変更することができる、
   少なくともひとつの仮想計算機を含む複合情報処理シス
   テムにおいて、 実計算機又は仮想計算機の構成変更に先立ち、構成を変
   更させようとする実計算機、又は構成を変更させようと
   する仮想計算機が属する実計算機から、論理的接続を変
   更される実計算機、又は論理的接続を変更される仮想計
   算機が属する実計算機へ、少なくともその構成変更指示
   の発信元を識別するための情報を含む構成変更予告情報
   を、予め通知するための手段と、 論理的接続状態を変更される実計算機、又は論理的接続
   状態を変更される仮想計算機が属する実計算機に対し
   て、正常に前記構成変更予告情報が通知されたというこ
   とが、あるいは正常に前記構成変更予告情報が通知され
   る条件が成立したということが、構成を変更させようと
   する前記実計算機、又は構成を変更させようとする仮想
   計算機が属する前記実計算機によって確認された後に、
   構成変更を行なうための手段とを設けることを特徴とす
   る構成制御方式。
2. 【請求項２】実計算機又は仮想計算機ごとに、前記構成
   変更予告情報を保持するための固有記憶手段を設けると
   共に、構成変更によって複合情報処理システムから切り
   離された実計算機上に仮想計算機が構築されている場合
   において、その切り離しの後、切り離された実計算機に
   属するいずれかの仮想計算機による仮想共有記憶装置に
   対するアクセスが、例外として認識されることを契機
   に、前記固有記憶手段に保持された構成変更予告情報が
   参照される前、または後に、その仮想計算機が属する実
   計算機と前記実共有記憶装置との論理的接続を、仮想計
   算機モニタの制御により復旧すると共に、以後、仮想計
   算機モニタが、自己の管理下にある各仮想計算機が属す
   る各複合情報処理システムの論理的接続情報を制御し、
   また前記仮想共有記憶装置の挙動をシミュレートするこ
   とによって複合情報処理システムの論理的構成制御を行
   なう請求項１記載の構成制御方式。
3. 【請求項３】論理的接続状態の変更対象となる実計算機
   に対して、構成変更予告情報の到達を示す割り込み制御
   情報を通知する場合において、 チャネルなどの汎用通信機構を設けて実計算機間を通信
   経路で接続すると共に、構成変更指示を行なう実計算機
   又は構成変更指示を行なう仮想計算機が属する実計算機
   は、前記通信経路を用いて、複合情報処理システムから
   切り離される又は複合情報処理システムへ再接続される
   実計算機に対して、構成変更予告情報を構成変更に先立
   って予め通知し、切り離される又は再接続される実計算
   機は、通知された構成変更予告情報を、前記固有記憶手
   段に保持すると共に、構成変更予告情報の到着を示す割
   り込みを受けた場合には、この割り込みを契機に構成変
   更予告情報の到達を認識する請求項２記載の構成制御方
   式による構成制御機構を備えることを特徴とする複合情
   報処理システム。
4. 【請求項４】論理的接続状態の変更対象となる実計算機
   に対して、構成変更予告情報の到達を示す割り込み制御
   情報を通知する場合において、 システムシグナルプロセッサ命令のための機構を設ける
   と共に、そのシステムシグナルプロセッサ命令には、構
   成変更予告情報の到達を示すための副命令コードを追加
   する請求項１又は２記載の構成制御方式による構成制御
   機構を備えることを特徴とする複合情報処理システム。
5. 【請求項５】論理的接続状態の変更対象となる実計算機
   に対して、構成変更予告情報の到達を示す割り込み制御
   情報を通知する場合において、 構成変更を指示する実計算機又は構成変更を指示する仮
   想計算機の属する実計算機が、実共有記憶装置上に設け
   た共有記憶領域に、構成変更予告情報を構成変更に先立
   ち予め記憶すると共に、システムシグナルプロセッサ命
   令のための機構に、副命令コードを追加することによ
   り、前記共有記憶領域に構成変更予告情報が格納された
   ということを、構成を変更させる側の実計算機から、構
   成を変更される側の実計算機に伝え、構成を変更される
   側の実計算機は、構成変更予告情報の格納完了により割
   り込みを発生すると共に、この割り込みを契機に、その
   仮想計算機モニタが、自らが属する実計算機を実共有記
   憶装置に再接続し、実共有記憶装置上に格納された前記
   構成変更予告情報を認識する請求項４記載の複合情報処
   理システム。
6. 【請求項６】論理的接続状態の変更対象となる実計算機
   に対して、構成変更予告情報の到達を示す割り込み制御
   情報を通知する場合において、 実共有記憶装置上に設ける共有記憶領域以外の、例えば
   共有ＤＡＳＤなどの共有記憶手段に構成変更予告情報
   を、構成変更に先立ち予め記憶し、システムシグナルプ
   ロセッサ命令のための機構に、副命令コードを追加する
   ことにより、前記共有記憶手段への構成変更予告情報の
   格納完了を示す情報を、送信側実計算機から受信側実計
   算機へ伝搬させ、これにより受信側実計算機で割り込み
   を発生させ、この割り込みを契機に前記受信側実計算機
   が、構成変更予告情報の前記共有記憶手段への格納を認
   識すると共に、前記受信側実計算機に属する仮想計算機
   モニタが、前記共有記憶手段に格納された前記構成変更
   予告情報を認識することにより、必要に応じて自らが属
   する実計算機を実共有記憶装置に再接続する請求項４記
   載の複合情報処理システム。
7. 【請求項７】論理的接続状態の変更対象となる実計算機
   に対して、構成変更予告情報の到達を示す割り込み制御
   情報を通知する場合において、 構成を変更させる実計算機又は構成を変更させる仮想計
   算機が属する実計算機は、実共有記憶装置上に設けられ
   た共有記憶領域に、構成変更予告情報を予め記憶し、各
   実計算機及び仮想計算機は、一定時間ごとにその領域を
   参照し、構成変更予告情報の宛先として指定されている
   実計算機や仮想計算機は、前記構成変更予告情報を読み
   出し、これを自らが持つ前記固有記憶手段へ書き込み、
   かつ、前記共有記憶領域に、構成変更予告情報を認識し
   たということを示す情報を記録し、他方、構成を変更さ
   せようとする実計算機又は仮想計算機は、前記共有記憶
   領域の参照の際に、構成を変更される実計算機又は仮想
   計算機による構成変更予告情報の認識を検出すると共
   に、これを契機に構成変更を行ない、構成を変更される
   実計算機に属する仮想計算機モニタは、固有記憶手段に
   格納した前記構成変更予告情報を認識することにより、
   必要に応じて自らが属する実計算機を実共有記憶装置に
   再接続する請求項２記載の構成制御方式による構成制御
   機構を備えることを特徴とする複合情報処理システム。
8. 【請求項８】切断された仮想接続経路を復旧する場合に
   おいて、 構成を変更させようとする実計算機、又は構成を変更さ
   せようとする仮想計算機が属する実計算機から、構成を
   変更される実計算機、又は構成を変更される仮想計算機
   が属する実計算機へ、構成変更予告情報を予め通知し、
   構成を変更させようとする実計算機又は仮想計算機は、
   構成変更予告情報の通知が確認された後に、予告した構
   成に準ずるような構成変更を行ない、その構成変更の対
   象となった実計算機又は仮想計算機が属する実計算機
   は、その構成変更予告情報の通知を契機に、仮想計算機
   モニタが管理する仮想計算機と実共有記憶装置に属する
   仮想共有記憶装置との論理的接続を制御する仮想構成制
   御機構により、切断された論理的接続を復旧する請求項
   １記載の構成制御方式による構成制御機構を備える請求
   項３，４，７いずれか記載の複合情報処理システム。