JPH05326697A

JPH05326697A - 半導体装置の製造方法

Info

Publication number: JPH05326697A
Application number: JP4155945A
Authority: JP
Inventors: Hideo Yamanaka; 英雄山中; Joji Nakagawa; 丈二中川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-05-23
Filing date: 1992-05-23
Publication date: 1993-12-10

Abstract

(57)【要約】【目的】ダイシングブレードの目づまりが生じないよ
うにしつつダイシングによるチッピングを防止する。【構成】半導体基板のストリートの両縁部にメタル壁
を形成し、上記メタル壁間にてダイシングする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方
法、特にダイシングブレードの目づまりを伴うことなく
ダイシングによるチッピングを防止することができる半
導体装置の製造方法に関する。

【０００２】

【従来の技術】半導体装置の製造に不可欠なペレタイズ
のためにダイシング時においてチッピングが生じること
が少なくない。チッピングの大きさはシリコン半導体基
板の場合には１０〜１５μｍ、ＧａＡｓ化合物半導体基
板の場合には１０μｍにもなる。

【０００３】このようなチッピングによって半導体チッ
プの端面欠け不良が発生し、またダストが半導体チップ
を汚染することによる不良発生、品質劣化も無視できな
い。従って、歩留り向上、品質向上のためにチッピング
の防止が不可欠である。

【０００４】そこで、半導体基板のストリート内に基板
と合金化し得る軟い材質の金属層を被着し、次いで、合
金化熱処理し、その後、合金化されていない残存の上記
金属層を除去し、しかる後、表面に合金層が形成された
ストリートにてスクライブする方法が特公昭４９−２６
７４０号公報により提案されている。このような半導体
装置の製造方法によれば、合金層の存在によって半導体
基板の合金層が形成された部分の機械的性質が、被着し
た金属層の性質に近づき柔軟性を帯びる。従って、スク
ライブ時における歪の発生、歪の成長が抑制される。

【０００５】

【発明が解決しようとする課題】ところが、特公昭４９
−２６７４０号公報により紹介された技術は、ダイヤモ
ンドポインタ等によるスクライブによって行うペレタイ
ズには最適であるが、現在主流になっているダイシング
にはダイシングブレードに合金層による目づまりが起き
るという問題がある。即ち、過去においてはペレタイズ
がスクライブによって行われていたが、これには、けが
きと、けがき部分にて割るという二つの作業が必要であ
り、面倒であるという欠点があるし、また、割る作業に
より半導体チップにクラックが生じることが多いという
欠点がある。

【０００６】そのため、今日ではダイシングブレードで
ストリートをカットする方法がペレタイズの主流となっ
ている。ところが、ストリートに合金層を形成した場
合、ストリートをダイシングブレードでカットしたとき
合金層が軟らかい材質なのでダイシングブレードが目づ
まりを起し、かえってチッピングが増えたり、ダイシン
グブレードの交換頻度が高くなるという問題があった。

【０００７】本発明はこのような問題点を解決すべく為
されたものであり、ダイシングブレードの目づまりが生
じないようにしつつダイシングによるチッピングを防止
することを目的とする。

【０００８】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板のストリートの両縁とダイシング
すべき位置との間にメタル壁を形成し、該メタル壁間に
てダイシングすることを特徴とするものである。

【０００９】

【作用】本発明半導体装置の製造方法によれば、ストリ
ートにおいて両縁とダイシングすべき位置の間にメタル
壁が形成されているので、ダイシングブレードがメタル
壁にあたらないようにダイシングでき、ダイシングブレ
ードの目づまりを防止することができる。そして、ダイ
シングブレードによってダイシングされる部分と、半導
体素子形成された領域との間にメタル壁が形成されてい
ることになるので、メタル壁によりチッピングを防止す
ることができる。しかして、ダイシングブレードの目づ
まりを伴うことなくチッピングを防止できる。

【００１０】

【実施例】以下、本発明半導体装置の製造方法を図示実
施例に従って詳細に説明する。図１（Ａ）乃至（Ｄ）は
本発明半導体装置の製造方法の第１の実施例を工程順に
示す断面図である。（Ａ）シリコン半導体基板１の表面に全面的に形成され
たフィールド絶縁膜２を選択的にエッチングすることに
より該絶縁膜２のパッド部３と同時にストリート（幅６
０〜７０μｍ）４にあたる部分を除去する。図１（Ａ）
はフィールド絶縁膜２の選択的エッチング後の状態を示
す。

【００１１】（Ｂ）次に、図１（Ｂ）に示すように、第
１層目のアルミニウム配線層５を形成する。これはピュ
アなアルミニウムであっても良いし、Ｓｉ１％含有アル
ミニウムであっても良い。厚さは、例えば１．０〜１．
２μｍである。（Ｃ）次に、図１（Ｃ）に示すように、上記配線層５を
選択的にエッチングすることによりアルミニウムからな
るパッド電極６及びチッピング防止用メタル壁７、７を
形成する。幅は例えば５〜１０μｍである。

【００１２】該チッピング防止用７、７はストリート４
の両縁部に略沿って形成される。その後、フォーミング
ガス中で４００℃の温度で３０分間程度熱処理をする。
この熱処理によりチッピング防止用メタル壁７、７を成
すアルミニウムと半導体基板１とが境界部で相互シンタ
ーする。そして、この相互シンターによりメタル壁７、
７のチッピング防止機能が高まる。（Ｄ）しかる後、層間膜８の形成、該層間膜８の選択的
エッチング、第２層目のアルミニウム膜９の形成、その
選択的エッチング、オーバーコート膜１０及びその選択
的エッチングを順次行う。尚、層間膜８、１０は、破線
で示すようにチッピング防止用メタル壁７、７を覆うよ
うに形成しても良いし、実線で示すように覆わないよう
に形成しても良い。そして、半導体ウェハ工程終了後に
ウェハ１の裏面をテープ２８に貼り付け、図１（Ｄ）に
示すように、ストリート４のメタル壁７・７間の部分を
ダイシングブレード１１によりダイシングする。１２は
ダイシング溝であり、その溝幅をカーフ幅という。

【００１３】本半導体装置の製造方法によれば、ストリ
ート４の両縁部に沿ってチッピング防止用メタル壁７・
７を形成し、該チッピング防止用７・７間をダイシング
ブレード１１によりフルカットするので、カットによる
歪、即ちダイシング歪１３が半導体チップに波及するの
をチッピング防止用メタル壁７・７によって阻むことが
でき、チッピングを防止することができる。そして、ダ
イシングブレード１１でフルカットする部分にはチッピ
ング防止用メタル壁７、７が存在しないのでメタルでダ
イシングブレード１１が目づまりを起す虞れがなくな
る。

【００１４】図２は図１に示した半導体装置の製造方法
の変形例を示す断面図である。本半導体装置の製造方法
は、メタル壁７、７を第１層目のアルミニウムと第２層
目のアルミニウムにより二層構造に形成したものであ
る。このような態様でも本発明を実施することができ
る。この場合、メタル壁７、７の厚さは１．４〜１．５
μｍ程度にできる。

【００１５】尚、上記実施例においては半導体装置がア
ルミニウムからなる配線層を二層有するものであった。
しかし、アルミニウムからなる配線層が一層しかない
（１Ｐｏｌｙのみ）半導体装置にも本発明を適用するこ
とができる。また、上記実施例においては、アルミニウ
ムからなる配線層と同時にチッピング防止用メタル壁
７、７を形成していた。しかしながら、チッピング防止
用メタル壁７、７を金Ａｕにより形成するようにしても
良い。というのは、金Ａｕはシリコンと共晶合金をつく
り得る性質を有し、アルミニウムよりもチッピング防止
効果が強いからである。

【００１６】図３（Ａ）乃至（Ｆ）は本発明半導体装置
の製造方法の第２の実施例を工程順に示す断面図であ
る。本実施例は本発明をＧａＡｓＦＥＴの製造に適用し
たもので、ゲート電極と同時にアルミニウムによりチッ
ピング防止用メタル壁を形成し、その後、ソース、ドレ
イン電極等の形成を行い、しかる後、ダイシングを行う
ものである。

【００１７】（Ａ）図３（Ａ）に示すように、ＧａＡｓ
化合物半導体基板１４の表面にゲート電極を成すアルミ
ニウム膜（厚さ、例えば５００〜１０００ｎｍ）１５を
形成する。（Ｂ）次に、図３（Ｂ）に示すように、アルミニウム膜
１５の表面にポジ型のフォトレジスト膜（厚さ１．３〜
１．５μｍ）１６をコーティングする。

【００１８】（Ｃ）次に、図３（Ｃ）に示すように、フ
ォトレジスト膜１６の露光、現像を行う。（Ｄ）その後、図３（Ｄ）に示すように、フォトレジス
ト膜１６をマスクとして上記アルミニウム膜１５をエッ
チングすることによりゲート電極１７と同時にチッピン
グ防止用メタル壁１８、１８を形成する。該チッピング
防止用メタル壁１８、１８はストリート１９の両縁部に
略沿って形成されることは第１の実施例の場合と同様で
ある。

【００１９】（Ｅ）その後、図３（Ｅ）に示すように、
フォトレジスト膜１６を除去する。その後、ソース、ド
レイン電極等ゲート電極以外の素子形成要素を形成す
る。その過程で、シンター処理される。具体的には、フ
ォーミングガスが供給された状態で４５０℃の温度で２
分間熱処理することによりソース、ドレイン電極を基板
との間で相互シンターさせる。

【００２０】（Ｆ）そして、半導体ウェハプロセスが終
了すると、図３（Ｆ）に示すようにダイシングする。
尚、１９はナイトライド膜、２０はパッド電極であり、
ナイトライド膜１９は、破線で示すようにチッピング防
止用メタル壁１８、１８を覆うように形成しても良い
し、実線で示すように覆わないように形成しても良い。
本半導体装置の製造方法においても第１の実施例と同様
にダイシングブレードの目づまりを伴うことなくチッピ
ングを防止することができる。

【００２１】図４（Ａ）乃至（Ｅ）は本発明半導体装置
の製造方法の第３の実施例を工程順に示す断面図であ
る。本実施例は第２の実施例とはリフトオフ法によりゲ
ート電極、メタル壁を作成した点で異なっているが、そ
れ以外の点では共通している。（Ａ）図４（Ａ）に示すように、アライメント、アイソ
レーションが済んだＧａＡｓ基板１４の表面にネガ型の
フォトレジスト膜１６を形成する。

【００２２】（Ｂ）次に、図４（Ｂ）に示すように、フ
ォトレジスト膜１６に対して露光、現像処理を施し、ゲ
ート電極及びチッピング防止用メタル壁を形成すべき部
分においてＧａＡｓ基板１４を露出させる。（Ｃ）次に、蒸着又はスパッタリングにより図４（Ｃ）
に示すように、アルミニウム膜１５を表面に堆積させ
る。

【００２３】（Ｄ）次に、アセトンに浸漬しての洗浄及
びプラズマッシングにより、図４（Ｄ）に示すように、
フォトレジスト膜５を除去する。すると、フォトレジス
ト膜１５上のアルミニウム膜１６も除去され、ゲート電
極１７及びチッピング防止用メタル壁１８、１８が残存
する。即ち、リフトオフ法によりゲート電極１７及びチ
ッピング防止用メタル壁１８、１８を形成するのであ
る。その後ソース、ドレイン電極等ゲート電極以外の素
子形成要素を形成する。その過程で熱処理され、チッピ
ング防止用メタル壁１８、１８とＧａＡｓ基板１４とが
相互シンターされ、チッピング防止効果が高まる。

【００２４】（Ｅ）そして、半導体ウェハプロセスが終
了すると、図４（Ｅ）に示すようにダイシングする。本
半導体装置の製造方法によっても第１、第２の実施例と
同様にダイシングブレードの目づまりを伴うことなくチ
ッピングを防止することができる。

【００２５】図５（Ａ）乃至（Ｆ）は本発明半導体装置
の製造方法の第４の実施例を工程順に示す断面図であ
る。本実施例は第２の実施例、第３の実施例とはオーミ
ック電極用の金属（Ａｕ−Ｇｅ／Ｎｉ）によりチッピン
グ防止用メタル壁を形成する点で異なっている。尚、そ
のチッピング防止用メタル壁の形成はリフトオフ法によ
り行う。

【００２６】（Ａ）図示しないゲート電極の形成を終え
たＧａＡｓ基板１４上に先ずナイトライド膜１９を形成
し、次いで、該ナイトライド膜１９上にポジ型のレジス
ト膜（厚さ１．３〜１．１５μｍ）１６を形成する。図
５（Ａ）はレジスト膜１６形成後の状態を示す。（Ｂ）次に、図５（Ｂ）に示すようにレジスト膜１６を
露光、現像することによりオーミック電極及びチッピン
グ防止用メタル壁を形成すべき部分においてナイトライ
ド膜１９の表面を露出させる。

【００２７】（Ｃ）次に、例えばプラズマエッチャーを
用いてのＲＩＥにより図５（Ｃ）に示すようにレジスト
膜１５をマスクとしてナイトライド膜１９を選択的にエ
ッチングする。（Ｄ）次に、図５（Ｄ）に示すように、オーミック電極
用金属層、例えばＡｕＧｅ／Ｎｉ層（ＡｕＧｅが厚さ例
えば１６０ｎｍ、Ｎｉが厚さ例えば５０ｎｍ）２１を蒸
着する。

【００２８】（Ｅ）次に、リフトオフ法によりレジスト
膜１６をその表面上のＡｕ−Ｇｅ／Ｎｉ層２１もろとも
除去する。すると、ＧａＡｓ基板１４上にオーミック用
電極２２及びチッピング防止用メタル壁２３が形成さ
れ、それ以外の部分にはナイトライド膜１９が形成され
た状態になる。尚、このリフトオフは図４に示した実施
例におけるそれと同じ方法で行う。その後、例えば４５
０℃で１乃至２分間加熱（アロイ）することにより上記
電極２２及びチッピング防止用メタル壁２３のオーミッ
ク化を行う。２２ａ及び２３ａはオーミック部分であ
る。

【００２９】（Ｆ）そして、オーミック化を終えるとそ
の他の必要な工程（例えばパッド電極の形成等）及びペ
レットチェックを行う。尚、２４はオーバーコート用ナ
イトライド膜、２５はチタン／金からなる二層構造のパ
ッド電極である。オーバーコート用ナイトライド膜２４
は破線で示すようにチッピング防止用メタル壁２３、２
３を覆うように形成しても良いし、実線で示すように覆
わないように形成しても良い。半導体ウェハ工程が終る
と図５（Ｆ）に示すようにダイシングブレード１１でカ
ットすることによりペレタイズする。本半導体装置の製
造方法によっても上記各実施例と同様にダイシングブレ
ード１１の目づまりを伴うことなくチッピングを防止す
ることができる。

【００３０】図６（Ａ）乃至（Ｆ）は本発明半導体装置
の製造方法の第５の実施例を工程順に示すものである。
本実施例はチッピング防止用メタル壁をパット電極用の
例えばチタン／金の二層構造の金属層によりリフトオフ
法で形成したものである。（Ａ）ゲート電極の形成、オーミック形成を終えたＧａ
Ａｓ基板１４のオーバーコート用ナイトライド膜２４表
面に図６（Ａ）に示すように、レジスト膜１６を塗布す
る。

【００３１】（Ｂ）次に、図６（Ｂ）に示すように、レ
ジスト膜１６を露光、現像処理することによりパット電
極及びチッピング防止用メタル壁を形成すべき部分にお
いてナイトライド膜２４の表面を露出させる。（Ｃ）次に、例えばプラズマエッチャーを用いてのＲＩ
Ｅにより図６（Ｃ）に示すようにレジスト膜１５をマス
クとしてナイトライド膜２４、１９をエッチングする。

【００３２】（Ｄ）次に、図６（Ｄ）に示すようにパッ
ド電極となる金属層２６を蒸着あるいはスパッタリング
により形成する。この金属層２６は、チタンの厚さが５
０ｎｍ、金の厚さが６００ｎｍである。（Ｅ）その後、例えばアセトンによる洗浄、プラズマア
マッシングにより図６（Ｅ）に示すようにレジスト膜１
６をそのうえの金属層２６もろとも除去する。即ち、リ
フトオフするのである。２５はパッド電極、２７、２７
はチッピング防止用メタル壁である。

【００３３】（Ｆ）その後、必要な工程及びペレットチ
ェックを行い、半導体ウェハプロセスを終了すると、図
６（Ｆ）に示すように、ダイシングブレードでチッピン
グ防止用メタル壁２７、２７間にてカットすることによ
りペレタイズする。尚、パッド電極２５、チッピング防
止用メタル壁２７、２７の形成後、チッピング防止用メ
タル壁２７、２７をオーバーコート用ナイトライド膜で
覆うようにしても良い。

【００３４】本実施例によっても上記各実施例と同様に
ダイシングブレードの目づまりを伴うことなくチッピン
グを防止することができる。また、各実施例によれば、
チッピング防止用メタル壁はストリート４の両縁部に沿
って形成されるので、チッピング防止用メタル壁をダイ
シング時のアライメントの指標（ターゲット）とするこ
とができ、アライメント性が向上する。即ち、従来にお
いてはチップの中に十字形の指標を設けて位置合せ用の
ターゲットとしていたが、各実施例によれば、全ストリ
ートの縁部に形成したチッピング防止用メタル壁をター
ゲットとすることができるのである。従って、ターゲッ
トが視認し易く、位置合せがやり易くなり、作業性が良
くなるのである。

【００３５】

【発明の効果】請求項１の半導体装置の製造方法は、半
導体基板のストリートの両縁部にメタル壁を形成し、該
メタル壁間にてダイシングすることを特徴とするもので
ある。従って、請求項１の半導体装置の製造方法によれ
ば、ストリートにおいてその両縁とダイシングするとこ
ろの間にのみメタル壁が形成されているので、ダイシン
グブレードをメタル壁にあたらせることなくダイシング
することができ、ダイシングブレードの目づまりを防止
することができる。

【００３６】そして、ダイシングブレードによってダイ
シングされる部分と、半導体素子形成された領域との間
にメタル壁が形成されているので、メタル壁によりチッ
ピングを防止することができる。しかして、ダイシング
ブレードの目づまりを伴うことなくチッピングを防止で
きる。また、ストリートの両縁部に形成したチッピング
防止用メタル壁をダイシング時における位置合せ用のタ
ーゲットとしても用いることができ、正確な位置合せが
簡単にできる。依って、位置合せ作業が簡単にできる。

【００３７】請求項２の半導体装置の製造方法は、請求
項１の半導体装置の製造方法において、半導体基板がシ
リコンからなり、メタル壁がアルミニウム又は金からな
ることを特徴とするものである。従って、請求項２の半
導体装置の製造方法によれば、半導体基板を成すシリコ
ンにメタル壁を成すアルミニウム又は金が熱処理により
相互シンターないし合金化し得るので、チッピング防止
効果を強めることができる。従って、本発明をシリコン
を半導体基板とするシリコン半導体装置に有効に適用で
きる。

【００３８】請求項３の半導体装置の製造方法は、請求
項１の半導体装置の製造方法において、半導体基板がＧ
ａＡｓ化合物半導体からなり、メタル壁がゲート電極と
同時にアルミニウムにより、又はソース、ドレイン電極
と同時にＡｕ−Ｇｅ／Ｎｉにより形成されることを特徴
とするものである。従って、請求項３の半導体装置の製
造方法によれば、半導体基板を成すＧｕＡｓ化合物半導
体に、メタル壁を成すアルミニウムあるいはＡｕ−Ｇｅ
／Ｎｉが相互シンターし得るので、チッピング防止効果
を強めることができると共に、メタル壁をゲート電極と
あるいはソース、ドレイン電極と同時に形成することが
できる。従って、本発明をＧａＡｓ半導体装置にその製
造工程を増やすことなく適用できる。

【００３９】請求項４の半導体装置の製造方法は、請求
項１、２又は３の半導体装置の製造方法において、メタ
ル壁を選択的エッチングにより形成することを特徴とす
る。従って、請求項４の半導体装置の製造方法によれ
ば、メタル壁を選択的エッチングにより形成される他の
電極あるいは配線層と同時に形成することができ、ダイ
シングブレードの目づまりを伴わないチッピングの防止
を工程を増加させることなく行うことができる。

【００４０】請求項５の半導体装置の製造方法は、請求
項１、２又は３の半導体装置の製造方法において、メタ
ル壁をリフトオフ法により形成することを特徴とするも
のである。従って、請求項５の半導体装置の製造方法に
よれば、メタル壁をリフトオフ法により形成される他の
電極あるいは配線層と同時に形成することができ、ダイ
シングブレードの目づまりを伴わないチッピングの防止
を工程を増加させることなく行うことができる。

【図面の簡単な説明】

【図１】（Ａ）乃至（Ｄ）は本発明半導体装置の製造方
法の第１の実施例を工程順に示す断面図である。

【図２】上記実施例の変形例を示す断面図である。

【図３】（Ａ）乃至（Ｆ）は本発明半導体装置の製造方
法の第２の実施例を工程順に示す断面図である。

【図４】（Ａ）乃至（Ｅ）は本発明半導体装置の製造方
法の第３の実施例を工程順に示す断面図である。

【図５】（Ａ）乃至（Ｆ）は本発明半導体装置の製造方
法の第４の実施例を工程順に示す断面図である。

【図６】（Ａ）乃至（Ｆ）は本発明半導体装置の製造方
法の第５の実施例を工程順に示す断面図である。

【符号の説明】

１シリコン半導体基板４ストリート７チッピング防止用メタル壁１１ダイシングブレード１４ＧａＡｓ化合物半導体基板１７ゲート電極１８チッピング防止用メタル壁２３チッピング防止用メタル壁２７チッピング防止用メタル壁

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年１０月１日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００１

【補正方法】変更

【補正内容】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方
法、特にダイシングブレードの目づまりを伴うことなく
ダイシングによるチッピングの悪影響を低減することが
できる半導体装置の製造方法に関する。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００７

【補正方法】変更

【補正内容】

【０００７】本発明はこのような問題点を解決すべく為
されたものであり、ダイシングブレードの目づまりが生
じないようにしつつダイシングによるチッピングの悪影
響を低減することを目的とする。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】０００９

【補正方法】変更

【補正内容】

【０００９】

【作用】本発明半導体装置の製造方法によれば、ストリ
ートにおいて両縁とダイシングすべき位置の間にメタル
壁が形成されているので、ダイシングブレードがメタル
壁にあたらないようにダイシングでき、ダイシングブレ
ードの目づまりを防止することができる。そして、ダイ
シングブレードによってダイシングされる部分と、半導
体素子が形成された領域との間にメタル壁が形成されて
いることになるので、メタル壁によりチッピングの悪影
響を低減することができる。しかして、ダイシングブレ
ードの目づまりを伴うことなくチッピングの悪影響を低
減できる。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００１３

【補正方法】変更

【補正内容】

【００１３】本半導体装置の製造方法によれば、ストリ
ート４の両縁部に沿ってチッピング防止用メタル壁７・
７を形成し、該チッピング防止用７・７間をダイシング
ブレード１１によりフルカットするので、カットによる
歪、即ちダイシング歪１３が半導体チップに波及するの
をチッピング防止用メタル壁７・７によって阻むことが
でき、チッピングを低減しピッチングの悪影響を防止す
ることができる。そして、ダイシングブレード１１でフ
ルカットする部分にはチッピング防止用メタル壁７、７
が存在しないのでメタルでダイシングブレード１１が目
づまりを起す虞れがなくなる。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００１４

【補正方法】変更

【補正内容】

【００１４】図２は図１に示した半導体装置の製造方法
の変形例を示す断面図である。本半導体装置の製造方法
は、メタル壁７、７を第１層目のアルミニウムと第２層
目のアルミニウムにより二層構造に形成したものであ
る。このような態様でも本発明を実施することができ
る。この場合、メタル壁７、７の厚さは２．５〜３．０
μｍ程度にできる。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００１５

【補正方法】変更

【補正内容】

【００１５】尚、上記実施例においては半導体装置がア
ルミニウムからなる配線層を二層有するものであった。
しかし、アルミニウムからなる配線層が一層しかない半
導体装置にも本発明を適用することができる。また、上
記実施例においては、アルミニウムからなる配線層と同
時にチッピング防止用メタル壁７、７を形成していた。
しかしながら、チッピング防止用メタル壁７、７を金に
より形成するようにしても良い。というのは、金はシリ
コンと共晶合金を容易につくり得る性質を有し、アルミ
ニウムよりもチッピング防止効果が強いからである。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００２０

【補正方法】変更

【補正内容】

【００２０】（Ｆ）そして、半導体ウェハプロセスが終
了すると、図３（Ｆ）に示すようにダイシングする。
尚、１９はナイトライド膜、２０はパッド電極であり、
ナイトライド膜１９は、破線で示すようにチッピング防
止用メタル壁１８、１８を覆うように形成しても良い
し、実線で示すように覆わないように形成しても良い。
本半導体装置の製造方法においても第１の実施例と同様
にダイシングブレードの目づまりを伴うことなくチッピ
ングの悪影響を低減することができる。

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】００２３

【補正方法】変更

【補正内容】

【００２３】（Ｄ）次に、アセトンに浸漬しての洗浄及
びプラズマアッシングにより、図４（Ｄ）に示すよう
に、フォトレジスト膜１６を除去する。すると、フォト
レジスト膜１６上のアルミニウム膜１５も除去され、ゲ
ート電極１７及びチッピング防止用メタル壁１８、１８
が残存する。即ち、リフトオフ法によりゲート電極１７
及びチッピング防止用メタル壁１８、１８を形成するの
である。その後ソース、ドレイン電極等ゲート電極以外
の素子形成要素を形成する。その過程で熱処理され、チ
ッピング防止用メタル壁１８、１８とＧａＡｓ基板１４
とが相互シンターされ、チッピング防止効果が高まる。

【手続補正９】

【補正対象書類名】明細書

【補正対象項目名】００２４

【補正方法】変更

【補正内容】

【００２４】（Ｅ）そして、半導体ウェハプロセスが終
了すると、図４（Ｅ）に示すようにダイシングする。本
半導体装置の製造方法によっても第１、第２の実施例と
同様にダイシングブレードの目づまりを伴うことなくチ
ッピングの悪影響を低減することができる。

【手続補正１０】

【補正対象書類名】明細書

【補正対象項目名】００２７

【補正方法】変更

【補正内容】

【００２７】（Ｃ）次に、例えばプラズマエッチャーを
用いてのＲＩＥにより図５（Ｃ）に示すようにレジスト
膜１６をマスクとしてナイトライド膜１９を選択的にエ
ッチングする。（Ｄ）次に、図５（Ｄ）に示すように、オーミック電極
用金属層、例えばＡｕＧｅ／Ｎｉ層（ＡｕＧｅが厚さ例
えば１６０ｎｍ、Ｎｉが厚さ例えば５０ｎｍ）２１を蒸
着する。

【手続補正１１】

【補正対象書類名】明細書

【補正対象項目名】００２９

【補正方法】変更

【補正内容】

【００２９】（Ｆ）そして、オーミック化を終えるとそ
の他の必要な工程（例えばパッド電極の形成等）及びペ
レットチェックを行う。尚、２４はオーバーコート用ナ
イトライド膜、２５はチタン／金からなる二層構造のパ
ッド電極である。オーバーコート用ナイトライド膜２４
は破線で示すようにチッピング防止用メタル壁２３、２
３を覆うように形成しても良いし、実線で示すように覆
わないように形成しても良い。半導体ウェハ工程が終る
と図５（Ｆ）に示すようにダイシングブレード１１でカ
ットすることによりペレタイズする。本半導体装置の製
造方法によっても上記各実施例と同様にダイシングブレ
ード１１の目づまりを伴うことなくチッピングの悪影響
を低減することができる。

【手続補正１２】

【補正対象書類名】明細書

【補正対象項目名】００３１

【補正方法】変更

【補正内容】

【００３１】（Ｂ）次に、図６（Ｂ）に示すように、レ
ジスト膜１６を露光、現像処理することによりパット電
極及びチッピング防止用メタル壁を形成すべき部分にお
いてナイトライド膜２４の表面を露出させる。（Ｃ）次に、例えばプラズマエッチャーを用いてのＲＩ
Ｅにより図６（Ｃ）に示すようにレジスト膜１６をマス
クとしてナイトライド膜２４、１９をエッチングする。

【手続補正１３】

【補正対象書類名】明細書

【補正対象項目名】００３４

【補正方法】変更

【補正内容】

【００３４】本実施例によっても上記各実施例と同様に
ダイシングブレードの目づまりを伴うことなくチッピン
グの悪影響を低減することができる。また、各実施例に
よれば、チッピング防止用メタル壁はストリート４の両
縁部に沿って形成されるので、チッピング防止用メタル
壁をダイシング時のアライメントの指標（ターゲット）
とすることができ、アライメント性が向上する。即ち、
従来においてはチップの中に十字形の指標を設けて位置
合せ用のターゲットとしていたが、各実施例によれば、
全ストリートの縁部に形成したチッピング防止用メタル
壁をターゲットとすることができるのである。従って、
ターゲットが視認し易く、位置合せがやり易くなり、作
業性が良くなるのである。

【手続補正１４】

【補正対象書類名】明細書

【補正対象項目名】００３７

【補正方法】変更

【補正内容】

【００３７】請求項２の半導体装置の製造方法は、請求
項１の半導体装置の製造方法において、半導体基板がシ
リコンからなり、メタル壁がアルミニウム又は金からな
ることを特徴とするものである。従って、請求項２の半
導体装置の製造方法によれば、半導体基板を成すシリコ
ンにメタル壁を成すアルミニウム又は金が熱処理により
相互シンターないし合金化し得るので、チッピング低減
効果を強めることができる。従って、本発明をシリコン
を半導体基板とするシリコン半導体装置に有効に適用で
きる。

【手続補正１５】

【補正対象書類名】明細書

【補正対象項目名】００３８

【補正方法】変更

【補正内容】

【００３８】請求項３の半導体装置の製造方法は、請求
項１の半導体装置の製造方法において、半導体基板がＧ
ａＡｓ化合物半導体からなり、メタル壁がゲート電極と
同時にアルミニウムにより、又はソース、ドレイン電極
と同時にＡｕ−Ｇｅ／Ｎｉにより形成されることを特徴
とするものである。従って、請求項３の半導体装置の製
造方法によれば、半導体基板を成すＧａＡｓ化合物半導
体に、メタル壁を成すアルミニウムあるいはＡｕ−Ｇｅ
／Ｎｉが相互シンターし得るので、チッピング低減効果
を強めることができると共に、メタル壁をゲート電極と
あるいはソース、ドレイン電極と同時に形成することが
できる。従って、本発明をＧａＡｓ半導体装置にその製
造工程を増やすことなく適用できる。

【手続補正１６】

【補正対象書類名】明細書

【補正対象項目名】００３９

【補正方法】変更

【補正内容】

【００３９】請求項４の半導体装置の製造方法は、請求
項１、２又は３の半導体装置の製造方法において、メタ
ル壁を選択的エッチングにより形成することを特徴とす
る。従って、請求項４の半導体装置の製造方法によれ
ば、メタル壁を選択的エッチングにより形成される他の
電極あるいは配線層と同時に形成することができ、ダイ
シングブレードの目づまりを伴わないチッピングの悪影
響の低減を工程を増加させることなく行うことができ
る。

【手続補正１７】

【補正対象書類名】明細書

【補正対象項目名】００４０

【補正方法】変更

【補正内容】

【００４０】請求項５の半導体装置の製造方法は、請求
項１、２又は３の半導体装置の製造方法において、メタ
ル壁をリフトオフ法により形成することを特徴とするも
のである。従って、請求項５の半導体装置の製造方法に
よれば、メタル壁をリフトオフ法により形成される他の
電極あるいは配線層と同時に形成することができ、ダイ
シングブレードの目づまりを伴わないチッピングの悪影
響の低減を工程を増加させることなく行うことができ
る。

Claims

【特許請求の範囲】

【請求項１】半導体基板のストリートの両縁とダイシ
ングすべき位置との間にメタル壁を形成し、その後、上記メタル壁間にてダイシングすることを特徴
とする半導体装置の製造方法
【請求項２】半導体基板がシリコンからなり、メタル壁がアルミニウム又は金からなることを特徴とす
る請求項１記載の半導体装置の製造方法
【請求項３】半導体基板がＧａＡｓ化合物半導体から
なり、メタル壁がゲート電極と同時にアルミニウムにより又は
ソース、ドレイン電極と同時にＡｕ−Ｇｅ／Ｎｉにより
形成されることを特徴とする請求項１の半導体装置の製
造方法
【請求項４】メタル壁をメタル壁材料層の全面的形成
及び選択的エッチングにより形成することを特徴とする
請求項１、２又は３記載の半導体装置の製造方法
【請求項５】メタル壁をリフトオフ法により形成する
ことを特徴とする請求項１、２又は３記載の半導体装置
の製造方法