JPH0531777B2 - - Google Patents
Info
- Publication number
- JPH0531777B2 JPH0531777B2 JP61211641A JP21164186A JPH0531777B2 JP H0531777 B2 JPH0531777 B2 JP H0531777B2 JP 61211641 A JP61211641 A JP 61211641A JP 21164186 A JP21164186 A JP 21164186A JP H0531777 B2 JPH0531777 B2 JP H0531777B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- increment
- post
- storage means
- decrement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000011084 recovery Methods 0.000 claims description 7
- 238000003672 processing method Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 235000013524 arak Nutrition 0.000 description 2
- 235000020053 arrack Nutrition 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ処理装置に係り、特にアドレツ
シングモードがポストインクリメント又はプリデ
クリメント時の、命令先頭からページフオールト
再開を行うのに好適なページフオールト再開処理
方式に関するものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a data processing device, and particularly to a data processing device suitable for restarting a page fault from the beginning of an instruction when the addressing mode is post-increment or pre-decrement. This relates to a page fault restart processing method.
仮想記憶を実現するデータ処理装置において、
ページフオールト再開処理方式は例えば公表特許
公報昭59−502158号に示されているごとく大別し
て命令の途中にもどる方式と命令の最初にもどる
方式の２通りがある。
In a data processing device that realizes virtual memory,
As shown in, for example, Japanese Patent Publication No. 59-502158, there are two types of page fault restart processing methods: a method that returns to the middle of the instruction, and a method that returns to the beginning of the instruction.
前者は、命令の実行途中にページフオールト割
込みが発生した場合、その時点で命令の実行が中
断され、その時点での内部情報をメモリ領域に退
避する。ページフオールト処理後の回復の場合
は、メモリ領域内の該内部情報を回復し、中断さ
れた命令の実行は、その時点から継続される方式
である。 In the former case, when a page fault interrupt occurs during execution of an instruction, execution of the instruction is interrupted at that point, and internal information at that point is saved in a memory area. In the case of recovery after page fault processing, the internal information in the memory area is recovered and execution of the interrupted instruction is continued from that point.
この方式では、プログラマから見えない内部情
報をメモリ領域へ退避回復する必要があり、内部
構成の変化によつて退避回復すべき情報量が増
え、退避回復手順も異つてくる場合が起こる。 In this method, it is necessary to save and restore internal information that is invisible to the programmer to a memory area, and as the internal configuration changes, the amount of information that needs to be saved and restored increases, and the save and restore procedures may also differ.
後者は、命令の実行途中にページフオールト割
込みが発生すると、発生した命令のアドレスをメ
モリ領域内に退避する。ページフオールト処理後
の回復の場合は、メモリ領域内の該アドレスを回
復し、命令を最初から再実行する方式である。 In the latter, when a page fault interrupt occurs during execution of an instruction, the address of the generated instruction is saved in a memory area. In the case of recovery after page fault processing, the address in the memory area is recovered and the instruction is re-executed from the beginning.
この方式では、前者のように内部情報を退避回
復する必要がない。 With this method, unlike the former method, there is no need to save and restore internal information.
このため、ページフオールト再開処理を、後者
の命令再実行方式で実現する。しかし、アドレツ
シングモードがポストインクリメント又はプリデ
クリメントの時に命令を再実行すると不具合が発
生する。 Therefore, page fault restart processing is implemented using the latter instruction re-execution method. However, a problem occurs when the instruction is re-executed when the addressing mode is post-increment or pre-decrement.
上記従来技術は、ページフオールト再開処理を
命令途中にもどる方式で行う時に、退避回復する
内部情報が多いこと、内部構成によつて退避回復
する手順が異なつてくる事態が発生する。
In the conventional technology described above, when page fault restart processing is performed by returning to the middle of an instruction, there is a situation in which there is a large amount of internal information to be saved and recovered, and the procedure for saving and recovering varies depending on the internal configuration.
このため、ページフオールト再開処理を命令の
最初にもどる方式で行うと、アドレツシングモー
ドがポストインクリメント又はプリデクリメント
の時に不具合が発生する。 Therefore, if the page fault restart process is performed by returning to the beginning of the instruction, a problem will occur when the addressing mode is post-increment or pre-decrement.
これは、アドレス計算に用いられたアドレスレ
ジスタの内容が、命令実行前に加算又は減算され
ているのにもかかわらず、アドレスレジスタの内
容を元に戻さず命令再実行するという点が配慮さ
れてないため、アドレスレジスタの内容を再度加
算又は減算する問題が起つていた。 This takes into consideration the fact that even though the contents of the address register used for address calculation have been added or subtracted before executing the instruction, the instruction is re-executed without restoring the contents of the address register. Therefore, there was a problem of adding or subtracting the contents of the address register again.
本発明の目的は、上記問題を解決するため、オ
ペランドのアドレツシングモードがポストインク
リメント又はプリデクトメント時に、アドレスレ
ジスタの内容を元に戻して命令再実行することに
ある。 SUMMARY OF THE INVENTION In order to solve the above problem, an object of the present invention is to restore the contents of the address register and re-execute the instruction when the addressing mode of the operand is post-increment or pre-decrement.
上記目的は、オペランドのアドレツシングモー
ドがポストインクリメントである情報を記憶する
ポストインクリメントモード記憶手段と、オペラ
ンドのアドレツシングモードがプリデクリメント
である情報を記憶するプリデクリメントモード記
憶手段と、命令のオペレーシヨンサイズを記憶す
るオペレーシヨンサイズ記憶手段と、ポストイン
クリメント又はプリデクリメントのアドレス計算
に用いられるアドレスレジスタのアドレスを記憶
するアドレスレジスタアドレス記憶手段を備え、
ページフオールト割込みが発生した時、該ポスト
インクリメントモード記憶手段がポストインクリ
メントアドレツシングモードであることを記憶し
ている又は、該プリデクリメントモード記憶手段
がプリデクリメントアドレツシングモードである
ことを記憶しているならば、該アドレスレジスタ
アドレス記憶手段で示されたアドレスレジスタの
内容を、該オペレーシヨンサイズ記憶手段の内容
に従つて、加算又は減算を行うことにより、達成
される。
The above object provides post-increment mode storage means for storing information in which the addressing mode of an operand is post-increment; pre-decrement mode storage means for storing information in which the addressing mode of an operand is pre-decrement; comprising an operation size storage means for storing an operation size and an address register address storage means for storing an address of an address register used for post-increment or pre-decrement address calculation,
When a page fault interrupt occurs, the post-increment mode storage means remembers that it is in post-increment addressing mode, or the pre-decrement mode storage means remembers that it is in pre-decrement addressing mode. If so, this is achieved by adding or subtracting the contents of the address register indicated by the address register address storage means according to the contents of the operation size storage means.
ポストインクリメントモード記憶手段は、オペ
ランドのアドレツシングモードがポストインクリ
メントであることを記憶し、プリデクリメントモ
ード記憶手段は、オペランドのアドレツシングモ
ードがプリデクリメントであることを記憶し、オ
ペレーシヨンサイズ記憶手段は、命令のオペレー
シヨンサイズが、バイト（８ビツト）又はワード
（16ビツト）又はロングワード（32ビツト）であ
ることを記憶し、アドレスレジスタアドレス記憶
手段は、オペランドのアドレツシングモードがポ
ストインクリメント又はプリデクリメント時のア
ドレス計算に用いたアドレスレジスタのアドレス
を記憶し、ポストインクリメント復旧手段は、ア
ドレツシングモードがポストインクリメント時の
オペレーシヨンサイズを判定し、プリデクリメン
ト復旧手段は、アドレツシングモードがプリデク
リメント時のオペレーシヨンサイズを判定する。
The post-increment mode storage means stores that the addressing mode of the operand is post-increment, and the pre-decrement mode storage means stores that the addressing mode of the operand is pre-decrement, and stores the operation size. The means stores whether the operation size of the instruction is a byte (8 bits), a word (16 bits), or a long word (32 bits), and the address register address storage means stores whether the addressing mode of the operand is post. The post-increment recovery means stores the address of the address register used for address calculation during increment or pre-decrement, the post-increment recovery means determines the operation size when the addressing mode is post-increment, and the pre-decrement recovery means determines the operation size when the addressing mode is Determine the operation size when mode is predecrement.
ページフオールト割込みが発生すると、上記手
段とマイクロ命令の指定によつて、アドレスレジ
スタの内容を加算又は減算するマイクロ命令へ分
岐し、命令実行前のアドレスレジスタの内容に戻
して命令再実行する。 When a page fault interrupt occurs, the above means and the specification of the microinstruction branch to a microinstruction that adds or subtracts the contents of the address register, returns the contents of the address register to the contents before execution of the instruction, and re-executes the instruction.
以下、本発明の実施例を図を用いて説明する。 Embodiments of the present invention will be described below with reference to the drawings.
第１図は、本発明を実行した時のフローであ
る。命令を実行する時の流れとしては、まず最初
に、命令のフエツチ、デコード、マイクロプログ
ラムの先頭アドレス生成、アドレス計算等を行う
（100）。次にマイクロプログラム制御によつて命
令実行を行う（120）。この時発生したページフオ
ールト割込みによつて、ページフオールト再開処
理が実行される（140）。 FIG. 1 is a flowchart when the present invention is executed. As for the flow of executing an instruction, first, fetching and decoding of the instruction, generation of the start address of the microprogram, address calculation, etc. are performed (100). Next, instructions are executed under microprogram control (120). Due to the page fault interrupt generated at this time, page fault restart processing is executed (140).
命令を実行する（120）ためのマイクロプログ
ラムは、一般に、アドレス計算（100）によつて
生成されたアドレスを用いてメモリ領域内データ
の読出しを行う。まず、メモリ読出し起動125を
行い、次に、メモリ読出し待ち130を行う。この
時、ページフオールト割込みが発生すると、ペー
ジフオールト再開処理（140）を実行する。まず、
アドレツシングモードがポストインクリメント又
はプリデクリメントであるか否かの判定を行い
145、そうであれば、アドレス計算時に既に加算
又は減算されたアドレスレジスタの値を、オペレ
ーシヨンサイズに従つて減算又は加算を行う150。 A microprogram for executing an instruction (120) generally reads data in a memory area using an address generated by address calculation (100). First, memory read activation 125 is performed, and then memory read wait 130 is performed. At this time, if a page fault interrupt occurs, page fault restart processing (140) is executed. first,
Determines whether addressing mode is post-increment or pre-decrement.
145, if so, the value of the address register that has already been added or subtracted during address calculation is subtracted or added according to the operation size 150;
例えば、アドレツシングモードがポストインク
リメントで、オペレーシヨンサイズがロングワー
ド（32ビツト）の場合、アドレスレジスタは減算
４され、ポストインクリメント前の値に戻る。 For example, if the addressing mode is post-increment and the operation size is longword (32 bits), the address register is subtracted by 4 and returns to the value before post-increment.
次に、ページフオールトが発生した命令のアド
レスを、メモリ領域内に退避する155。 Next, the address of the instruction in which the page fault has occurred is saved in the memory area 155.
次に、読出したいデータを含むページを主メモ
リ内に取込んでくるページフオールト処理160を
行う。 Next, page fault processing 160 is performed to fetch the page containing the data to be read into the main memory.
次に、退避しておいた命令のアドレスを回復
し、命令を最初から実行する165。 Next, the address of the saved instruction is recovered and the instruction is executed from the beginning 165.
これより、第１図をハードウエア手段を用いて
説明する。 FIG. 1 will now be explained using hardware means.
第２図は、本発明に適用したデータ処理装置の
全体構成である。 FIG. 2 shows the overall configuration of a data processing device to which the present invention is applied.
該データ処理装置は、補助記憶装置（略称
FILE）２００、主記憶装置（略称MS）２０５、
MM２０５を制御する主記憶装置管理ユニツト
（略称MMU）２１０、命令を取込み、デコード
する装置（略称IFDAU）２１５、命令を実行す
るユニツト（略称EU）２２０から構成される。 The data processing device is an auxiliary storage device (abbreviated as
FILE) 200, main storage device (abbreviated as MS) 205,
It consists of a main memory management unit (abbreviated as MMU) 210 that controls the MM 205, a device that takes in and decodes instructions (abbreviated as IFDAU) 215, and a unit that executes instructions (abbreviated as EU) 220.
第２図において、MS２０５は、これから実行
するタスクに用いられる命令及び該命令が扱うデ
タを記憶する装置である。FILE２００は、実行
してないタスク等の命令及び該命令が扱うデータ
を記憶する装置である。 In FIG. 2, MS 205 is a device that stores instructions used for a task to be executed from now on and data handled by the instructions. The FILE 200 is a device that stores instructions such as unexecuted tasks and data handled by the instructions.
MMU２１０は、MS２０５とIFDAU２１５及
びEU２２０とのデータ転送制御を行い、FILE２
００とMS２０５の関係で発生するページフオー
ルト割込みを検出し、信号線１０を介してEU２
２０へ送出する。 MMU210 controls data transfer between MS205, IFDAU215 and EU220, and FILE2
00 and MS205, and sends it to EU2 via signal line 10.
Send to 20.
IFDAUは、MS２０５からMMU２１０を介し
て命令を取込み、解読し、アドレス計算を行う。 The IFDAU takes in instructions from the MS 205 via the MMU 210, decodes them, and performs address calculations.
これによつて、マイクロプログラムの先頭アド
レスを信号線１２を介し、アドレツシングモード
がポストインクリメントであることを信号線１４
を介し、プリデクリメントであることを信号線１
６を介し、オペレーシヨンサイズを信号線１８を
介し、EU２２０へ送出する。EU２２０は、命令
の実行を行い、ページフオールト割込みが発生し
たことを信号線１０を介して知ると、アドレツシ
ングモードがポストインクリメント又はプリデク
リメントの場合、そのアドレス計算に用いたアド
レスレジスタの操作を信号線２０，２２，２４を
用いて行う。 As a result, the starting address of the microprogram is transmitted via the signal line 12, and the addressing mode is post-increment.
The signal line 1 indicates that it is a pre-decrement through
6, the operation size is sent to the EU 220 via a signal line 18. When the EU 220 executes the instruction and learns via the signal line 10 that a page fault interrupt has occurred, if the addressing mode is post-increment or pre-decrement, the EU 220 operates the address register used for the address calculation. is performed using the signal lines 20, 22, and 24.
EU２２０は、本発明の重要な構成要素を含ん
でいるため、第３図を用いて詳しく説明する。 Since the EU 220 includes important components of the present invention, it will be explained in detail using FIG. 3.
第３図は、EU２２０の詳細ブロツク図である。
EU２２０は、マイクロプログラム制御部（略称
ECONT）３００、演算器（略称ALU）３０５、
アドレスレジスタのアドレスを記憶する手段（略
称ARAK）３１０等から構成される。 Figure 3 is a detailed block diagram of EU220.
EU220 is a microprogram control unit (abbreviated as
ECONT) 300, arithmetic unit (abbreviation ALU) 305,
It is composed of means (abbreviated as ARAK) 310 for storing the address of an address register.
第３図において、ECONT３００は、命令の実
行を制御し、ページフオールト再開処理の制御
も、信号線１２，１４，１６，１８を取込んで行
う。 In FIG. 3, ECONT 300 controls the execution of instructions and also controls page fault restart processing by taking in signal lines 12, 14, 16, and 18.
ARAK３１０は、オペランドのアドレツシン
グモードがポストインクリメント又はプリデクリ
メントの場合、そのアドレス計算に用いたアドレ
スレジスタのアドレスを記憶する手段で、信号線
１２，１４，２０を用いて行う。 The ARAK 310 is means for storing the address of the address register used for address calculation when the addressing mode of the operand is post-increment or pre-decrement, using signal lines 12, 14, and 20.
アドレツシングモードがポストインクリメント
モード時のアドレスレジスタは、IFDAU２１５
によつて加算されている。プリデクリメントモー
ド時のアドレスレジスタは、IFDAU２１５によ
つて減算されている。このアドレスレジスタのア
ドレスは、ARAK３１０によつて記憶されてい
るため、アドレスレジスタの内容は、信号線２
２，２４を用いて取込まれる。 When the addressing mode is post-increment mode, the address register is IFDAU215.
It is added by. The address register in the pre-decrement mode is decremented by IFDAU215. Since the address of this address register is stored by ARAK310, the contents of the address register are
2,24.
取込まれたアドレスレジスタの内容は、ページ
フオールト再開処理時の、ECONT３００の制御
によつて、アドレス計算前の内容に戻される。 The contents of the fetched address register are returned to the contents before address calculation under the control of ECONT 300 during page fault restart processing.
ECONT３００は、ページフオールト再開処理
時の制御に、特に関係する構成要素を含んでいる
ため、第４図を用いて詳しく説明する。 Since ECONT 300 includes components particularly related to control during page fault restart processing, it will be described in detail using FIG. 4.
第４図は、ECONT３００の詳細ブロツク図で
ある。 FIG. 4 is a detailed block diagram of ECONT 300.
ECONT３００は、マイクロプログラムのアド
レスを生成する手段（略称MAGEN）４００、
マイクロプログラムを格納するRAM（略称WCS）
405、マイクロ命令を解読する手段（略称
MPDEC）４１０、アドレツシングモードがポス
トインクリメントモードであることを記憶する手
段（略称PIM）４１５、アドレツシングモード
がプリデクリメントモードであることを記憶する
手段（略称PDM）４２０、オペレーシヨンサイ
ズを記憶する手段（略称DL）４２５、ページフ
オールト割込みが発生したことを検出する手段
（略称PF）４３０、マイクロ命令の指定により、
アドレツシングモードがポストインクリメント又
はプリデクリメントであるか否か、オペレーシヨ
ンサイズがバイト（８ビツト）、ワード（16ビツ
ト）、ロングワード（32ビツト）のいずれかとい
うことを検出する手段（略称IDT）４３５等から
構成される。 ECONT 300 includes a means (abbreviated as MAGEN) 400 for generating a microprogram address;
RAM that stores microprograms (abbreviated as WCS)
405, means of decoding microinstructions (abbreviation)
MPDEC) 410, means for storing that the addressing mode is post-increment mode (abbreviated as PIM) 415, means for storing that the addressing mode is pre-decrement mode (abbreviated as PDM) 420, operation size A means for storing (abbreviated as DL) 425, a means for detecting the occurrence of a page fault interrupt (abbreviated as PF) 430, and a microinstruction specification.
A means (abbreviated as IDT) for detecting whether the addressing mode is post-increment or pre-decrement, and whether the operation size is byte (8 bits), word (16 bits), or longword (32 bits). )435 etc.
第４図において、IFDAU２１５から信号線１
２を介して送られたマイクロプログラムの先頭ア
ドレスによつて、マイクロプログラムが読出さ
れ、命令の実行が行われる。 In Figure 4, from IFDAU215 to signal line 1
The microprogram is read out according to the start address of the microprogram sent via 2, and instructions are executed.
命令の実行途中にページフオールト割込みが発
生すると、MMU２１０から信号線１０を介して
送られてくるため、PF４３０で検出する。 When a page fault interrupt occurs during the execution of an instruction, it is detected by the PF 430 because it is sent from the MMU 210 via the signal line 10.
PF４３０は、信号線５２を介して、MAGEN
４００へページフオールト割込みが発生したこと
を伝え、MAGEN４００は、ページフオールト
再開処理のマイクロプログラム先頭アドレスを生
成する。 PF430 connects MAGEN via signal line 52.
The MAGEN 400 is notified of the occurrence of a page fault interrupt, and the MAGEN 400 generates a microprogram start address for page fault restart processing.
ページフオールト再開処理のマイクロプログラ
ムは、まず、ページフオールト割込みが発生した
命令のアドレツシングモードが、ポストインクリ
メント又はプリデクリメントであるか否かを判定
する。これは、PIM４１５とPDM４２０と判定
を意味するマイクロ命令（信号線５０）を、IDT
４３５が用いて判定し、MAGEN４００は次の
マイクロ命令のアドレスを、分岐アドレス（信号
線５４）を用いて生成する。 The page fault restart processing microprogram first determines whether the addressing mode of the instruction in which the page fault interrupt has occurred is post-increment or pre-decrement. This transfers the PIM415, PDM420, and the microinstruction (signal line 50) that means judgment to the IDT
The MAGEN 400 generates the address of the next microinstruction using the branch address (signal line 54).
アドレツシングモードがポストインクリメント
又はプリデクリメント時は、アドレツシングモー
ドがポストインクリメントかプリデクリメントか
を判定し、それぞれの場合においてオペレーシヨ
ンサイズの判定を行い、異なるアドレスレジスタ
操作のマイクロ命令に分岐する。 When the addressing mode is post-increment or pre-decrement, determine whether the addressing mode is post-increment or pre-decrement, determine the operation size in each case, and branch to a microinstruction for a different address register operation. .
これは、PIM４１５とPDM４２０とDL４２５
と判定を意味するマイクロ命令（信号線５０）と
を用いて、IDT４３５が、判定する。 This is PIM415, PDM420 and DL425
The IDT 435 makes a decision using a microinstruction (signal line 50) that means a decision.
例えば、信号線５０が、アドレツシングモード
はポストインクリメントかつオペレーシヨンサイ
ズがロングワードかという判定を意味している
時、PIM４１５がポストインクリメントを示し、
DL４２５がロングワードを示している場合、
IDT４３５の出力によつて、MAGEN４００、
アドレスレジスタを４減算するマイクロ命令のア
ドレスを生成する。 For example, when the signal line 50 indicates that the addressing mode is post-increment and the operation size is longword, the PIM 415 indicates post-increment;
If DL425 indicates a long word,
By the output of IDT435, MAGEN400,
Generates the address of a microinstruction that subtracts the address register by 4.
本発明によれば、オペランドのアドレツシング
モードが、ポストインクリメントモードであるこ
とを記憶する手段と、プリデクリメントモードで
あることを記憶する手段と、上記アドレツシング
モードのアドレス計算に用いたアドレスレジスタ
のアドレスを記憶する手段と、オペレーシヨンサ
イズを記憶する手段を設けることによつて、ペー
ジフオールト再開を命令の最初から行う時、アド
レツシングモードがポストインクリメント又はプ
リデクリメントのアドレス計算に用いたアドレス
レジスタの値を、アドレス計算前の値にもどすこ
とができる。
According to the present invention, there is provided a means for storing that the addressing mode of an operand is a post-increment mode, a means for storing that the addressing mode is a pre-decrement mode, and an address used for calculating an address in the addressing mode. By providing a means for storing the address of the register and a means for storing the operation size, the addressing mode can be used for post-increment or pre-decrement address calculation when page fault restart is performed from the beginning of the instruction. The value of the address register can be returned to the value before address calculation.
これによつて、命令の最初から再実行する時
の、アドレスレジスタの２度加算、２度減算を防
ぐ効果がある。 This has the effect of preventing the address register from being added twice and subtracted twice when the instruction is re-executed from the beginning.
第１図は、本発明を実行した時のフロー、第２
図は本発明に適用するデータ処理装置の全体を示
すブロツク図、第３図、第４図は本発明に特に係
わる部分の詳細ブロツク図である。
３１０，４１５，４２０，４２５，４３５……
制御回路、２０，２２，２４，１０，１４，１
６，１８，５０，５２……信号線。
Figure 1 shows the flow when implementing the present invention, and Figure 2 shows the flow when implementing the present invention.
The figure is a block diagram showing the entire data processing apparatus to which the present invention is applied, and FIGS. 3 and 4 are detailed block diagrams of parts particularly related to the present invention. 310,415,420,425,435...
Control circuit, 20, 22, 24, 10, 14, 1
6, 18, 50, 52...signal lines.
Claims (1)
スに対応する物理アドレスがない時にページフオ
ールト割込みを起こすアドレス変換装置と、命令
の読出し、解読、実行を行う基本処理装置から成
り、該基本処理装置内で処理するオペランドのア
ドレツシングモードが少なくとも、ポストインク
リメントと、プリデクリメントを含むデータ処理
装置において、 オペランドのアドレツシングがポストインクリ
メントである情報を記憶するポストインクリメン
トモード記憶手段と、 オペランドのアドレツシングモードがプリデク
リメントである情報を記憶するプリデクリメント
モード記憶手段と、 該基本処理装置内で処理する命令のオペレーシ
ヨンサイズを記憶するオペレーシヨンサイズ記憶
手段と、オペランドのアドレス計算用ベースアド
レスを記憶するアドレスレジスタと、 該アドレスレジスタのアドレスを記憶するアド
レスレジスタアドレス記憶手段と、ページフオー
ルト割込みが発生した時、 該ポストインクリメントモード記憶手段が、ポ
ストインクリメントアドレツシングモードである
ことを記憶していた場合、該アドレスレジスタア
ドレス記憶手段が示すアドレスレジスタに、該オ
ペレーシヨンサイズ記憶手段の状態に応じた値を
減算するポストインクリメント復旧手段と、 該プリデクリメントモード記憶手段が、プリデ
クリメントアドレツシングモードであることを記
憶していた場合、該アドレスレジスタアドレス記
憶手段が示すアドレスレジスタに、該オペレーシ
ヨンサイズ記憶手段の状態に応じた値を加算する
プリデクリメント復旧手段を設けたことを特徴と
するページフオールト再開処理方式。[Claims] 1. A main storage device, an auxiliary storage device, an address translation device that generates a page fault interrupt when there is no physical address corresponding to a virtual address, and a basic processing device that reads, decodes, and executes instructions. in a data processing device in which the addressing mode of the operand processed within the basic processing device includes at least post-increment and pre-decrement, a post-increment mode storage means for storing information that the addressing of the operand is post-increment. Pre-decrement mode storage means for storing information that the addressing mode of the operand is pre-decrement; Operation size storage means for storing the operation size of an instruction to be processed within the basic processing unit; and the address of the operand. An address register for storing a calculation base address, an address register for storing the address of the address register, and an address storage means for storing the address of the address register, and the post-increment mode storage means for storing the address in the post-increment addressing mode when a page fault interrupt occurs. post-increment recovery means for subtracting a value corresponding to the state of the operation size storage means to the address register indicated by the address register address storage means when a certain thing has been stored; and the pre-decrement mode storage means; Pre-decrement recovery means is provided for adding a value corresponding to the state of the operation size storage means to the address register indicated by the address register address storage means when the pre-decrement addressing mode is stored. A page fault restart processing method characterized by the following.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61211641A JPS6368947A (en) | 1986-09-10 | 1986-09-10 | Page fault restart processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61211641A JPS6368947A (en) | 1986-09-10 | 1986-09-10 | Page fault restart processing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6368947A JPS6368947A (en) | 1988-03-28 |
| JPH0531777B2 true JPH0531777B2 (en) | 1993-05-13 |
Family
ID=16609140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61211641A Granted JPS6368947A (en) | 1986-09-10 | 1986-09-10 | Page fault restart processing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6368947A (en) |
-
1986
- 1986-09-10 JP JP61211641A patent/JPS6368947A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6368947A (en) | 1988-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4875160A (en) | Method for implementing synchronous pipeline exception recovery | |
| EP0217168B1 (en) | Method for processing address translation exceptions in a virtual memory system | |
| US5003458A (en) | Suspended instruction restart processing system based on a checkpoint microprogram address | |
| JP3439033B2 (en) | Interrupt control device and processor | |
| JPH09330236A (en) | Microprocessor and peripheral device for the same | |
| US4841439A (en) | Method for restarting execution interrupted due to page fault in a data processing system | |
| US5146569A (en) | System for storing restart address of microprogram, determining the validity, and using valid restart address to resume execution upon removal of suspension | |
| JPS58121457A (en) | Information processing device | |
| JPS6250934A (en) | Interrupting control system of processor | |
| US4797816A (en) | Virtual memory supported processor having restoration circuit for register recovering | |
| EP0212132A1 (en) | Method and digital computer for recovering from errors | |
| JPH0531777B2 (en) | ||
| JP2765831B2 (en) | Data processing device | |
| JPH0554141B2 (en) | ||
| JP2979108B2 (en) | Synchronization method for asynchronous processing in data processing equipment | |
| JPH0133856B2 (en) | ||
| JPS59172044A (en) | Instruction control system | |
| JP2562838B2 (en) | Processor and store buffer control method | |
| JPH05165663A (en) | Data processor | |
| JPS63214856A (en) | Data protection control system for data processing unit | |
| JP2944335B2 (en) | Information processing device | |
| JP3029355B2 (en) | Single-step instruction execution method | |
| JPS58166454A (en) | Data processor | |
| JPH03262041A (en) | Interrupt return processing system | |
| JPH0424731B2 (en) |