JPH05315924A - 無損失サイリスタスイッチ回路プライミング及びスイープアウト装置 - Google Patents
無損失サイリスタスイッチ回路プライミング及びスイープアウト装置Info
- Publication number
- JPH05315924A JPH05315924A JP4173184A JP17318492A JPH05315924A JP H05315924 A JPH05315924 A JP H05315924A JP 4173184 A JP4173184 A JP 4173184A JP 17318492 A JP17318492 A JP 17318492A JP H05315924 A JPH05315924 A JP H05315924A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- current
- inductor
- priming
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for dc voltages or currents
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/125—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M3/135—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M3/137—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/0403—Modifications for accelerating switching in thyristor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
- Generation Of Surge Voltage And Current (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 この発明は、プライミング及びキャリヤスイ
ープアウト回路又はそれと同等の回路を備えたサイリス
タ充電タイプ又は他のエネルギ・スイッチング回路に関
し、プライミング及びキャリヤスイープアウト回路又は
それと同等の回路は、通常プライミング及びスイープア
ウト過程でエネルギロスを生じ、本発明は、このエネル
ギロスを電源に帰還することにより解消する。 【構成】 サイリスタ（ＳＣＲ１，ＳＣＲ２）のスイッ
チング動作時のプライミング過程で生じるエネルギはイ
ンダクタ装置（Ｌ１，Ｌ３）のバイアス巻線に直列接続
されたインダクタＬ５に蓄積され、このインダクタＬ５
に蓄積されたエネルギがスイープアウト時にインダクタ
装置（Ｌ１，Ｌ３）の二次巻線を介して電源に還流され
る。
ープアウト回路又はそれと同等の回路を備えたサイリス
タ充電タイプ又は他のエネルギ・スイッチング回路に関
し、プライミング及びキャリヤスイープアウト回路又は
それと同等の回路は、通常プライミング及びスイープア
ウト過程でエネルギロスを生じ、本発明は、このエネル
ギロスを電源に帰還することにより解消する。 【構成】 サイリスタ（ＳＣＲ１，ＳＣＲ２）のスイッ
チング動作時のプライミング過程で生じるエネルギはイ
ンダクタ装置（Ｌ１，Ｌ３）のバイアス巻線に直列接続
されたインダクタＬ５に蓄積され、このインダクタＬ５
に蓄積されたエネルギがスイープアウト時にインダクタ
装置（Ｌ１，Ｌ３）の二次巻線を介して電源に還流され
る。
Description
【０００１】
【産業上の利用分野】本発明はシリコン制御整流器型等
のようなソリッドステート及び類似のスイッチングリレ
ーの効率を増大させるための装置に関する。上記のスイ
ッチングリレーは以後サイリスタスイッチ装置と呼ぶ。
更に詳細には、本発明は、従来のプライミング及びキャ
リヤ・スイープアウト回路網を備えたシステムに固有で
あった損失を除去することを意図するものである。
のようなソリッドステート及び類似のスイッチングリレ
ーの効率を増大させるための装置に関する。上記のスイ
ッチングリレーは以後サイリスタスイッチ装置と呼ぶ。
更に詳細には、本発明は、従来のプライミング及びキャ
リヤ・スイープアウト回路網を備えたシステムに固有で
あった損失を除去することを意図するものである。
【０００２】
【従来の技術】このようなスイッチング装置及び回路の
代表的な適用例はレーダー・モジュレータ、周波数変換
器、ＤＣ−ＤＣ電力コンバータ、ＤＣからＡＣへ変換す
る電力インバータ、及びＲＦ送信機等であり、これらに
おける基本的電力変換はサイリスタによって行われる。
この種のシステムは、本発明者にかかる米国特許第４，
００１，５９８号、第３，８３２，５７３号及び第３，
８８９，２６３号に記載してある。サイリスタスイッチ
ング効率を高めることにより、熱的損失が減り、これに
より高い電流定格が可能になる。
代表的な適用例はレーダー・モジュレータ、周波数変換
器、ＤＣ−ＤＣ電力コンバータ、ＤＣからＡＣへ変換す
る電力インバータ、及びＲＦ送信機等であり、これらに
おける基本的電力変換はサイリスタによって行われる。
この種のシステムは、本発明者にかかる米国特許第４，
００１，５９８号、第３，８３２，５７３号及び第３，
８８９，２６３号に記載してある。サイリスタスイッチ
ング効率を高めることにより、熱的損失が減り、これに
より高い電流定格が可能になる。
【０００３】従来のサイリスタ型の電流パルス発生器に
おいては、発生する電流パルスの大きさ及びパルス幅
は、最大di／dt定格、電気的オン状態導電率、熱的接合
導電率、熱的接合キャパシタンス及びピーク接合温度に
よって制限される。
おいては、発生する電流パルスの大きさ及びパルス幅
は、最大di／dt定格、電気的オン状態導電率、熱的接合
導電率、熱的接合キャパシタンス及びピーク接合温度に
よって制限される。
【０００４】正弦波電流パルスに対しては、（di／dt）
最大値は次の関係式によって与えられる。
最大値は次の関係式によって与えられる。
【０００５】
【数１】
【０００６】ここに、Ｔは電流パルスの幅であり、Ｉ
peakはそのピーク電流値である。
peakはそのピーク電流値である。
【０００７】パルスの適用においては、サイリスタ接合
は、パルス発生期間中に発熱し、次いでパルスとパルス
との間の期間において冷却する。従って、接合温度はＤ
Ｃ成分とＡＣリップル成分とからなる。パルス幅が熱的
時定数よりも極めて大きいと、ＡＣリップル成分がＤＣ
成分よりも極めて大きく、所定の最大接合温度に対する
接合からの熱の流量がかなり減る。すなわち、熱の流量
は平均接合温度と周囲温度との間の差に比例するからで
ある。その結果、装置のＲＭＳ電流定格が低下する。他
方、パルス幅が熱的時定数よりも極めて小さいならば、
リップル成分はＤＣ成分に比べて小さく、接合はその最
大定格温度で連続的に働き、熱流量の減少はない。従っ
て、サイリスタの最大限のＲＭＳ電流定格を実現でき
る。最大パルス繰返し速度は、ピーク接合温度を超過す
ることのないように、許容ＲＭＳ電流によって決定され
る。
は、パルス発生期間中に発熱し、次いでパルスとパルス
との間の期間において冷却する。従って、接合温度はＤ
Ｃ成分とＡＣリップル成分とからなる。パルス幅が熱的
時定数よりも極めて大きいと、ＡＣリップル成分がＤＣ
成分よりも極めて大きく、所定の最大接合温度に対する
接合からの熱の流量がかなり減る。すなわち、熱の流量
は平均接合温度と周囲温度との間の差に比例するからで
ある。その結果、装置のＲＭＳ電流定格が低下する。他
方、パルス幅が熱的時定数よりも極めて小さいならば、
リップル成分はＤＣ成分に比べて小さく、接合はその最
大定格温度で連続的に働き、熱流量の減少はない。従っ
て、サイリスタの最大限のＲＭＳ電流定格を実現でき
る。最大パルス繰返し速度は、ピーク接合温度を超過す
ることのないように、許容ＲＭＳ電流によって決定され
る。
【０００８】しかし、この所論は、サイリスタの逆方向
回復特性と関連する接合における熱散逸の重要な源を無
視したものである。電流パルスの終りにおいて、少数キ
ャリヤが接合に蓄積され、これらキャリヤはサイリスタ
の逆方向に電流を導く。この少数キャリヤは蓄積電荷の
ように働き、逆方向電流の積分及び少数キャリヤ再結合
電荷の合計が当初の少数キャリヤ電荷と等しくなる時に
接合から完全に除去される。この逆方向電流は接合両端
間の逆方向電圧降下を発生させ、これは回復期間中にか
なりのものである。従って、かなりの熱散逸が逆方向回
復期間中に起こる。そして、この損失はパルス幅が減る
につれて増す。従って、ＲＭＳ電流定格はパルス幅の減
少に伴って低下する。
回復特性と関連する接合における熱散逸の重要な源を無
視したものである。電流パルスの終りにおいて、少数キ
ャリヤが接合に蓄積され、これらキャリヤはサイリスタ
の逆方向に電流を導く。この少数キャリヤは蓄積電荷の
ように働き、逆方向電流の積分及び少数キャリヤ再結合
電荷の合計が当初の少数キャリヤ電荷と等しくなる時に
接合から完全に除去される。この逆方向電流は接合両端
間の逆方向電圧降下を発生させ、これは回復期間中にか
なりのものである。従って、かなりの熱散逸が逆方向回
復期間中に起こる。そして、この損失はパルス幅が減る
につれて増す。従って、ＲＭＳ電流定格はパルス幅の減
少に伴って低下する。
【０００９】
【発明が解決しようとする課題】本発明の目的は、サイ
リスタにおけるこれらの逆方向回復損失を大幅に減少さ
せるための新規な装置を提供することにある。
リスタにおけるこれらの逆方向回復損失を大幅に減少さ
せるための新規な装置を提供することにある。
【００１０】サイリスタのdi／dt定格が制限されること
に対する基礎的な理由は、ゲート信号を与えたときに、
接合の小さな面積だけが実際にターンオフされるという
ことにある。外部回路がサイリスタに対して余りに大き
な電流をこの小さな面積を通じて強いて導通させると、
局部的に接合温度が上昇してサイリスタを焼損させる。
ターンオンの機構は、3000ないし8000cm／秒程度の定ま
った拡がり速度によって特徴づけられる。換言すれば、
当初は、ゲート構造の近くの接合面積だけがターンオン
させられる。次いで、ターンオン面積は、拡がり速度と
呼ばれる速度で、このゲート構造の周縁から外へ拡が
る。複雑なゲート構造を用いると、全拡がり距離を、全
ターンオンが10ないし20マイクロ秒内で得られるという
ような小さなものにすることができる。しかし、この複
雑なゲート構造は接合面積を小さくし、これにより、装
置の電流可能出力が減る。
に対する基礎的な理由は、ゲート信号を与えたときに、
接合の小さな面積だけが実際にターンオフされるという
ことにある。外部回路がサイリスタに対して余りに大き
な電流をこの小さな面積を通じて強いて導通させると、
局部的に接合温度が上昇してサイリスタを焼損させる。
ターンオンの機構は、3000ないし8000cm／秒程度の定ま
った拡がり速度によって特徴づけられる。換言すれば、
当初は、ゲート構造の近くの接合面積だけがターンオン
させられる。次いで、ターンオン面積は、拡がり速度と
呼ばれる速度で、このゲート構造の周縁から外へ拡が
る。複雑なゲート構造を用いると、全拡がり距離を、全
ターンオンが10ないし20マイクロ秒内で得られるという
ような小さなものにすることができる。しかし、この複
雑なゲート構造は接合面積を小さくし、これにより、装
置の電流可能出力が減る。
【００１１】ターンオン機構における拡がり効果のため
に、ターンオンさせられる接合面積は時間とともに増
す。これにより、装置のdi／dt可能出力は時間とともに
増す。従って、サイリスタのdi／dt定格を高める一つの
方法は、例えばサイリスタと直列の回路網、好ましくは
可飽和インダクタ型の回路網によって、陽極電流パルス
を遅延させることである。この可飽和インダクタは時間
遅延スイッチのように働く。サイリスタトリガ信号が加
えられる時は、この可飽和インダクタは非飽和状態にあ
り、従って高いインピーダンスを示す。それで、少量の
電流のみが回路を流れることができる。この初期の期間
中に、可飽和インダクタはこれに加えられる電圧によっ
て飽和へ向かって進ませられ、この時にインダクタは低
インピーダンスとなり、一杯の陽極電流が流れ始めるこ
とができる。飽和の時間はコアの横断面積及びインダク
タ上の巻数によって定まる。
に、ターンオンさせられる接合面積は時間とともに増
す。これにより、装置のdi／dt可能出力は時間とともに
増す。従って、サイリスタのdi／dt定格を高める一つの
方法は、例えばサイリスタと直列の回路網、好ましくは
可飽和インダクタ型の回路網によって、陽極電流パルス
を遅延させることである。この可飽和インダクタは時間
遅延スイッチのように働く。サイリスタトリガ信号が加
えられる時は、この可飽和インダクタは非飽和状態にあ
り、従って高いインピーダンスを示す。それで、少量の
電流のみが回路を流れることができる。この初期の期間
中に、可飽和インダクタはこれに加えられる電圧によっ
て飽和へ向かって進ませられ、この時にインダクタは低
インピーダンスとなり、一杯の陽極電流が流れ始めるこ
とができる。飽和の時間はコアの横断面積及びインダク
タ上の巻数によって定まる。
【００１２】可飽和インダクタを時間遅延スイッチング
手段として用いることは、サイリスタのdi／dt定格を高
めるために従来から広く行われており、この手法は「プ
ライミング」(priming) と呼ばれている。しかし、後で
明らかになるように、プライミング回路網は、本来、散
逸(dissipation) 損失を招来する。
手段として用いることは、サイリスタのdi／dt定格を高
めるために従来から広く行われており、この手法は「プ
ライミング」(priming) と呼ばれている。しかし、後で
明らかになるように、プライミング回路網は、本来、散
逸(dissipation) 損失を招来する。
【００１３】従って、本発明の他の目的は、このような
プライミング損失を大幅に減少させ、また実質的に除去
する新規な装置を提供することにある。
プライミング損失を大幅に減少させ、また実質的に除去
する新規な装置を提供することにある。
【００１４】前述のサイリスタ接合両端間の逆方向電圧
降下の逆方向電流発生はまた、逆方向回復期間中にかな
りの熱散逸を招く。逆方向電流を制限するためのいわゆ
る「スイープアウト」(sweepout)回路はなお、後で詳述
するように、少数キャリヤ・スイープアウト過程に関連
するエネルギーの散逸を招来する。
降下の逆方向電流発生はまた、逆方向回復期間中にかな
りの熱散逸を招く。逆方向電流を制限するためのいわゆ
る「スイープアウト」(sweepout)回路はなお、後で詳述
するように、少数キャリヤ・スイープアウト過程に関連
するエネルギーの散逸を招来する。
【００１５】本発明の更に他の目的は、このような散逸
少数キャリヤ・スイープアウト損失をも著しく減少さ
せ、更には実質的に除去するための新規かつ改良された
装置を提供することにある。
少数キャリヤ・スイープアウト損失をも著しく減少さ
せ、更には実質的に除去するための新規かつ改良された
装置を提供することにある。
【００１６】本発明の更に他の目的は以下の説明から明
らかになり、また特許請求の範囲の記載において更によ
く分かる。
らかになり、また特許請求の範囲の記載において更によ
く分かる。
【００１７】
【課題を解決するための手段】本発明の重要な態様の一
つから要約すると、本発明は、電源と関連するサイリス
タスイッチ回路におけるプライミング及びキャリヤ・ス
イープアウト損失を除去する装置に関するものであり、
サイリスタスイッチングに応動してエネルギーがこれに
蓄積される。この装置においては、所定のプライミング
期間のサイリスタスイッチングに際するサイリスタ電流
の立上りを遅延させ、これによりまた追加の少数キャリ
ヤを上記サイリスタ内に発生させ、上記プライミング期
間中に上記電流を制限し、その後逆方向電圧を発生させ
てスイープアウト期間中に上記少数キャリヤのスイープ
アウトを行い、上記スイープアウト期間中に上記電流を
制限し、上記プライミング期間及びスイープアウト期間
の各々において結果として生ずるエネルギーを上記電源
へ輸送し戻して上記結果として生ずるエネルギーの熱散
逸を除去する。
つから要約すると、本発明は、電源と関連するサイリス
タスイッチ回路におけるプライミング及びキャリヤ・ス
イープアウト損失を除去する装置に関するものであり、
サイリスタスイッチングに応動してエネルギーがこれに
蓄積される。この装置においては、所定のプライミング
期間のサイリスタスイッチングに際するサイリスタ電流
の立上りを遅延させ、これによりまた追加の少数キャリ
ヤを上記サイリスタ内に発生させ、上記プライミング期
間中に上記電流を制限し、その後逆方向電圧を発生させ
てスイープアウト期間中に上記少数キャリヤのスイープ
アウトを行い、上記スイープアウト期間中に上記電流を
制限し、上記プライミング期間及びスイープアウト期間
の各々において結果として生ずるエネルギーを上記電源
へ輸送し戻して上記結果として生ずるエネルギーの熱散
逸を除去する。
【００１８】
【実施例】以下、本発明を図面を参照して説明する。
【００１９】まず図１のグラフを参照して本発明の基本
となる原理を詳細に説明する。このグラフは、プライミ
ングあり及びプライミングなしのサイリスタのターンオ
ン特性を示すものであり、陽極電流は縦座標に沿ってプ
ロットしてあり、時間は横座標に沿ってプロットしてあ
る。記号Ａで示す曲線は最大許容立上り速度（di／dt）
又は時間の関数としての陽極電流を示す。プライミング
なし及びプライミングありで得られる陽極電流の相対的
増加を比較するために、更に３つの電流波形を図１に示
す。曲線Ｂは正弦波陽極電流、例えば５マイクロ秒幅の
プライミングなしのものを示す。この電流パルスのピー
クの大きさは時間零におけるdi／dt定格で定まる。他
方、曲線Ｃは、プライミング時間（０−ｔ1）が５マイ
クロ秒である陽極電流を示す。プライミング期間中に少
量の陽極電流が流れることがわかる。このプライミング
期間中の陽極電流を増すことにより、di／dt定格を更に
増大させることができ、この増大により、曲線Ｄからわ
かるように、ピーク陽極電流が増す。プライミング期間
中の陽極電流により、ターンオン接合領域における追加
の少数キャリヤが発生し、従ってdi／dt定格が増大す
る。しかし、この陽極電流は接合ターンオン領域を増大
させない。このような領域は、厳密に、プライミング期
間の持続時間の関数である。ターンオン領域における追
加の少数キャリヤにより陽極電流が増す。従って、di／
dt定格は２つのパラメータ、すなわち、プライミング期
間の持続時間、及びこの期間中の陽極電流の大きさによ
って定まる。 プライミング及び少数キャリヤ・スイー
プアウト回路の一例を図２に示す。この回路は、方形ル
ープ・コアを有する可飽和インダクタＬ1 、タップ付き
一次巻線Ｐ、バイアスすなわちリセット巻線Ｂ、並びに
可調節抵抗Ｒ1 及びＲ2 とそれぞれ直列接続された一対
のダイオードＣＲ１及びＣＲ２によって分路された二次
巻線Ｓを備えている。固定陽極電流に対しては、これら
の可調節構成部品は最適値にセットされる。このプライ
ミング及びスイープアウト回路は、電源ＥDCの＋端子と
サイリスタとの間で、可飽和インダクタＬ1 の一次巻線
Ｐと直列に接続されており、そして、共振チャージ・イ
ンダクタＬ2 が上記サイリスタを分路蓄電コンデンサＣ
1 の＋端子に直列接続している。
となる原理を詳細に説明する。このグラフは、プライミ
ングあり及びプライミングなしのサイリスタのターンオ
ン特性を示すものであり、陽極電流は縦座標に沿ってプ
ロットしてあり、時間は横座標に沿ってプロットしてあ
る。記号Ａで示す曲線は最大許容立上り速度（di／dt）
又は時間の関数としての陽極電流を示す。プライミング
なし及びプライミングありで得られる陽極電流の相対的
増加を比較するために、更に３つの電流波形を図１に示
す。曲線Ｂは正弦波陽極電流、例えば５マイクロ秒幅の
プライミングなしのものを示す。この電流パルスのピー
クの大きさは時間零におけるdi／dt定格で定まる。他
方、曲線Ｃは、プライミング時間（０−ｔ1）が５マイ
クロ秒である陽極電流を示す。プライミング期間中に少
量の陽極電流が流れることがわかる。このプライミング
期間中の陽極電流を増すことにより、di／dt定格を更に
増大させることができ、この増大により、曲線Ｄからわ
かるように、ピーク陽極電流が増す。プライミング期間
中の陽極電流により、ターンオン接合領域における追加
の少数キャリヤが発生し、従ってdi／dt定格が増大す
る。しかし、この陽極電流は接合ターンオン領域を増大
させない。このような領域は、厳密に、プライミング期
間の持続時間の関数である。ターンオン領域における追
加の少数キャリヤにより陽極電流が増す。従って、di／
dt定格は２つのパラメータ、すなわち、プライミング期
間の持続時間、及びこの期間中の陽極電流の大きさによ
って定まる。 プライミング及び少数キャリヤ・スイー
プアウト回路の一例を図２に示す。この回路は、方形ル
ープ・コアを有する可飽和インダクタＬ1 、タップ付き
一次巻線Ｐ、バイアスすなわちリセット巻線Ｂ、並びに
可調節抵抗Ｒ1 及びＲ2 とそれぞれ直列接続された一対
のダイオードＣＲ１及びＣＲ２によって分路された二次
巻線Ｓを備えている。固定陽極電流に対しては、これら
の可調節構成部品は最適値にセットされる。このプライ
ミング及びスイープアウト回路は、電源ＥDCの＋端子と
サイリスタとの間で、可飽和インダクタＬ1 の一次巻線
Ｐと直列に接続されており、そして、共振チャージ・イ
ンダクタＬ2 が上記サイリスタを分路蓄電コンデンサＣ
1 の＋端子に直列接続している。
【００２０】プライミング期間持続時間は、一次巻線Ｐ
上の異なるタップを選択することによって調節される。
プライミング期間中は、上記可飽和インダクタ両端間の
電圧は正であり、ダイオードＣＲ１が導通する。プライ
ミング電流の振幅は抵抗Ｒ1によって調節される。逆方
向回復期間中は、上記インダクタの電圧は負であり、従
ってダイオードＣＲ２が導通する。逆方向回復電流は抵
抗Ｒ2 によって調節される。多くの用途においては、Ｒ
1 及びＲ2 の抵抗値はほとんど同じであり、これらの場
合には、二次回路は１個の抵抗のみで構成してもよい。
高周波作動に対しては特に、Ｒ1 において散逸するプラ
イミング損失はかなりのものである。
上の異なるタップを選択することによって調節される。
プライミング期間中は、上記可飽和インダクタ両端間の
電圧は正であり、ダイオードＣＲ１が導通する。プライ
ミング電流の振幅は抵抗Ｒ1によって調節される。逆方
向回復期間中は、上記インダクタの電圧は負であり、従
ってダイオードＣＲ２が導通する。逆方向回復電流は抵
抗Ｒ2 によって調節される。多くの用途においては、Ｒ
1 及びＲ2 の抵抗値はほとんど同じであり、これらの場
合には、二次回路は１個の抵抗のみで構成してもよい。
高周波作動に対しては特に、Ｒ1 において散逸するプラ
イミング損失はかなりのものである。
【００２１】上記のサイリスタの逆方向回復特性を図３
に示す。プライミング及びスイープアウト回路がないと
すると、図３の曲線Ａに示すように、逆電流ＩA は大き
なピーク値に立ち上がる。この逆電流は図２のチャージ
・インダクタＬ2 及びＬ1 の飽和したインダクタンスを
通って流れるから、かなりの量のエネルギーがこれらイ
ンダクタに蓄積され、そしてこのエネルギーは逆方向回
復中に上記サイリスタにおいて散逸する。このような逆
電流により２つの型の故障が起り得る。すなわち、その
一つは過大電力散逸によるものであり、他の一つは逆電
圧破壊によるものである。しかし、この回路のスイープ
アウト特徴により、図３に曲線Ｂで示すように、上記の
逆電流は抵抗Ｒ2 によって制御される値に制限される。
Ｒ2 の最適値は電流ＩB が最小となるときに得られる。
上記の方形ループ・コアにより、逆電流パルスを安全値
に制限することによって上記サイリスタのターンオフは
制御される。追加のバイアス電流が一般に上記方形ルー
プ・コアにリセット方向に加えられ、上記サイリスタの
再結合過程が逆方向飽和前に完了する場合に、コア・リ
セットを確実ならしめる。
に示す。プライミング及びスイープアウト回路がないと
すると、図３の曲線Ａに示すように、逆電流ＩA は大き
なピーク値に立ち上がる。この逆電流は図２のチャージ
・インダクタＬ2 及びＬ1 の飽和したインダクタンスを
通って流れるから、かなりの量のエネルギーがこれらイ
ンダクタに蓄積され、そしてこのエネルギーは逆方向回
復中に上記サイリスタにおいて散逸する。このような逆
電流により２つの型の故障が起り得る。すなわち、その
一つは過大電力散逸によるものであり、他の一つは逆電
圧破壊によるものである。しかし、この回路のスイープ
アウト特徴により、図３に曲線Ｂで示すように、上記の
逆電流は抵抗Ｒ2 によって制御される値に制限される。
Ｒ2 の最適値は電流ＩB が最小となるときに得られる。
上記の方形ループ・コアにより、逆電流パルスを安全値
に制限することによって上記サイリスタのターンオフは
制御される。追加のバイアス電流が一般に上記方形ルー
プ・コアにリセット方向に加えられ、上記サイリスタの
再結合過程が逆方向飽和前に完了する場合に、コア・リ
セットを確実ならしめる。
【００２２】図２の回路においては、共振チャージによ
ってＣ1 両端間に電圧が発生し、この電圧の大きさは電
源電圧ＥDCの２倍に近づく。従って、少数キャリヤをス
イープアウトする正味電圧はＥDCと同じ大きさである。
インダクタＬ1 は逆電流を図３に示す値ＩB に制限す
る。この低い逆電流の値は、サイリスタ接合両端間に数
ボルトの電圧降下を生じさせるだけであり、インダクタ
Ｌ1 は逆電流の大部分を吸収する。従って、少数キャリ
ヤのスイープアウト過程に関連するエネルギーは、イン
ダクタＬ1 の二次巻線両端間に接続された抵抗Ｒ2 にお
いて散逸する。ここでも、高周波作動に対しては、この
エネルギー損失はかなりのものである。
ってＣ1 両端間に電圧が発生し、この電圧の大きさは電
源電圧ＥDCの２倍に近づく。従って、少数キャリヤをス
イープアウトする正味電圧はＥDCと同じ大きさである。
インダクタＬ1 は逆電流を図３に示す値ＩB に制限す
る。この低い逆電流の値は、サイリスタ接合両端間に数
ボルトの電圧降下を生じさせるだけであり、インダクタ
Ｌ1 は逆電流の大部分を吸収する。従って、少数キャリ
ヤのスイープアウト過程に関連するエネルギーは、イン
ダクタＬ1 の二次巻線両端間に接続された抵抗Ｒ2 にお
いて散逸する。ここでも、高周波作動に対しては、この
エネルギー損失はかなりのものである。
【００２３】前述したように、本発明の主目的は、抵抗
Ｒ1 において散逸するプライミング損失及び抵抗Ｒ2 に
おいて散逸する少数キャリヤのスイープアウト損失の両
方を除去しようとするものである。図４に示す回路は、
このような損失のないプライミング及び少数キャリヤ・
スイープアウトを提供する回路例である。この回路は、
図示のように、それぞれが一次、バイアス及び二次巻線
Ｐ−Ｂ−Ｓ及びＰ’−Ｂ’−Ｓ’を有する一対の次々に
続く可飽和インダクタＬ1 及びＬ2 を備えており、ダイ
オードＣＲ１及びＣＲ２、リニヤインダクタＬ3 、抵抗
Ｒ1 並びにＤＣバイアス電源を有する。一次巻線Ｐ及び
Ｐ’はサイリスタＳＣＲ１と直列に接続されている。バ
イアス巻線Ｂ及びＢ’はＬ3 、Ｒ1 及びＤＣバイアス電
源と直列に接続されている。Ｌ1 の二次巻線Ｓはダイオ
ードＣＲ１と直列に接続されており、Ｌ2 の二次巻線
Ｓ’はダイオードＣＲ２と直列に接続されている。図４
の回路の作動を図５及び図６の波形を参照して次に説明
する。
Ｒ1 において散逸するプライミング損失及び抵抗Ｒ2 に
おいて散逸する少数キャリヤのスイープアウト損失の両
方を除去しようとするものである。図４に示す回路は、
このような損失のないプライミング及び少数キャリヤ・
スイープアウトを提供する回路例である。この回路は、
図示のように、それぞれが一次、バイアス及び二次巻線
Ｐ−Ｂ−Ｓ及びＰ’−Ｂ’−Ｓ’を有する一対の次々に
続く可飽和インダクタＬ1 及びＬ2 を備えており、ダイ
オードＣＲ１及びＣＲ２、リニヤインダクタＬ3 、抵抗
Ｒ1 並びにＤＣバイアス電源を有する。一次巻線Ｐ及び
Ｐ’はサイリスタＳＣＲ１と直列に接続されている。バ
イアス巻線Ｂ及びＢ’はＬ3 、Ｒ1 及びＤＣバイアス電
源と直列に接続されている。Ｌ1 の二次巻線Ｓはダイオ
ードＣＲ１と直列に接続されており、Ｌ2 の二次巻線
Ｓ’はダイオードＣＲ２と直列に接続されている。図４
の回路の作動を図５及び図６の波形を参照して次に説明
する。
【００２４】最初は、Ｃ1 電圧は零であり、Ｌ1 及びＬ
2 はバイアス電流Ｉb によって適当にリセットされてい
る。このバイアス電流により、Ｌ1 は負に飽和させら
れ、Ｌ2 は正に飽和させられる。従って、サイリスタＳ
ＣＲ１を時間ｔ0 においてターンオンさせると（図５及
び図６）、インダクタＬ1 は非飽和領域にあらしめら
れ、これにより、プライミング電流を次に示す値に制限
する。
2 はバイアス電流Ｉb によって適当にリセットされてい
る。このバイアス電流により、Ｌ1 は負に飽和させら
れ、Ｌ2 は正に飽和させられる。従って、サイリスタＳ
ＣＲ１を時間ｔ0 においてターンオンさせると（図５及
び図６）、インダクタＬ1 は非飽和領域にあらしめら
れ、これにより、プライミング電流を次に示す値に制限
する。
【００２５】
【数２】
【００２６】ここに、ｎb1＝Ｌ1 上のバイアス巻線Ｂの
巻数、ｎp1＝Ｌ1 上の一次巻線Ｐの巻数、ｉm1＝Ｌ1 の
磁化電流である。このプライミング電流は、図５におけ
る時間期間ｔ0 ないしｔ1 中、流れる。この時間期間中
に、Ｌ1 コアは電圧ＥDCによって負から正に飽和させら
れる。他方、インダクタＬ2 は電流ｉSCR によって更に
正に飽和させられる。時間ｔ1 において、インダクタＬ
1 は正に飽和させられ、大きな正弦波チャージ電流が流
れ始める。この電流パルスの周波数又は周期は、Ｌ1 及
びＬ2 の飽和したインダクタンス並びにコンデンサＣ1
によって決まる。
巻数、ｎp1＝Ｌ1 上の一次巻線Ｐの巻数、ｉm1＝Ｌ1 の
磁化電流である。このプライミング電流は、図５におけ
る時間期間ｔ0 ないしｔ1 中、流れる。この時間期間中
に、Ｌ1 コアは電圧ＥDCによって負から正に飽和させら
れる。他方、インダクタＬ2 は電流ｉSCR によって更に
正に飽和させられる。時間ｔ1 において、インダクタＬ
1 は正に飽和させられ、大きな正弦波チャージ電流が流
れ始める。この電流パルスの周波数又は周期は、Ｌ1 及
びＬ2 の飽和したインダクタンス並びにコンデンサＣ1
によって決まる。
【００２７】時間ｔ2 において、コンデンサＣ1 は一杯
にチャージされ、サイリスタＳＣＲ１電流（ｉSCR ）は
極性が反転し、このようにして少数キャリヤ・スイープ
アウト過程が開始させられる。サイリスタＳＣＲ１電流
が極性を反転すると、バイアス電流Ｉb はＬ1 コアを負
に飽和させ始める。これにより、Ｌ1 巻線両端間にＥDC
電圧及び二次巻線Ｓの巻数によって制限される負電圧が
ＣＲ１のクランプ作用を介して発生する。二次巻線Ｓの
巻数は、Ｌ1 の一次巻線Ｐの両端間に現れるクランプ電
圧がスイープアウト電圧よりも僅かに小さくなるように
選定される。すなわち、 Ｅスイーフ゜アウト＝（ＥC1）ヒ゜ーク−ＥDC (3) である。従って、スイープアウト電圧の残部がＬ2 両端
間に現れる。
にチャージされ、サイリスタＳＣＲ１電流（ｉSCR ）は
極性が反転し、このようにして少数キャリヤ・スイープ
アウト過程が開始させられる。サイリスタＳＣＲ１電流
が極性を反転すると、バイアス電流Ｉb はＬ1 コアを負
に飽和させ始める。これにより、Ｌ1 巻線両端間にＥDC
電圧及び二次巻線Ｓの巻数によって制限される負電圧が
ＣＲ１のクランプ作用を介して発生する。二次巻線Ｓの
巻数は、Ｌ1 の一次巻線Ｐの両端間に現れるクランプ電
圧がスイープアウト電圧よりも僅かに小さくなるように
選定される。すなわち、 Ｅスイーフ゜アウト＝（ＥC1）ヒ゜ーク−ＥDC (3) である。従って、スイープアウト電圧の残部がＬ2 両端
間に現れる。
【００２８】Ｌ1 及びＬ2 両端間の電圧波形を図６に示
す。サイリスタＳＣＲ１スイープアウト電流はインダク
タＬ1 に対するバイアス電流と同極性であるから、この
スイープアウト電流はバイアス電流がＬ1 をリセットす
ることを助ける。更に、これら２つの電流はＣＲ１を導
通させるから、サイリスタＳＣＲ１スイープアウト電流
に対してＬ1 によって提供される電流制限がない。しか
し、このスイープアウト過程中に、インダクタＬ2 は、
サイリスタＳＣＲ１を故障から保護するのに必要な電流
制限作用を提供する。サイリスタＳＣＲ１スイープアウ
ト電流はインダクタＬ2 を正から負に飽和させる。この
スイープアウト電流は次式によって与えられる。
す。サイリスタＳＣＲ１スイープアウト電流はインダク
タＬ1 に対するバイアス電流と同極性であるから、この
スイープアウト電流はバイアス電流がＬ1 をリセットす
ることを助ける。更に、これら２つの電流はＣＲ１を導
通させるから、サイリスタＳＣＲ１スイープアウト電流
に対してＬ1 によって提供される電流制限がない。しか
し、このスイープアウト過程中に、インダクタＬ2 は、
サイリスタＳＣＲ１を故障から保護するのに必要な電流
制限作用を提供する。サイリスタＳＣＲ１スイープアウ
ト電流はインダクタＬ2 を正から負に飽和させる。この
スイープアウト電流は次式によって与えられる。
【００２９】
【数３】
【００３０】ここに、ｎb2＝Ｌ2 上のバイアス巻線Ｂの
巻数、ｎp2＝Ｌ2 上の一次巻線Ｐの巻数、ｉm2＝Ｌ2 の
磁化電流である。
巻数、ｎp2＝Ｌ2 上の一次巻線Ｐの巻数、ｉm2＝Ｌ2 の
磁化電流である。
【００３１】従って、上記の式(2) 及び(4) からわかる
ように、プライミング電流及びスイープアウト電流の大
きさは、２つのバイアス巻線Ｂ及びＢ’の巻数すなわち
ｎb1及びｎb2によって独立に調節できる。
ように、プライミング電流及びスイープアウト電流の大
きさは、２つのバイアス巻線Ｂ及びＢ’の巻数すなわち
ｎb1及びｎb2によって独立に調節できる。
【００３２】時間ｔ3 において、スイープアウト過程は
完了し、逆電圧はサイリスタＳＣＲ１によって吸収され
る。スイープアウト電流が低い値に低下すると（図５に
おける時間ｔ3）、バイアス電流はＬ2のコアを再び正に
飽和させ、この作用によりＬ2 の一次巻線Ｐ' 両端間に
正電圧が発生する。この電圧は、二次巻線Ｓ’及びダイ
オードＣＲ２によって電圧ＥDCにクランプされる。この
クランプ作用がないとすると、バイアス電流がＬ1 両端
間に大きな電圧スパイクを発生させ、その結果サイリス
タＳＣＲ１の電圧定格に対する超過が生じてサイリスタ
ＳＣＲ１が故障するに至る。
完了し、逆電圧はサイリスタＳＣＲ１によって吸収され
る。スイープアウト電流が低い値に低下すると（図５に
おける時間ｔ3）、バイアス電流はＬ2のコアを再び正に
飽和させ、この作用によりＬ2 の一次巻線Ｐ' 両端間に
正電圧が発生する。この電圧は、二次巻線Ｓ’及びダイ
オードＣＲ２によって電圧ＥDCにクランプされる。この
クランプ作用がないとすると、バイアス電流がＬ1 両端
間に大きな電圧スパイクを発生させ、その結果サイリス
タＳＣＲ１の電圧定格に対する超過が生じてサイリスタ
ＳＣＲ１が故障するに至る。
【００３３】従って、図４の回路においては、プライミ
ング及びスイープアウトの各過程に関連するエネルギー
はＬ1 の二次巻線Ｓ及びＣＲ１によって電源へ送り戻さ
れる。プライミング時間期間ｔ0 ないしｔ1 中に、Ｌ1
によって吸収されたエネルギーは事実上バイアス回路に
送られ、従って従来のプライミング回路の損失が除去さ
れる。この期間中は、Ｌ1 電圧は正であり、これにより
バイアス電流及びＬ3内の蓄積エネルギーが増大する。
Ｒ1’は小さな抵抗値を有するから、Ｒ1’における追加
的損失は無視できる。スイープアウト時間期間中に、Ｌ
3 に蓄積されるこの追加的エネルギーは、スイープアウ
ト過程に関連するエネルギーと一緒に電源へ送られ、従
来このようなスイープアウト作動に付随した損失もまた
除去される。
ング及びスイープアウトの各過程に関連するエネルギー
はＬ1 の二次巻線Ｓ及びＣＲ１によって電源へ送り戻さ
れる。プライミング時間期間ｔ0 ないしｔ1 中に、Ｌ1
によって吸収されたエネルギーは事実上バイアス回路に
送られ、従って従来のプライミング回路の損失が除去さ
れる。この期間中は、Ｌ1 電圧は正であり、これにより
バイアス電流及びＬ3内の蓄積エネルギーが増大する。
Ｒ1’は小さな抵抗値を有するから、Ｒ1’における追加
的損失は無視できる。スイープアウト時間期間中に、Ｌ
3 に蓄積されるこの追加的エネルギーは、スイープアウ
ト過程に関連するエネルギーと一緒に電源へ送られ、従
来このようなスイープアウト作動に付随した損失もまた
除去される。
【００３４】これらの新規な結果を得るための本発明に
従った回路を図７に示す。この回路は、プライミング及
びスイープアウトの各特徴を別にしても、新規な利点を
有す。この回路は、図８に示すように、負及び正の両方
の正弦波電流パルスを発生する。この回路は、コンデン
サＣ1 及びＣ2 と、インダクタＬ1 及びＬ2 並びにダイ
オードＣＲ３及びＣＲ５を備えた第１の無損失プライミ
ング及び回復回路と直列のサイリスタＳＣＲ１と、イン
ダクタＬ3 及びＬ4 並びにダイオードＣＲ４及びＣＲ６
を備えた第２の無損失プライミング及び回復回路と直列
のサイリスタＳＣＲ２と、直列素子Ｒ1’及びＬ5 を有
するＤＣバイアス電源と、ダイオードＣＲ１及びＣＲ２
並びに変圧器Ｔ1 からなるクランプ回路とから成る。こ
の回路の作動は次の通りである。最初は、図９に示すよ
うに、時間ｔ0 において、コンデンサＣ1 は正にチャー
ジされており、コンデンサＣ2 は負にチャージされてい
る。時間ｔ0 において、サイリスタＳＣＲ１はターンオ
ンさせられ、正の半正弦波の電流（ｉ1）が発生し、時
間期間ｔ0 ないしｔ1 中に負荷へ与えられる。時間ｔ1
においては、Ｃ1 及びＣ2 上の両方の電圧は逆転されて
おり、Ｃ2 電圧は正（ｅc2） であり、Ｃ1 電圧は負
（ｅc1） である。次の時間期間ｔ1 ないしｔ2は、サイ
リスタＳＣＲ１の回復を確保するのに十分な長いもので
なければならない。時間ｔ2 において、サイリスタＳＣ
Ｒ２がターンオンさせられ、負の半正弦波の電流
（ｉ2）が発生し、時間期間ｔ2 ないしｔ3 中に負荷へ
与えられる。時間ｔ3 においては、Ｃ1 及びＣ2 上の両
方の電圧は逆転されており、時間ｔ0 における最初の電
圧極性に戻る。時間期間ｔ3 ないしｔ4 中に、サイリス
タＳＣＲ２は回復し、時間ｔ4 において作動の新しいサ
イクルが開始させられる。
従った回路を図７に示す。この回路は、プライミング及
びスイープアウトの各特徴を別にしても、新規な利点を
有す。この回路は、図８に示すように、負及び正の両方
の正弦波電流パルスを発生する。この回路は、コンデン
サＣ1 及びＣ2 と、インダクタＬ1 及びＬ2 並びにダイ
オードＣＲ３及びＣＲ５を備えた第１の無損失プライミ
ング及び回復回路と直列のサイリスタＳＣＲ１と、イン
ダクタＬ3 及びＬ4 並びにダイオードＣＲ４及びＣＲ６
を備えた第２の無損失プライミング及び回復回路と直列
のサイリスタＳＣＲ２と、直列素子Ｒ1’及びＬ5 を有
するＤＣバイアス電源と、ダイオードＣＲ１及びＣＲ２
並びに変圧器Ｔ1 からなるクランプ回路とから成る。こ
の回路の作動は次の通りである。最初は、図９に示すよ
うに、時間ｔ0 において、コンデンサＣ1 は正にチャー
ジされており、コンデンサＣ2 は負にチャージされてい
る。時間ｔ0 において、サイリスタＳＣＲ１はターンオ
ンさせられ、正の半正弦波の電流（ｉ1）が発生し、時
間期間ｔ0 ないしｔ1 中に負荷へ与えられる。時間ｔ1
においては、Ｃ1 及びＣ2 上の両方の電圧は逆転されて
おり、Ｃ2 電圧は正（ｅc2） であり、Ｃ1 電圧は負
（ｅc1） である。次の時間期間ｔ1 ないしｔ2は、サイ
リスタＳＣＲ１の回復を確保するのに十分な長いもので
なければならない。時間ｔ2 において、サイリスタＳＣ
Ｒ２がターンオンさせられ、負の半正弦波の電流
（ｉ2）が発生し、時間期間ｔ2 ないしｔ3 中に負荷へ
与えられる。時間ｔ3 においては、Ｃ1 及びＣ2 上の両
方の電圧は逆転されており、時間ｔ0 における最初の電
圧極性に戻る。時間期間ｔ3 ないしｔ4 中に、サイリス
タＳＣＲ２は回復し、時間ｔ4 において作動の新しいサ
イクルが開始させられる。
【００３５】正方向及び逆方向のコンデンサ電圧間の関
係は負荷特性によって定まる。抵抗性負荷に対しては、
エネルギーは負荷へ与えられる。従って、この場合は、
逆方向コンデンサ電圧は正方向電圧よりも小さく、コン
デンサ電圧におけるこの差異は負荷へ与えられるエネル
ギーを反映する。他方、エネルギーが負荷からパルス発
生器へ与えられる再生的負荷に対しては、逆方向コンデ
ンサ電圧は正方向電圧よりも大きい。この後者の場合
は、危険な高電圧がパルス発生器回路に発生し得、この
電圧はサイリスタ最大電圧定格を超過する。上記のクラ
ンプ回路（変圧器Ｔ1 並び逆方向に極を向けたダイオー
ドＣＲ１及びＣＲ２）はこれらの高電圧を除去し、これ
により再生的負荷への安全な作動が得られる。
係は負荷特性によって定まる。抵抗性負荷に対しては、
エネルギーは負荷へ与えられる。従って、この場合は、
逆方向コンデンサ電圧は正方向電圧よりも小さく、コン
デンサ電圧におけるこの差異は負荷へ与えられるエネル
ギーを反映する。他方、エネルギーが負荷からパルス発
生器へ与えられる再生的負荷に対しては、逆方向コンデ
ンサ電圧は正方向電圧よりも大きい。この後者の場合
は、危険な高電圧がパルス発生器回路に発生し得、この
電圧はサイリスタ最大電圧定格を超過する。上記のクラ
ンプ回路（変圧器Ｔ1 並び逆方向に極を向けたダイオー
ドＣＲ１及びＣＲ２）はこれらの高電圧を除去し、これ
により再生的負荷への安全な作動が得られる。
【００３６】負荷が抵抗性である場合には、この共通点
における電圧は、図９にｅ1 として示す対称的な平坦頂
部の波である。この電圧は、負荷が無効的又は再生的と
なる時に大きさが増大する。抵抗性負荷に対しても、電
圧ｅ1 の大きさはＤＣ電源電圧ＥDCを超える。ｅ1 電圧
を所望の値にクランプするために、二次巻線Ｓを変圧器
Ｔ1 に付け加える。一次巻線Ｐと二次巻線Ｓとの間の巻
数比は、ｅ1 が所望のクランプ電圧と等しい時に二次巻
線電圧がＤＣ電源電圧（ＥDC）の２分の１に等しくなる
ように選定する。ｅ1 が増してこの値を超えると、ダイ
オードＣＲ１及びＣＲ２のいずれかが（電圧極性によ
り）導通し、エネルギーを電源へ送り戻す。従って、ｅ
1 はクランプ電圧のレベルを超えることがない。
における電圧は、図９にｅ1 として示す対称的な平坦頂
部の波である。この電圧は、負荷が無効的又は再生的と
なる時に大きさが増大する。抵抗性負荷に対しても、電
圧ｅ1 の大きさはＤＣ電源電圧ＥDCを超える。ｅ1 電圧
を所望の値にクランプするために、二次巻線Ｓを変圧器
Ｔ1 に付け加える。一次巻線Ｐと二次巻線Ｓとの間の巻
数比は、ｅ1 が所望のクランプ電圧と等しい時に二次巻
線電圧がＤＣ電源電圧（ＥDC）の２分の１に等しくなる
ように選定する。ｅ1 が増してこの値を超えると、ダイ
オードＣＲ１及びＣＲ２のいずれかが（電圧極性によ
り）導通し、エネルギーを電源へ送り戻す。従って、ｅ
1 はクランプ電圧のレベルを超えることがない。
【００３７】当業者には他の変形が可能であろうが、こ
のような変形は全て、特許請求の範囲に記載してあるよ
うな本発明の精神及び範囲内にある。
のような変形は全て、特許請求の範囲に記載してあるよ
うな本発明の精神及び範囲内にある。
【００３８】
【発明の効果】本発明の無損失サイリスタスイッチ回路
プライミング及びスイープアウト装置においては、上述
の如く構成したので、サイリスタの逆方向回復損失、プ
ライミング損失及び散逸少数キャリヤ・スイープアウト
損失が著しく少なく、実質的に除去されている。
プライミング及びスイープアウト装置においては、上述
の如く構成したので、サイリスタの逆方向回復損失、プ
ライミング損失及び散逸少数キャリヤ・スイープアウト
損失が著しく少なく、実質的に除去されている。
【図１】 サイリスタの電流対時間特性を示すグラフで
ある。
ある。
【図２】 サイリスタプライミング及び少数キャリヤ・
スイープアウトの機能のための従来の回路装置の回路図
である。
スイープアウトの機能のための従来の回路装置の回路図
である。
【図３】 図２の回路の結果として生ずるサイリスタ電
流波形のグラフである。
流波形のグラフである。
【図４】 サイリスタプライミング及び少数キャリヤ・
スイープアウトの機能のための回路図である。
スイープアウトの機能のための回路図である。
【図５】 図４の装置において発生するサイリスタ電流
の波形を示す図である。
の波形を示す図である。
【図６】 図４の装置において発生するインダクタ電圧
の波形を示す図である。
の波形を示す図である。
【図７】 本発明の実施例を示す回路図である。
【図８】 図７の回路に関係する波形図である。
【図９】 図７の回路に関係する波形図である。
Ｃ1 ，Ｃ2 コンデンサ ＣＲ１，ＣＲ２，ＣＲ３，ＣＲ４，ＣＲ５，ＣＲ６ ダ
イオード ＥDC 電源 Ｌ1,Ｌ2,Ｌ3,Ｌ4,Ｌ5 インダクタ Ｒ1,Ｒ2 抵抗 ＳＣＲ１，ＳＣＲ２ サイリスタ Ｔ1 変換器
イオード ＥDC 電源 Ｌ1,Ｌ2,Ｌ3,Ｌ4,Ｌ5 インダクタ Ｒ1,Ｒ2 抵抗 ＳＣＲ１，ＳＣＲ２ サイリスタ Ｔ1 変換器
Claims (2)
- 【請求項１】 サイリスタと電力を授受し得る電源と、
上記電源とサイリスタとの間に介挿された一対の可飽和
インダクタとを備え、上記可飽和インダクタは、各々が
一次巻線、バイアス巻線及び二次巻線を有し、上記一次
巻線は上記サイリスタに直列に接続され、上記二次巻線
は互いに逆極性にそれぞれダイオードに直列接続され、
上記一対の可飽和インダクタの中の一方のインダクタの
一次巻線、二次巻線及びバイアス巻線に誘起される電圧
の極性がすべて同一方向となり、他方のインダクタの一
次巻線に誘起される電圧の極性と二次巻線及びバイアス
巻線に誘起される電圧の極性とが逆の方向となるように
構成された回路を一対共通の負荷に接続し、上記一対の
回路の電源装置を直列接続すると共に、上記一対の回路
の各バイアス巻線を該バイアス巻線に電力を供給する電
源及び少なくともプライミング時に上記可飽和インダク
タに供給された電力の一部を吸収するインダクタに直列
に接続して成ることを特徴とする無損失サイリスタスイ
ッチ回路プライミング及びスイープアウト装置。 - 【請求項２】 上記電源装置の直列接続点と上記共通の
負荷の一方の端子との間にトランスの一次巻線を介挿
し、上記トランスの一次巻線の一端と上記サイリスタ装
置に電力を供給する電源装置との間にそれぞれコンデン
サを接続し、かつ上記トランスの二次巻線の一端と上記
サイリスタ装置に電力を供給する電源装置との間にそれ
ぞれダイオードを接続して成る請求項１記載の無損失サ
イリスタスイッチ回路プライミング及びスイープアウト
装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/893,966 US4230955A (en) | 1978-04-06 | 1978-04-06 | Method of and apparatus for eliminating priming and carrier sweep-out losses in SCR switching circuits and the like |
| US893966 | 1978-04-06 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1134579A Division JPS54148369A (en) | 1978-04-06 | 1979-02-02 | Method of and device for eliminating priming and carrier sweeppout loss for scr switching circuit or like |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05315924A true JPH05315924A (ja) | 1993-11-26 |
| JPH0744441B2 JPH0744441B2 (ja) | 1995-05-15 |
Family
ID=25402416
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1134579A Granted JPS54148369A (en) | 1978-04-06 | 1979-02-02 | Method of and device for eliminating priming and carrier sweeppout loss for scr switching circuit or like |
| JP4173184A Expired - Lifetime JPH0744441B2 (ja) | 1978-04-06 | 1992-06-30 | 無損失サイリスタスイッチ回路プライミング及びスイープアウト装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1134579A Granted JPS54148369A (en) | 1978-04-06 | 1979-02-02 | Method of and device for eliminating priming and carrier sweeppout loss for scr switching circuit or like |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4230955A (ja) |
| EP (1) | EP0004701B1 (ja) |
| JP (2) | JPS54148369A (ja) |
| AU (1) | AU527680B2 (ja) |
| CA (1) | CA1134438A (ja) |
| DE (1) | DE2964125D1 (ja) |
| HK (1) | HK64585A (ja) |
| IL (1) | IL56422A (ja) |
| ZA (1) | ZA79750B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4674022A (en) * | 1986-07-01 | 1987-06-16 | Megapulse, Inc. | SCR priming and sweep-out circuit apparatus |
| GB8816774D0 (en) * | 1988-07-14 | 1988-08-17 | Bsr Int Plc | Power supplies |
| DK0550757T3 (da) * | 1991-06-28 | 2001-11-12 | Hitachi Metals Ltd | Impulsgenerator og støvkollektor med anvendelse af denne impulsgenerator |
| FR2717015B1 (fr) * | 1994-03-03 | 1996-04-26 | Alcatel Converters | Alimentation à découpage adaptée pour permettre des commutations sous tension réduite. |
| US5734544A (en) * | 1996-07-09 | 1998-03-31 | Megapulse, Inc. | Solid-state pulse generating apparatus and method particularly adapted for ion implantation |
| US5969439A (en) * | 1998-04-09 | 1999-10-19 | Megapulse, Incorporated | Pulse generator apparatus for RF pulse generation in tuned loads including series regulation and capacitor clamping method therefor |
| FR2803135B1 (fr) * | 1999-12-28 | 2002-04-26 | Valeo Electronique | Circuit a decoupage, notamment pour vehicule automobile, a filtrage ameliore |
| US6466461B2 (en) * | 2001-02-09 | 2002-10-15 | Netpower Technologies, Inc. | Method and circuit for reducing voltage level variation in a bias voltage in a power converter |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1396036A (fr) * | 1964-04-27 | 1965-04-16 | Frako Condensatoren Und Appbau | Montage pour la commande avec faibles pertes d'un récepteur électrique à courant continu |
| US3549908A (en) * | 1968-11-14 | 1970-12-22 | Us Navy | Turn-off circuit for dc load carrying scr switch |
| GB1260967A (en) * | 1969-11-15 | 1972-01-19 | Marconi Co Ltd | Improvements in or relating to triggerable pulse generators |
| JPS4946573B1 (ja) * | 1970-03-27 | 1974-12-11 | ||
| US3652874A (en) * | 1970-07-30 | 1972-03-28 | Donald F Partridge | Circuit for controlling the conduction of a switching device |
| US3942094A (en) * | 1973-08-13 | 1976-03-02 | Mitsubishi Denki Kabushiki Kaisha | Commutation circuit and applications thereof |
| JPS5087263A (ja) * | 1973-12-03 | 1975-07-14 | ||
| JPS5245633B2 (ja) * | 1973-10-23 | 1977-11-17 | ||
| GB1563999A (en) * | 1975-09-18 | 1980-04-02 | Marconi Co Ltd | Capacitor charging systems |
-
1978
- 1978-04-06 US US05/893,966 patent/US4230955A/en not_active Expired - Lifetime
-
1979
- 1979-01-12 IL IL56422A patent/IL56422A/xx not_active IP Right Cessation
- 1979-01-19 AU AU43496/79A patent/AU527680B2/en not_active Expired
- 1979-02-02 JP JP1134579A patent/JPS54148369A/ja active Granted
- 1979-02-09 CA CA000321145A patent/CA1134438A/en not_active Expired
- 1979-02-19 ZA ZA79750A patent/ZA79750B/xx unknown
- 1979-02-20 DE DE7979300254T patent/DE2964125D1/de not_active Expired
- 1979-02-20 EP EP79300254A patent/EP0004701B1/en not_active Expired
-
1985
- 1985-08-29 HK HK645/85A patent/HK64585A/xx not_active IP Right Cessation
-
1992
- 1992-06-30 JP JP4173184A patent/JPH0744441B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0744441B2 (ja) | 1995-05-15 |
| ZA79750B (en) | 1980-03-26 |
| EP0004701A2 (en) | 1979-10-17 |
| IL56422A0 (en) | 1979-03-12 |
| AU4349679A (en) | 1979-10-18 |
| EP0004701A3 (en) | 1979-10-31 |
| AU527680B2 (en) | 1983-03-17 |
| EP0004701B1 (en) | 1982-12-01 |
| DE2964125D1 (en) | 1983-01-05 |
| CA1134438A (en) | 1982-10-26 |
| IL56422A (en) | 1982-07-30 |
| JPH0474950B2 (ja) | 1992-11-27 |
| HK64585A (en) | 1985-09-06 |
| US4230955A (en) | 1980-10-28 |
| JPS54148369A (en) | 1979-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0622891B1 (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| CA2235776C (en) | An ac-dc power supply | |
| US4365171A (en) | Low loss snubber circuit | |
| US4446513A (en) | DC/AC Bridge inverter including a switching aid and inductive energy recovery circuit | |
| JP4092292B2 (ja) | 故障に対する耐性を有する電源回路 | |
| EP3068023B1 (en) | Inrush limiter for motor drive ac/ac power converters | |
| US4063306A (en) | Actively switched damping circuit | |
| CA2267522C (en) | Method and apparatus for switching circuit system including a saturable core device with multiple advantages | |
| US4611267A (en) | Snubber arrangements with energy recovery for power converters using self-extinguishing devices | |
| EP0698961A2 (en) | Low-loss clamp circuit | |
| US5063488A (en) | Switching power source means | |
| JPH03103079A (ja) | Ｇｔｏサイリスタを用いた電力変換回路に於けるエネルギの回生装置及びその方法 | |
| JPH05315924A (ja) | 無損失サイリスタスイッチ回路プライミング及びスイープアウト装置 | |
| EP4102706A1 (en) | Active-clamp forward converter with regenerative snubber | |
| US3721836A (en) | Current limited transistor switch | |
| US20060221651A1 (en) | Solid state switching circuit | |
| JPH10262380A (ja) | 電流給電装置 | |
| JP3390602B2 (ja) | Ｄｃ／ｄｃコンバータ装置 | |
| US3106672A (en) | Output voltage control for power conversion apparatus | |
| Calkin et al. | A conceptually new approach for regulated dc to dc converters employing transistor switches and pulsewidth control | |
| Deacon et al. | An evaluation of resonant snubbers applied to GTO converters | |
| Kislovski | Fast active inrush current limiter for boost-based resistor emulators | |
| JPS6347049B2 (ja) | ||
| GB1602019A (en) | Traction motor current control apparatus | |
| JP2013247723A (ja) | 誘導加熱電源装置 |