JPH05308519A - Shading correction device - Google Patents

Abstract

PURPOSE:To prevent images from being coarse at the time of overflow. CONSTITUTION:Pixel data for each picture element are outputted through a CCD 1 and a black clamp circuit 4 to a second AGC 5. When it is not overflow, a second AGC 5 does not adjust the gain but outputs the pixel data to an A/D conversion circuit 6. The A/D conversion circuit 6 performs the shading correction processing of the pixel data for each picture element and converts the data for each picture element to digital signals. When the data for each picture element are larger than the white of a reference white original, the A/D conversion circuit 6 judges overflow and outputs an overflow signal to the second AGC 5. The second AGC 5 ignores the overflow signal inputted corresponding to the odd-numbered bits of an image clock and performs control in a direction to decrease the gain for a prescribed amount based on the overflow signal inputted corresponding to the even-numbered bits.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】この発明はファクシミリ装置等の
画像読取装置に設けられるシェーデイング補正装置に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a shading correction device provided in an image reading device such as a facsimile device.

【０００２】[0002]

【従来の技術】例えばファクシミリ装置等の画像読取装
置においては読取り対象原稿を蛍光灯等の照明手段によ
り照明し、反射光を光電変換素子でアナログ画信号に変
換し、この画信号を受信装置へと伝送している。ところ
で、原稿に光を照射する蛍光灯等の発光機器は、使用期
間や環境温度等により原稿の１ラインの全域にわたって
均一な光を当てることが困難であることや、光電変換素
子の各受光素子を同じ感度に製作することが難しい等の
理由により受光量が不均一になるシェーデイングが起
る。シェーデイングが生ずると、２値化処理が正確に行
われなくなり、原稿上の画像データを正確に読取れなく
なる問題がある。そのため、従来から自動利得制御回路
を備えたシェーデイング補正装置が設けられている。こ
のシェーデイング補正は光電変換素子で基準白原稿を読
取った時の画素毎の画像データをシェーデイング歪デー
タとして記憶回路に記憶し、次に原稿を読取ったときに
光電変換素子からの画素毎のアナログ画信号に対して記
憶回路に記憶したシェーデイング歪データに基づいてシ
ェーデイング歪をなくす処理を自動利得制御回路にて行
うものである。2. Description of the Related Art For example, in an image reading apparatus such as a facsimile apparatus, a document to be read is illuminated by illumination means such as a fluorescent lamp, reflected light is converted into an analog image signal by a photoelectric conversion element, and this image signal is sent to a receiving apparatus. Is being transmitted. By the way, it is difficult for a light emitting device such as a fluorescent lamp that irradiates a document with light to uniformly irradiate the entire area of one line of the document due to a period of use, environmental temperature, and the like, and each light receiving element of the photoelectric conversion element. Shading occurs in which the amount of received light is non-uniform because it is difficult to manufacture the same with the same sensitivity. If the shading occurs, the binarization process cannot be performed accurately, and there is a problem that the image data on the document cannot be read accurately. Therefore, conventionally, a shading correction device having an automatic gain control circuit is provided. This shading correction stores the image data of each pixel when a reference white original is read by the photoelectric conversion element in the storage circuit as the shading distortion data, and when the original is read next, the pixel data of each pixel from the photoelectric conversion element is stored. The automatic gain control circuit performs processing for eliminating the shading distortion on the analog image signal based on the shading distortion data stored in the storage circuit.

【０００３】[0003]

【発明が解決しようとする課題】上記のようにこの自動
利得制御回路はシェーデイング補正時には記憶回路に記
憶したシェーデイング歪データに基づいて光電変換素子
から出力される信号に対してその利得を画素毎に調整し
ているが、基準白原稿以上の白色の原稿を読取ったとき
のオーバーフローが発生した場合、そのオーバーフロー
が発生している画クロックのビット毎に利得調整を行っ
ているため、反応が早すぎて画像が荒れ効果的な画像が
得られない問題があった。As described above, in the automatic gain control circuit, at the time of shading correction, the gain of the signal output from the photoelectric conversion element is corrected by the pixel based on the shading distortion data stored in the storage circuit. However, if an overflow occurs when scanning a white original document that is larger than the reference white original document, the gain adjustment is performed for each bit of the image clock in which the overflow occurs, so there is a reaction. There was a problem that the image became rough and an effective image could not be obtained because it was too early.

【０００４】本発明は上記の課題を解決するためになさ
れたものであって、オーバーフローが生じたときにも画
像が荒れない効果的な画像を得ることができるシェーデ
イング補正装置を提供することを目的としている。The present invention has been made to solve the above problems, and it is an object of the present invention to provide a shading correction device capable of obtaining an effective image in which the image is not rough even when an overflow occurs. Has a purpose.

【０００５】[0005]

【課題を解決するための手段】この発明は、光電変換素
子から出力された１ラインの画素データを形成する画素
の電圧を調整可能な電圧調整手段と、電圧調整手段から
出力された各画素データに対しシェーデイング補正を行
うとともに、各画素データの電圧値がオーバーフローか
否かを判断する演算手段と、該演算手段がオーバーフロ
ーと判断したとき、画素データの所定ビット毎に前記電
圧調整手段の利得を制御する制御手段とを備えたことを
要旨としている。According to the present invention, there is provided a voltage adjusting means capable of adjusting a voltage of a pixel forming one line of pixel data outputted from a photoelectric conversion element, and each pixel data outputted from the voltage adjusting means. Shading correction is performed on the pixel data, and arithmetic means for determining whether or not the voltage value of each pixel data overflows; and when the arithmetic means determines overflow, the gain of the voltage adjusting means for each predetermined bit of pixel data. The gist is to have a control means for controlling.

【０００６】[0006]

【作用】制御手段は演算手段がオーバーフロー状態と判
断したとき画素データの所定ビット毎に前記電圧調整手
段の利得を制御する。The control means controls the gain of the voltage adjusting means for each predetermined bit of the pixel data when the arithmetic means determines that it is in the overflow state.

【０００７】[0007]

【実施例】以下、この発明をファクシミリ装置のシェー
デイング補正装置に具体化した一実施例を図１に従って
説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the present invention is embodied in a shading correction device for a facsimile machine will be described below with reference to FIG.

【０００８】光電変換素子としてのＣＣＤ（Charge Cou
pled Device ）１は原稿読取用のイメージセンサであ
る。サンプルホールド回路２は前記ＣＣＤ１からの各画
素毎の情報内容をサンプルホールドする。第一の自動利
得制御回路（以下、第一のＡＧＣという）３はサンプル
ホールド回路２からの信号に対して所定の利得を与える
ことにより、電圧増幅して一定振幅の信号を出力する。
この利得は後記符号化回路１１により制御される。又、
本実施例では第一のＡＧＣ３で増幅される１ラインの白
を示すアナログ画信号はＡ４版用紙の幅を１７２８の画
素で構成する。そして、その１７２８画素の１画素ずつ
が第一のＡＧＣ３にて処理されるようになっている。黒
クランプ回路４は第一のＡＧＣ３から出力された信号の
黒レベルを設定すべくクランプ処理し、アナログ画信号
に直流成分を付加し、１ラインである１７２８画素を画
クロックに従って１画素ずつ出力する。A CCD (Charge Cou) as a photoelectric conversion element
pled Device) 1 is an image sensor for reading a document. The sample hold circuit 2 samples and holds the information content of each pixel from the CCD 1. The first automatic gain control circuit (hereinafter referred to as the first AGC) 3 amplifies the voltage by applying a predetermined gain to the signal from the sample hold circuit 2 and outputs a signal having a constant amplitude.
This gain is controlled by the coding circuit 11 described later. or,
In this embodiment, the analog image signal indicating white of one line amplified by the first AGC 3 is composed of 1728 pixels on the width of A4 size paper. Then, each of the 1728 pixels is processed by the first AGC 3. The black clamp circuit 4 performs clamp processing to set the black level of the signal output from the first AGC 3, adds a DC component to the analog image signal, and outputs 1728 pixels which are one line pixel by pixel according to the image clock. ..

【０００９】電圧調整手段としての第二の自動利得制御
回路（以下、第二のＡＧＣという）５はＡ／Ｄ変換回路
６から出力されるオーバーフロー信号に基づいてアナロ
グ画信号に所定の利得を与えて処理する。ランダム・ア
クセス・メモリ（以下、ＲＡＭという）７はシェーデイ
ング歪データに対応した画素毎のシェーデイング補正値
を記憶する。Ａ／Ｄ変換回路６はシェーデイング補正時
には前記ＲＡＭ７からシェーデイング歪データに対応し
たシェーデイング補正値を読み出し、その補正値に基づ
いて画素データをシェーデイング補正するようになって
いる。そして、演算手段及び制御手段としてのＡ／Ｄ変
換回路６は前記第二のＡＧＣ５による補正後の画素毎の
データを多値のデジタル信号に変換する。A second automatic gain control circuit (hereinafter referred to as a second AGC) 5 as a voltage adjusting means gives a predetermined gain to the analog image signal based on the overflow signal output from the A / D conversion circuit 6. To process. A random access memory (hereinafter referred to as RAM) 7 stores a shading correction value for each pixel corresponding to the shading distortion data. At the time of shading correction, the A / D conversion circuit 6 reads out a shading correction value corresponding to the shading distortion data from the RAM 7 and corrects the shading of pixel data based on the correction value. Then, the A / D conversion circuit 6 as an arithmetic means and a control means converts the data for each pixel after the correction by the second AGC 5 into a multivalued digital signal.

【００１０】又、Ａ／Ｄ変換回路６は１画素毎のデータ
が入力されたとき、その１画素のデータが基準白原稿の
白よりも大きい時、オーバーフローとして第二のＡＧＣ
５にオーバーフロー信号を出力するようになっている。
第二のＡＧＣ５は前記オーバーフロー信号を入力してい
ない場合には第二のＡＧＣ５に順次入力されてくる１画
素のデータに対して利得を変化させずに処理するように
なっている。又、第二のＡＧＣ５は前記オーバーフロー
信号が入力されると、画クロックの奇数ビットに対応し
て入力されたオーバーフロー信号は無視し、偶数ビット
のオーバーフロー信号が連続して入力されると、利得を
所定量下げるように調整する。Further, when the data for each pixel is input to the A / D conversion circuit 6, and when the data for that pixel is larger than the white of the reference white original, a second AGC is generated as an overflow.
An overflow signal is output to 5.
When the overflow signal is not input, the second AGC 5 processes the data of one pixel sequentially input to the second AGC 5 without changing the gain. When the overflow signal is input, the second AGC 5 ignores the overflow signal input corresponding to the odd-numbered bit of the image clock, and when the even-numbered overflow signal is continuously input, the gain is changed. Adjust to lower by a predetermined amount.

【００１１】ＲＡＭ９はＡ／Ｄ変換回路６から出力され
たデジタル信号の１つ前のラインの画素データを記憶す
る。ＨＴＰ（Half Tone Processer ）８はＡ／Ｄ変換回
路６から出力された画素毎のデータとＲＡＭ９に記憶さ
れた１つ前のラインの画素データのうち対応する画素デ
ータとに基づきラプラシアン演算を行ってエッジ強調を
行い、２値化データとしてラインバッファ１０に出力す
る。符号化回路１１はラインバッファ１０からの画像信
号を符号化し、ファクシミリ装置のモデム（図示しな
い）へ出力するようになっている。The RAM 9 stores the pixel data of the line immediately preceding the digital signal output from the A / D conversion circuit 6. An HTP (Half Tone Processor) 8 performs a Laplacian operation based on the data for each pixel output from the A / D conversion circuit 6 and the corresponding pixel data of the pixel data of the previous line stored in the RAM 9. Edge enhancement is performed and the data is output to the line buffer 10 as binarized data. The encoding circuit 11 encodes the image signal from the line buffer 10 and outputs it to a modem (not shown) of the facsimile machine.

【００１２】以上のように構成されたファクシミリ装置
のシェーデイング補正装置の作用について説明する。ま
ず基準白原稿をＣＣＤ１で読取り、ＣＣＤ１から１ライ
ンの白を示すアナログ画信号が出力される。各画素毎の
情報内容はサンプルホールド回路２を介して第一のＡＧ
Ｃ３に入力され、所定の利得を得て第一のＡＧＣ３から
黒クランプ回路４に出力される。黒クランプ回路４はア
ナログ画信号に直流成分を付加し、１ラインを構成する
１７２８画素を１画素ずつ出力する。The operation of the shading correction device of the facsimile apparatus configured as described above will be described. First, the reference white original is read by the CCD 1 and the CCD 1 outputs an analog image signal indicating white of one line. The information content of each pixel is sent to the first AG via the sample hold circuit 2.
It is input to C3, a predetermined gain is obtained, and it is output from the first AGC 3 to the black clamp circuit 4. The black clamp circuit 4 adds a DC component to the analog image signal and outputs 1728 pixels forming one line pixel by pixel.

【００１３】第二のＡＧＣ５はこの基準白原稿読取時に
は一定の利得をアナログ画信号に与えて処理する。Ａ／
Ｄ変換回路６は前記第二のＡＧＣ５からの画素毎のデー
タを多値のデジタル信号に変換する。そして、ＲＡＭ７
に白基準原稿読取時の１ラインを構成する画素毎のシェ
ーデイング歪データに対応した画素毎の補正値を記憶す
る。The second AGC 5 gives a certain gain to the analog image signal and processes it when reading the reference white original document. A /
The D conversion circuit 6 converts the data for each pixel from the second AGC 5 into a multivalued digital signal. And RAM7
In addition, the correction value for each pixel corresponding to the shading distortion data for each pixel that constitutes one line when the white reference document is read is stored.

【００１４】次に、読取対象となる原稿をＣＣＤ１で読
取ると、ＣＣＤ１からアナログ画信号が出力される。各
画素毎の情報内容はサンプルホールド回路２を介して第
一のＡＧＣ３に入力される。そして、各画素毎の情報内
容は符号化回路１１により利得が調整された第一のＡＧ
Ｃ３から黒クランプ回路４に出力される。黒クランプ回
路４はアナログ画信号に直流成分を付加し、１画素ずつ
第二のＡＧＣ５に出力する。第二のＡＧＣ５はオバーフ
ローでない正常の場合にはその利得を調整せずに１画素
毎の画素データをＡ／Ｄ変換回路６に出力する。Next, when the original to be read is read by the CCD 1, an analog image signal is output from the CCD 1. The information content of each pixel is input to the first AGC 3 via the sample hold circuit 2. The information content of each pixel is the first AG whose gain is adjusted by the encoding circuit 11.
The signal is output from C3 to the black clamp circuit 4. The black clamp circuit 4 adds a DC component to the analog image signal and outputs it to the second AGC 5 pixel by pixel. The second AGC 5 outputs the pixel data for each pixel to the A / D conversion circuit 6 without adjusting its gain in the normal case where it is not overflow.

【００１５】又、Ａ／Ｄ変換回路６はＲＡＭ７のシェー
デイング補正値を読出し、そのシェーデイング補正値に
基づいて１画素毎の画素データのシェーデイング補正処
理を行い、さらに画素毎のデータを多値のデジタル信号
に変換する。Further, the A / D conversion circuit 6 reads out the shading correction value of the RAM 7, performs shading correction processing of pixel data for each pixel based on the shading correction value, and further adds data for each pixel. Convert to digital signal of value.

【００１６】又、Ａ／Ｄ変換回路６は１画素毎のデータ
が入力されたとき、その１画素のデータが基準白原稿の
白よりも大きい時、オーバーフローとして第二のＡＧＣ
５にオーバーフロー信号を出力する。そして、第二のＡ
ＧＣ５は前記オーバーフロー信号が入力されると、画ク
ロックの奇数ビットに対応して入力されたオーバーフロ
ー信号は無視し、第二のＡＧＣ５は画クロックの偶数ビ
ットのオーバーフロー信号が連続して入力されると、所
定量利得を下げるように調整する。Further, when the data for each pixel is input to the A / D conversion circuit 6, and when the data for that pixel is larger than the white of the reference white original, a second AGC is generated as an overflow.
Output an overflow signal to 5. And the second A
When the overflow signal is input to the GC5, the overflow signal input corresponding to the odd bit of the image clock is ignored, and the second AGC5 is input the overflow signal of the even bit of the image clock continuously. , Adjust to reduce the gain by a predetermined amount.

【００１７】例えば、図２（ａ）〜（ｄ）においては、
Ａ／Ｄ変換回路６から画クロックの偶数ビットに対応し
て入力されたオーバーフロー信号を「１」で示してい
る。図２（ａ）は、画クロックの２ビット目と４ビット
目が続けてともにオーバーフロー信号が入力された場
合、（ｂ）は画クロックの６ビット目と８ビット目が続
けてともにオーバーフロー信号が入力された場合、
（ｃ）は画クロックの２ビット目と４ビット目、及び４
ビット目と６ビット目が続けてともにオーバーフロー信
号が入力された場合、（ｄ）は画クロックの４ビット目
及び６ビット目が続けてともにオーバーフロー信号が入
力された場合を示しており、第二のＡＧＣ５はそれぞれ
利得を所定量下げる方向に制御する。For example, in FIGS. 2 (a)-(d),
The overflow signal input from the A / D conversion circuit 6 in correspondence with the even bits of the image clock is indicated by "1". In FIG. 2A, when the overflow signal is input to both the 2nd and 4th bits of the image clock, FIG. 2B shows the overflow signal to the 6th and 8th bits of the image clock. If entered,
(C) is the second and fourth bits of the image clock, and 4
When the overflow signal is input to both the 6th bit and the 6th bit in succession, (d) shows the case where the overflow signal is input to both the 4th bit and the 6th bit of the image clock. The AGC 5 controls the gain so as to decrease the gain by a predetermined amount.

【００１８】ＨＴＰ８はＡ／Ｄ変換回路６からデジタル
信号として出力された画素毎のデータとＲＡＭ９に記憶
された１つ前のラインの画素データのうち対応する画素
データとに基づきラプラシアン演算を行ってエッジ強調
を行い、２値化データとしてラインバッファ１０に出力
する。符号化回路１１はラインバッファ１０からの画像
信号を符号化し、ファクシミリ装置のモデム（図示しな
い）へ出力する。The HTP 8 performs a Laplacian operation based on the data for each pixel output as a digital signal from the A / D conversion circuit 6 and the corresponding pixel data of the pixel data of the previous line stored in the RAM 9. Edge enhancement is performed and the data is output to the line buffer 10 as binarized data. The encoding circuit 11 encodes the image signal from the line buffer 10 and outputs it to a modem (not shown) of the facsimile machine.

【００１９】このようにこの実施例のシェーデイング補
正装置はＡ／Ｄ変換器６からオーバーフロー信号が入力
されたときは、画クロックの奇数ビットのオーバーフロ
ー信号を無視して画クロックの偶数ビットのオーバーフ
ロー信号に注目し、この偶数ビットのオーバーフロー信
号に基づいて第二のＡＧＣ５の利得を調整する。偶数ビ
ット毎のオーバーフロー信号が続けて入力されたとき
（例えば２ビット目と４ビット目とが共に入力されたと
き）に、第二のＡＧＣ５の利得を調整するため、利得調
整の反応は少なくて済むため画像が荒れることがない。As described above, when the shading correction apparatus of this embodiment receives the overflow signal from the A / D converter 6, it ignores the overflow signal of the odd bits of the image clock and overflows the even bits of the image clock. Focusing on the signal, the gain of the second AGC 5 is adjusted based on the even-numbered overflow signal. Since the gain of the second AGC 5 is adjusted when the overflow signal for each even bit is continuously input (for example, when the second bit and the fourth bit are both input), the response of the gain adjustment is small. The image does not get rough because it is done.

【００２０】なお、この発明は前記実施例に限定される
ものではなく、ファクシミリ装置以外のシェーデイング
補正装置に具体化したり、奇数ビット毎に入力されるオ
ーバーフロー信号に着目して、第二のＡＧＣ５の利得調
整を行う等、この発明の趣旨から逸脱しない範囲で任意
に変更可能である。The present invention is not limited to the above-described embodiment, but is embodied in a shading correction device other than a facsimile device, or paying attention to an overflow signal input for every odd number of bits, the second AGC 5 The gain can be adjusted as desired without departing from the spirit of the present invention.

【００２１】[0021]

【発明の効果】以上詳述したように、この発明は基準白
原稿以上の白色の原稿を読取ったときにオーバーフロー
が発生した場合、１ビット毎に電圧調整手段の利得調整
を行わず、オーバーフローが生じた所定ビット毎に利得
の調整を行うため、画像が荒れない効果的な画像を得る
ことができる優れた効果を奏する。As described above in detail, according to the present invention, when the white document larger than the reference white document is read and an overflow occurs, the gain adjustment of the voltage adjusting means is not performed for each bit, and the overflow occurs. Since the gain is adjusted for each generated predetermined bit, there is an excellent effect that an effective image in which the image is not rough can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図１】この発明を具体化したシェーデイング補正装置
の電気回路図である。FIG. 1 is an electric circuit diagram of a shading correction device embodying the present invention.

【図２】オーバーフローが生じたときのオーバーフロー
信号を入力した場合の説明図である。FIG. 2 is an explanatory diagram when an overflow signal is input when an overflow occurs.

【符号の説明】[Explanation of symbols]

１…光電変換素子としてのＣＣＤ、２…サンプルホール
ド回路、３…第一のＡＧＣ、 ５…電圧調整手段とし
ての第二のＡＧＣ、６…演算手段及び制御手段としての
Ａ／Ｄ 変換回路、７…ＲＡＭ、１１…符合化回路。DESCRIPTION OF SYMBOLS 1 ... CCD as a photoelectric conversion element, 2 ... Sample hold circuit, 3 ... 1st AGC, 5 ... 2nd AGC as a voltage adjustment means, 6 ... A / D conversion circuit as an arithmetic means and a control means, 7 ... RAM, 11 ... Encoding circuit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】光電変換素子から出力された１ラインの画
素データを形成する画素の電圧を調整可能な電圧調整手
段と、電圧調整手段から出力された各画素データに対し
シェーデイングを行う補正とともに、各画素データの電
圧値がオーバーフローか否かを判断する演算手段と、該
演算手段がオーバーフローと判断したとき、画素データ
の所定ビット毎に前記電圧調整手段の利得を制御する制
御手段とを備えたシェーデイング補正装置。1. A voltage adjusting means capable of adjusting a voltage of a pixel forming one line of pixel data output from a photoelectric conversion element, and a correction for shading each pixel data output from the voltage adjusting means. Comprising: calculating means for judging whether or not the voltage value of each pixel data overflows; and controlling means for controlling the gain of the voltage adjusting means for each predetermined bit of pixel data when the calculating means judges overflow. Shading correction device.