JPH05304546A - Communication information storage system in sdlc loop communication - Google Patents

Abstract

PURPOSE:To attain easy and accurate analysis of a cause to a communication fault in an SDLC loop communication. CONSTITUTION:A primary station 1 is provided with a memory (part of area of RAM) 71 storing data for fault analysis as well as a common memory (RAM) 7 storing communication information. When the primary station receives a frame being an acknowledge from any of secondary stations 3, 4...5 and an information field (I part) is in existence in the frame, data in the information field (I part) are written in a common memory and data of an address field (A part) and data of a control field (C part) are written in a fault analysis memory. The write processing as above is implemented till a fault takes place and the SDLC communication is stopped.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、ＳＤＬＣ（Synchronou
s Data Link Control ）ループ通信における通信情報蓄
積方式に関するものである。The present invention relates to SDLC (Synchronou
s Data Link Control) A method for storing communication information in loop communication.

【０００２】[0002]

【従来の技術】ＳＤＬＣループ通信を用いた装置では、
図２に示すように、装置制御プロセッサ１が接続された
１つの１次局２と他の複数の２次局３、４、…５（Ｎ
ｏ．１〜Ｎｏ．ｎ）とに区別され、１次局２が２次局
３、４、…５を判断し、データリンクの設定や障害の回
復などに関して通信の責任を持つ。2. Description of the Related Art In a device using SDLC loop communication,
As shown in FIG. 2, one primary station 2 to which the device control processor 1 is connected and a plurality of other secondary stations 3, 4, ... 5 (N
o. 1-No. n), the primary station 2 determines the secondary stations 3, 4, ... 5 and is responsible for communication regarding data link setting, failure recovery, and the like.

【０００３】１次局２には、ＣＰＵ（中央処理ユニッ
ト）８、ＲＯＭ（リードオンリメモリ）９、ＲＡＭ（ラ
ンダムアクセスメモリ）１０及びＳＤＬＣ通信制御部１
１の他に、競合回路６と通信情報記憶部たる共通ＲＡＭ
７とが設けられ、競合回路６が装置制御プロセッサ１か
ＣＰＵ８かのどちらかを選択し、選択された方が共通Ｒ
ＡＭ７にアクセスできるようになっている。なお、ＲＯ
Ｍ９はＣＰＵ８の動作のためのファームウェア（プログ
ラム）を蓄積するものであり、ＲＡＭ１０はＣＰＵ８の
動作のためのワークエリアである。The primary station 2 has a CPU (central processing unit) 8, a ROM (read only memory) 9, a RAM (random access memory) 10 and an SDLC communication control section 1.
1, a competitive RAM 6 and a common RAM as a communication information storage unit
7 are provided, the competition circuit 6 selects either the device control processor 1 or the CPU 8, and the selected one is common R
You can access to AM7. In addition, RO
M9 stores firmware (program) for the operation of the CPU 8, and the RAM 10 is a work area for the operation of the CPU 8.

【０００４】図３は、ＳＤＬＣループ通信のデータ転送
単位であるＳＤＬＣフレームの構成を示したもので、フ
ラグＦ、アドレスＡ、制御部Ｃ、データ長Ｓ、情報部
Ｉ、フレーム検査シーケンスＦＣＳ、フラグＦの各フィ
ールドからなる。FIG. 3 shows a structure of an SDLC frame which is a data transfer unit of SDLC loop communication, and includes a flag F, an address A, a control unit C, a data length S, an information unit I, a frame check sequence FCS, and a flag. It consists of each field of F.

【０００５】ここで、フラグフィールド（Ｆ部）はフレ
ームの開始・終了を示す特別なビットシーケンスであ
る。アドレスフィールド（Ａ部）はいずれかの２次局ア
ドレスを示すものであり、１次局は２次局アドレスを、
２次局は自局アドレスをセットしてフレームを送信す
る。制御フィールド（Ｃ部）はフレームの種別を示すも
のである。情報フィールド（Ｉ部）は転送すべき情報で
ある。データ長フィールド（Ｓ部）は情報フィールドの
長さを示すものである。フレーム検査シーケンスフィー
ルド（ＦＣＳ部）はフレームのビット誤り検出のための
ビットシーケンスである。Here, the flag field (F part) is a special bit sequence indicating the start and end of the frame. The address field (A part) indicates any secondary station address, and the primary station stores the secondary station address.
The secondary station sets its own address and transmits a frame. The control field (C part) indicates the type of frame. The information field (part I) is the information to be transferred. The data length field (S section) indicates the length of the information field. The frame check sequence field (FCS section) is a bit sequence for detecting a bit error in a frame.

【０００６】上述した共通ＲＡＭ７は、２次局３、４、
…５に送信する情報（情報フィールドに挿入される情
報）及び２次局３、４、…５から受信した情報（情報フ
ィールドに挿入されていた情報）が格納される。なお、
共通ＲＡＭ７は、各２次局に応じたメモリエリアを有す
る。すなわち、あるメモリエリアはある定まった２次局
に対応している。The common RAM 7 described above is used for the secondary stations 3, 4,
The information to be transmitted (information inserted in the information field) and the information received from the secondary stations 3, 4, ... 5 (information inserted in the information field) are stored. In addition,
The common RAM 7 has a memory area corresponding to each secondary station. That is, a certain memory area corresponds to a certain fixed secondary station.

【０００７】この種の装置の伝送制御は次のように行な
われている。Transmission control of this type of device is performed as follows.

【０００８】（１）データリンクの確立動作 データリンクの確立動作の場合、ＣＰＵ８の制御によ
り、１次局２とアドレスフィールドで指定された２次局
３、４、…５との間で、リンク制御情報のコマンド、レ
スポンスがやりとりされる。ここで用いられる監視フレ
ーム（Ｓフレーム）や非番号制フレーム（Ｕフレーム）
には情報フィールドがなく、装置制御プロセッサ１は全
く関与しない。すなわち、従来では、これらフレームの
授受の際には、なんらのデータも共通ＲＡＭ７に蓄積さ
れない。(1) Data Link Establishing Operation In the case of the data link establishing operation, the CPU 8 controls the link between the primary station 2 and the secondary stations 3, 4, ... 5 designated in the address field. Control information commands and responses are exchanged. Supervisory frame (S frame) and unnumbered frame (U frame) used here
Has no information field and device control processor 1 is not involved at all. That is, conventionally, no data is stored in the common RAM 7 when transmitting and receiving these frames.

【０００９】（２）装置制御プロセッサと各２次局間に
おける情報送受 装置制御プロセッサ１が、共通ＲＡＭ７の該当する２
次局番号のメモリエリアに、必要な制御コードや実際の
転送データ等の情報を書き込む。(2) The information transmission / reception device control processor 1 between the device control processor and each secondary station corresponds to the corresponding 2 of the common RAM 7.
Information such as the required control code and actual transfer data is written in the memory area of the next station number.

【００１０】ＣＰＵ８の制御により、共通ＲＡＭ７か
ら上記情報を読み出す。The above information is read from the common RAM 7 under the control of the CPU 8.

【００１１】ＣＰＵ８の制御により、ＳＤＬＣ通信用
データ（情報フレーム）を作成する。この情報フレーム
の作成に際しては、共通ＲＡＭ７から読み出したときの
アドレスから判断して、アドレスＡのフィールドを作成
する。また、上記情報中の制御コードから制御フィール
ド（Ｃ部）を作成する。更に、情報中のデータ長を調査
してデータ長フィールド（Ｓ部）を作成する。そして情
報フィールド（Ｉ部）にオーダなどの情報を乗せ、フラ
グＦ、アドレスＡ、制御部Ｃ、データ長Ｓ、フレーム検
査シーケンスＦＣＳのフィールドを付加し、転送すべき
情報フレーム（Ｉフレーム）とする。Under the control of the CPU 8, SDLC communication data (information frame) is created. When creating this information frame, the field of address A is created by judging from the address read from the common RAM 7. Further, the control field (C part) is created from the control code in the above information. Further, a data length field (S portion) is created by examining the data length in the information. Then, information such as order is added to the information field (I part), and the fields of the flag F, the address A, the control part C, the data length S, and the frame check sequence FCS are added to form an information frame (I frame) to be transferred. ..

【００１２】ＣＰＵ８で制御される例えば集積回路構
成のＳＤＬＣ通信制御部１１により、１次局２からルー
プ伝送路１２へ情報フレームを送出する。An information frame is sent from the primary station 2 to the loop transmission line 12 by an SDLC communication control unit 11 having an integrated circuit structure, which is controlled by the CPU 8.

【００１３】上記ＳＤＬＣ通信用データ（情報フレー
ム）のアドレスフィールド（Ａ）で指定された該当する
２次局３〜５が、受信した情報フレームに対する返信を
行なう。すなわち、情報フレームを返信する。The corresponding secondary stations 3 to 5 designated by the address field (A) of the SDLC communication data (information frame) make a reply to the received information frame. That is, the information frame is returned.

【００１４】ＣＰＵ８の制御下で、フレーム検査シー
ケンスＦＣＳによる受信フレームの正常性をチェックす
る。２次局からのレスポンスフレームに関し、ＣＰＵ８
の制御により、情報フィールド（Ｉ）部におけるイベン
ト等の情報を、該当する共通ＲＡＭ７のアドレスへ書き
込む。Under the control of the CPU 8, the normality of the received frame is checked by the frame check sequence FCS. Regarding the response frame from the secondary station, the CPU 8
Under the control of, the information such as the event in the information field (I) section is written to the corresponding address of the common RAM 7.

【００１５】装置制御プロセッサ１が共通ＲＡＭ７の
該当番号のアドレスから情報を読み出す。The device control processor 1 reads information from the address of the corresponding number in the common RAM 7.

【００１６】[0016]

【発明が解決しようとする課題】上述したように、従来
の方式においては、共通ＲＡＭ７に蓄積されるのは受信
フレームの情報フィールド（Ｉ部）のデータだけであ
る。このため、ＳＤＬＣループ通信に障害が生じ、原因
を調査しようとした場合、フレームの情報フィールド
（Ｉ部）のデータに基づいて行なうことになる。このデ
ータだけの場合には、原因調査のための情報として不充
分な場合が多い。受信フレームのアドレスフィールド
（Ａ部）のデータに基づいて情報フィールドのデータの
格納エリアが定まっているが、装置制御プロセッサ１が
データを引き取って次のデータが既に書き込まれている
ときにはこの情報はなくなり、例えばアドレスについて
の異常等を分析することができない。特に、ループ通信
の場合、アドレス等に障害の影響が生じるとどの２次局
に障害が発生したかを特定できないことが多い。また、
上述したように、監視フレーム（Ｓフレーム）や非番号
制フレーム（Ｕフレーム）には情報フィールドがなく共
通ＲＡＭ７に格納される情報がなく、これらに係る異常
等を分析することはできない。As described above, in the conventional method, only the data in the information field (I part) of the received frame is stored in the common RAM 7. Therefore, when a failure occurs in the SDLC loop communication and the cause is to be investigated, it is performed based on the data in the information field (I part) of the frame. This data alone is often insufficient as information for investigating the cause. Although the storage area of the data of the information field is determined based on the data of the address field (A part) of the received frame, this information is lost when the device control processor 1 has taken the data and the next data has already been written. , For example, it is not possible to analyze an abnormality or the like regarding an address. In particular, in the case of loop communication, it is often impossible to specify which secondary station has a failure when the address or the like is affected by the failure. Also,
As described above, the supervisory frame (S frame) and the unnumbered frame (U frame) have no information field and no information to be stored in the common RAM 7, and it is not possible to analyze anomalies related to these.

【００１７】本発明は、以上の点を考慮してなされたも
のであり、ＳＤＬＣループ通信障害時においてその障害
原因の解析を容易かつ的確にすることができるＳＤＬＣ
ループ通信における通信情報蓄積方式を提供しようとす
るものである。The present invention has been made in consideration of the above points, and when an SDLC loop communication failure occurs, the cause of the failure can be easily and accurately analyzed.
It is intended to provide a communication information storage method in loop communication.

【００１８】[0018]

【課題を解決するための手段】かかる課題を解決するた
め、本発明のＳＤＬＣループ通信における通信情報蓄積
方式は、装置制御プロセッサが接続された１次局中に障
害解析用記憶部を設け、この障害解析用記憶部に、障害
が起こってＳＤＬＣ通信を止めるまで受信フレームのア
ドレスフィールドと制御フィールドのデータを書込み続
けるようにしたものである。In order to solve such a problem, the communication information storage method in the SDLC loop communication of the present invention provides a failure analysis storage unit in the primary station to which the device control processor is connected. The data of the address field and the control field of the received frame are continuously written into the failure analysis storage section until the SDLC communication is stopped due to a failure.

【００１９】[0019]

【作用】本発明における１次局は、２次局からのフレー
ムを受信すると、情報フィールドのデータがあれば従来
通りそのデータを通信情報記憶部の所定のエリアに書き
込むだけでなく、受信フレームのアドレスと制御部のフ
ィールドデータを障害解析用記憶部に書き込む。このデ
ータの書き込みは、障害が起こり通信を止めるまで続け
られる。When the primary station according to the present invention receives a frame from the secondary station, if there is data in the information field, not only is that data written in a predetermined area of the communication information storage unit as in the conventional case, but also the received frame is received. The address and the field data of the control unit are written in the failure analysis storage unit. This writing of data continues until a failure occurs and communication is stopped.

【００２０】従って、障害時には通信情報記憶部及び障
害解析用記憶部の蓄積されている情報、つまりアドレス
Ａ、制御部Ｃ、情報部Ｉのフィールドデータを読み出し
て、障害原因の解析に利用することができる。Therefore, at the time of a failure, the information accumulated in the communication information storage section and the failure analysis storage section, that is, the field data of the address A, the control section C, and the information section I, should be read and used for analysis of the cause of the failure. You can

【００２１】[0021]

【実施例】以下、本発明の一実施例を添付図面に基づい
て詳述する。図４がこの実施例の全体構成を示すもので
あり、図２との同一、対応部分には同一符号を付して示
している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the accompanying drawings. FIG. 4 shows the overall structure of this embodiment, and the same or corresponding parts as in FIG. 2 are designated by the same reference numerals.

【００２２】図４に示す装置の構成は、基本的には従来
の装置（図２）とほぼ同様であり、１次局２から２次局
３、４、…５に対してコマンドが出され、アドレス指定
された２次局からそれに対するレスポンスが返される。
このときのイベント、オーダなどの情報は、共通ＲＡＭ
（ランダム・アクセス・メモリ）７に一旦格納される。
すなわち、送信情報は、競合回路６の競合制御によって
優先権を獲得した装置制御プロセッサ１が共通ＲＡＭ７
に書込み、これをＣＰＵ８が優先権を獲得したときに読
出してＳＤＬＣ通信制御部１１に与えて送信させる。２
次局３、４、…５からの情報（フレーム）をＳＤＬＣ通
信制御部１１が受信すると、ＣＰＵ８が優先権を獲得し
て共通ＲＡＭ７に格納し、これを装置制御プロセッサ１
が優先権を獲得したときに共通ＲＡＭ７から取り出すよ
うになされている。The configuration of the apparatus shown in FIG. 4 is basically similar to that of the conventional apparatus (FIG. 2), and a command is issued from the primary station 2 to the secondary stations 3, 4 ,. , A response is returned from the addressed secondary station.
Information such as events and orders at this time is stored in the common RAM.
It is temporarily stored in (random access memory) 7.
That is, as for the transmission information, the device control processor 1 which has acquired the priority right by the competition control of the competition circuit 6 has the common RAM 7
To the SDLC communication control unit 11 for transmission when the CPU 8 acquires the priority right. Two
When the SDLC communication control unit 11 receives the information (frame) from the next station 3, 4, ... 5, The CPU 8 acquires the priority and stores it in the common RAM 7, and the device control processor 1
Is taken out from the common RAM 7 when the priority is acquired.

【００２３】この実施例の場合、従来の場合と異なり、
共通ＲＡＭ７には新たに追加メモリエリア７１が設けら
れている。この追加メモリエリア７１は、通信障害時の
解析にのみ用いる情報を格納するために設けられたもの
である。この実施例の場合、この追加メモリエリア７１
には、ＳＤＬＣフレームのアドレスＡと制御部Ｃのフィ
ールドデータが、ＣＰＵ８の制御の下で書込み蓄積され
るようになっている。なお、この追加メモリエリア７１
の容量としては、通信障害時の解析に用いられる情報量
を格納できれば良く、共通ＲＡＭ７の有効利用を計るた
め必要最小限に選定されている。そのため、受信フレー
ム毎に格納していった場合満配となることが生じるが、
この場合には、ＣＰＵ８は、追加メモリエリア７１の最
も古いデータを格納しているエリアに最新のデータを格
納する。すなわち、上書きを行なうようになされてい
る。In the case of this embodiment, unlike the conventional case,
An additional memory area 71 is newly provided in the common RAM 7. The additional memory area 71 is provided to store information used only for analysis at the time of communication failure. In the case of this embodiment, this additional memory area 71
The address A of the SDLC frame and the field data of the control unit C are written and stored under the control of the CPU 8. Note that this additional memory area 71
The capacity of is required to store the amount of information used for analysis at the time of communication failure, and is selected to be the minimum necessary for effective use of the common RAM 7. Therefore, when storing for each received frame, it may become a full distribution,
In this case, the CPU 8 stores the latest data in the area of the additional memory area 71 in which the oldest data is stored. That is, overwriting is performed.

【００２４】なお、ＣＰＵ８がこの追加メモリエリア７
１に書込み動作を行なうのは、正常時をも含めてＳＤＬ
Ｃフレームを受信したときであり、障害が起こってＣＰ
Ｕ８がＳＤＬＣ通信を止めたときにアドレスＡ及び制御
部Ｃのフィールドデータの書込みも中止する。The CPU 8 uses the additional memory area 7
The write operation to 1 is performed by SDL including normal time.
When a C frame is received, a failure occurs and the CP
When U8 stops SDLC communication, writing of field data of address A and control unit C is also stopped.

【００２５】次に、ＳＤＬＣフレームの受信時の処理を
場合を分けて説明する。Next, the processing at the time of receiving the SDLC frame will be described separately for each case.

【００２６】（１）データリンクの確立動作 データリンクの確立動作の場合、ＣＰＵ８の制御によ
り、１次局２とアドレスフィールドで指定された２次局
３、４、…５との間で、リンク制御情報のコマンド、レ
スポンスがやりとりされる。ここで用いられる監視フレ
ーム又は非番号制フレームには情報フィールドがない
が、この実施例の場合には、ＣＰＵ８は、このリンク制
御情報の送受におけるフレームのアドレスＡと制御部Ｃ
のフィールドデータを、共通ＲＡＭ７の上記追加メモリ
エリア７１に蓄積する。従って、フレームの制御部フィ
ールド（Ｃ部）が監視フォーマットである場合は、受信
シーケンス番号も記憶されることになる。(1) Data Link Establishing Operation In the case of the data link establishing operation, the CPU 8 controls the link between the primary station 2 and the secondary stations 3, 4, ... 5 designated in the address field. Control information commands and responses are exchanged. Although there is no information field in the supervisory frame or the unnumbered frame used here, in the case of this embodiment, the CPU 8 has the address A of the frame and the controller C in the transmission / reception of this link control information.
Field data is stored in the additional memory area 71 of the common RAM 7. Therefore, when the control field (C part) of the frame is in the monitor format, the reception sequence number is also stored.

【００２７】（２）装置制御プロセッサと各２次局間に
おける情報送受 この場合の制御の流れを図１及び図５に示す。なお、図
１は共通ＲＡＭ７への入出力情報とフレームとの関係を
示すものであり、図５はシーケンスをフローチャート的
に示したものである。(2) Information transmission and reception between the device control processor and each secondary station The control flow in this case is shown in FIGS. 1 and 5. 1 shows the relationship between the input / output information to / from the common RAM 7 and the frame, and FIG. 5 shows the sequence as a flow chart.

【００２８】装置制御プロセッサ１が、共通ＲＡＭ７
の該当する２次局番号のアドレスへ、必要な制御コード
１０１や実際のデータ１０２等でなる送信情報１００を
書き込む。The device control processor 1 has a common RAM 7
The transmission information 100 including the required control code 101 and the actual data 102 is written in the address of the corresponding secondary station number of.

【００２９】ＣＰＵ８が、共通ＲＡＭ７から送信情報
１００を読み出す。The CPU 8 reads the transmission information 100 from the common RAM 7.

【００３０】ＣＰＵ８の制御により、ＳＤＬＣ通信用
データとして情報フレーム２００を作成する（図１
（ロ））。この情報フレーム２００の作成に際しては、
共通ＲＡＭ７から読み出したときのアドレスから判断し
て、アドレスフィールド（Ａ部）を作成する。また、上
記情報中の制御コード１０１から制御フィールド（Ｃ
部）を作成する。更に、情報中のデータ１０２の長さを
調査してデータ長フィールド（Ｓ部）を作成する。そし
て情報フィールド（Ｉ部）にオーダなどの情報を乗せ、
フラグＦ、アドレスＡ、制御部Ｃ、データ長Ｓ、フレー
ム検査シーケンスＦＣＳのフィールドを付加し、転送す
べき情報フレーム２００とする。この場合、フレームの
制御部フィールド（Ｃ部）は情報転送フォーマットとな
り、送信シーケンス番号と受信シーケンス番号とが含ま
れることになる。An information frame 200 is created as SDLC communication data under the control of the CPU 8 (see FIG. 1).
(B)). When creating this information frame 200,
The address field (A part) is created by judging from the address when read from the common RAM 7. In addition, the control code 101 to the control field (C
Department). Further, the length of the data 102 in the information is investigated to create a data length field (S portion). And put information such as orders in the information field (part I),
A flag F, an address A, a control unit C, a data length S, and a frame check sequence FCS field are added to form an information frame 200 to be transferred. In this case, the control field (C section) of the frame has the information transfer format, and includes the transmission sequence number and the reception sequence number.

【００３１】ＣＰＵ８で制御されるＳＤＬＣ通信制御
部１１により、１次局２からループ伝送路１２へ情報フ
レーム２００を送出する（図１（ハ））。The SDLC communication control unit 11 controlled by the CPU 8 sends the information frame 200 from the primary station 2 to the loop transmission line 12 (FIG. 1C).

【００３２】上記ＳＤＬＣ通信用データ（情報フレー
ム２００）のアドレスフィールド（Ａ部）で指定された
該当する２次局３〜５が、この情報フレーム２００に対
応した情報フレーム３００を送出する（図１（ニ））。The corresponding secondary stations 3 to 5 designated by the address field (A part) of the SDLC communication data (information frame 200) send the information frame 300 corresponding to this information frame 200 (FIG. 1). (D)).

【００３３】ＣＰＵ８の制御により、フレーム検査シ
ーケンスＦＣＳによるフレームの正常性をチェックす
る。２次局からのレスポンス情報フレーム３００に関し
ては、ＣＰＵ８の制御により、情報フィールド（Ｉ部）
におけるイベント等の情報を、該当する共通ＲＡＭ７の
アドレスのエリアへ書き込む。さらに、従来の場合と異
なり、情報フレーム３００のアドレスＡと制御部Ｃのフ
ィールドデータを、共通ＲＡＭ７の上述した追加メモリ
エリア７１に蓄積する（図１（ホ））。従って、制御部
フィールド（Ｃ部）の送信シーケンス番号と受信シーケ
ンス番号も記憶されることになる。Under the control of the CPU 8, the normality of the frame is checked by the frame check sequence FCS. Regarding the response information frame 300 from the secondary station, the information field (I part) is controlled by the CPU 8.
The information such as the event in (3) is written in the address area of the corresponding common RAM 7. Further, unlike the conventional case, the address A of the information frame 300 and the field data of the control unit C are accumulated in the above-mentioned additional memory area 71 of the common RAM 7 (FIG. 1 (E)). Therefore, the transmission sequence number and the reception sequence number in the control field (C section) are also stored.

【００３４】装置制御プロセッサ１が共通ＲＡＭ７の
該当番号のアドレスから２次局に関する情報を読み出す
（図１（ヘ））。The device control processor 1 reads the information on the secondary station from the address of the corresponding number in the common RAM 7 (FIG. 1 (f)).

【００３５】障害時は、ＣＰＵ８はＳＤＬＣ通信を止め
ると共に、共通ＲＡＭ７への書き込みも止める。これに
より、共通ＲＡＭ７の追加メモリエリア７１には、その
メモリエリア７１が許す限り、障害時以前及び障害発生
後のフレームのアドレスフレーム（Ａ部）や制御フレー
ム（Ｃ部）等のデータが蓄積された状態となる。When there is a failure, the CPU 8 stops SDLC communication and also stops writing to the common RAM 7. As a result, in the additional memory area 71 of the common RAM 7, as long as the memory area 71 permits, data such as address frames (A section) and control frames (C section) of frames before and after the failure is accumulated. It will be in a state of being.

【００３６】このように蓄積制御することにより、装置
使用者は、装置制御プロセッサ１を使って、情報フィー
ルド（Ｉ部）のみならず、追加メモリエリア７１に蓄積
されたアドレスＡ及び制御部Ｃのフィールドのデータを
読むことができる。例えば、制御フィールド（Ｃ）にお
けるシーケンス番号、つまりフレームの順序を示すビッ
ト列の異常をチェックすることにより、すなわち、転送
の履歴を過去に遡って十分に解析することができ、ＳＤ
ＬＣループの正常性をチェックすることができる。ま
た、アドレスフィールド（Ａ）のデータから、どのアド
レスで異常が生じたかををチェックすることで異常な２
次局を知ることができる。By performing the storage control in this way, the device user can use the device control processor 1 not only for the information field (I part) but also for the address A and the control part C stored in the additional memory area 71. You can read the data in the field. For example, by checking the sequence number in the control field (C), that is, the abnormality of the bit string indicating the frame order, that is, the transfer history can be traced back to the past and sufficiently analyzed.
The normality of the LC loop can be checked. In addition, by checking which address the abnormality has occurred from the data of the address field (A), the abnormal 2
You can know the next station.

【００３７】さらに、この実施例の場合、監視フレーム
や非番号制フレームに係る異常等をも分析することがで
きる。すなわち、リンク確立時における障害の解析も的
確に実行することができる。Further, in the case of this embodiment, it is possible to analyze an abnormality or the like related to the supervisory frame or the unnumbered frame. That is, the failure analysis at the time of link establishment can also be accurately executed.

【００３８】なお、上記実施例においては、２次局が送
信したフレームのアドレスや制御部のフィールドデータ
を格納するものを示したが、ループを介して戻ってきた
１次局が送信したフレームのアドレスや制御部のフィー
ルドデータを格納するようにしても良い。In the above embodiment, the address of the frame transmitted by the secondary station and the field data of the control unit are stored, but the frame transmitted by the primary station returned via the loop is stored. Addresses and field data of the control unit may be stored.

【００３９】また、追加メモリエリア７１を共通ＲＡＭ
７に設けたものを示したが、別個のメモリ（物理的に）
として設けたものであっても良い。In addition, the additional memory area 71 is a common RAM.
7 is shown, but a separate memory (physically)
It may be provided as.

【００４０】さらに、追加メモリエリア７１が満配とな
ったときには、そのデータを外部記録装置に転送させて
から上書きを実行させるようにしても良い。Further, when the additional memory area 71 becomes full, the data may be transferred to an external recording device and then overwritten.

【００４１】[0041]

【発明の効果】以上のように、本発明によれば、ＳＤＬ
Ｃフレームのアドレスや制御部のフィールドデータを障
害解析用記憶部に蓄積するようにしたので、障害時には
これらの情報を読み出して障害原因の解析に利用するこ
とができ、障害解析のための情報が増えるため、原因解
析が容易かつ正確となる。As described above, according to the present invention, the SDL
Since the address of the C frame and the field data of the control section are stored in the failure analysis storage section, these pieces of information can be read and used in the analysis of the cause of the failure at the time of failure, and the information for failure analysis can be stored. As the number increases, the cause analysis becomes easy and accurate.

【図面の簡単な説明】[Brief description of drawings]

【図１】実施例の通信情報蓄積方式の蓄積の様子を示す
説明図である。FIG. 1 is an explanatory diagram showing a storage state of a communication information storage method according to an embodiment.

【図２】従来のＳＤＬＣループ通信用装置のブロック図
である。FIG. 2 is a block diagram of a conventional device for SDLC loop communication.

【図３】ＳＤＬＣ通信のフレーム構成例を示す図であ
る。FIG. 3 is a diagram showing an example of a frame configuration of SDLC communication.

【図４】実施例の通信情報蓄積方式を適用したＳＤＬＣ
ループ通信装置のブロック図である。FIG. 4 is an SDLC to which the communication information storage method of the embodiment is applied.
It is a block diagram of a loop communication device.

【図５】実施例の通信情報蓄積方式に係る通信動作の流
れの説明図である。FIG. 5 is an explanatory diagram of a flow of communication operation according to the communication information storage method of the embodiment.

【符号の説明】[Explanation of symbols]

１…装置制御プロセッサ、２…ＳＤＬＣ１次局、３〜５
…ＳＤＬＣ２次局、６…競合回路、７…共通ＲＡＭ（通
信情報記憶部）、８…ＣＰＵ、１１…ＳＤＬＣ通信制御
部、１２…ループ伝送路、７１…追加メモリエリア（障
害解析用記憶部）、１００…情報、１０１…制御コー
ド、１０２…転送情報、２００…情報フレーム（１次局
からのＳＤＬＣ通信用データ）、３００…情報フレーム
（２次局からのＳＤＬＣ通信用データ）。1 ... Device control processor, 2 ... SDLC primary station, 3-5
SDLC secondary station, 6 competing circuit, 7 common RAM (communication information storage section), 8 CPU, 11 SDLC communication control section, 12 loop transmission path, 71 additional memory area (failure analysis storage section) , 100 ... Information, 101 ... Control code, 102 ... Transfer information, 200 ... Information frame (SDLC communication data from the primary station), 300 ... Information frame (SDLC communication data from the secondary station).

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9076−5Ｋ Ｈ０４Ｑ 11/04 Ｃ 9076−5Ｋ Ｌ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. ⁵ Identification code Office reference number FI Technical display location 9076-5K H04Q 11/04 C 9076-5K L

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】 １次局及び複数の２次局がループ通信を
行なうＳＤＬＣループ通信において、 装置制御プロセッサが接続された１次局中に障害解析用
記憶部を設け、この障害解析用記憶部に、障害が起こり
通信を止めるまで受信フレームのアドレスフィールドと
制御フィールドのデータを書込み続けることを特徴とす
るＳＤＬＣループ通信における通信情報蓄積方式。1. In SDLC loop communication in which a primary station and a plurality of secondary stations perform loop communication, a failure analysis storage section is provided in the primary station to which a device control processor is connected, and this failure analysis storage section is provided. In addition, a communication information storage method in SDLC loop communication, characterized in that the data of the address field and control field of the received frame are continuously written until a failure occurs and the communication is stopped.