JPH05303656A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH05303656A JPH05303656A JP4107179A JP10717992A JPH05303656A JP H05303656 A JPH05303656 A JP H05303656A JP 4107179 A JP4107179 A JP 4107179A JP 10717992 A JP10717992 A JP 10717992A JP H05303656 A JPH05303656 A JP H05303656A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- ring oscillator
- internal power
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】マイクロコンピュータ等が通常の動作状態にあ
り電源電圧が高いときでも、消費電流を低減する。 【構成】外部からの電源電圧Ｖｃｃから、この電源電圧
Ｖｃｃより低い一定電圧の内部電源電圧Ｖｉｐを発生す
る定電圧発生回路２を設ける。内部電源電圧Ｖｉｐをリ
ング発振器１の電源として供給する。リング発振器１の
出力信号の振幅を電源電圧Ｖｃｃレベルに変換するレベ
ルシフト回路３を設ける。
り電源電圧が高いときでも、消費電流を低減する。 【構成】外部からの電源電圧Ｖｃｃから、この電源電圧
Ｖｃｃより低い一定電圧の内部電源電圧Ｖｉｐを発生す
る定電圧発生回路２を設ける。内部電源電圧Ｖｉｐをリ
ング発振器１の電源として供給する。リング発振器１の
出力信号の振幅を電源電圧Ｖｃｃレベルに変換するレベ
ルシフト回路３を設ける。
Description
【０００１】
【産業上の利用分野】本発明は発振回路に関し、特に記
憶回路を含むマイクロコンピュータに内蔵される発振回
路に関する。
憶回路を含むマイクロコンピュータに内蔵される発振回
路に関する。
【０００２】
【従来の技術】従来、紫外線消去型ＰＲＯＭ等の記憶回
路を内蔵したマイクロコンピュータにおいては、プログ
ラム待機中、消費電流を低減するため、記憶回路等に高
電圧を供給する昇圧回路の動作を停止させていた。そこ
でこの動作を再開した時に昇圧回路の出力がすぐに使え
るようにするため、発振回路を内蔵していた。
路を内蔵したマイクロコンピュータにおいては、プログ
ラム待機中、消費電流を低減するため、記憶回路等に高
電圧を供給する昇圧回路の動作を停止させていた。そこ
でこの動作を再開した時に昇圧回路の出力がすぐに使え
るようにするため、発振回路を内蔵していた。
【０００３】図４に従来の発振回路の一例を示す。
【０００４】この発振回路は、インバータＩＶ１、抵抗
Ｒ１及びコンデンサＣ１による第１の時定数回路、イン
バータＩＶ２、発振制御用のＮＡＮＤ型の論理ゲートＧ
１、インバータＩＶ３、抵抗Ｒ２及びコンデンサＣ２に
よる第２の時定数回路、インバータＩＶ４をリング状に
縦続接続した発振部分と、インバータＩＶ４の出力を反
転増幅して出力信号ＯＵＴとするインバータＩＶ５とを
備えたリング発振器１により構成されていた。
Ｒ１及びコンデンサＣ１による第１の時定数回路、イン
バータＩＶ２、発振制御用のＮＡＮＤ型の論理ゲートＧ
１、インバータＩＶ３、抵抗Ｒ２及びコンデンサＣ２に
よる第２の時定数回路、インバータＩＶ４をリング状に
縦続接続した発振部分と、インバータＩＶ４の出力を反
転増幅して出力信号ＯＵＴとするインバータＩＶ５とを
備えたリング発振器１により構成されていた。
【０００５】この発振回路のリング発振器１は、外部か
ら供給される電源電圧Ｖｃｃにより動作し、制御信号Ｃ
ＮＴが低レベルのときは発振を停止し、高レベルのとき
所定の周波数で発振する。発振しているときの消費電流
は、図５に示すように、電源電圧Ｖｃｃが高くなると増
大する。
ら供給される電源電圧Ｖｃｃにより動作し、制御信号Ｃ
ＮＴが低レベルのときは発振を停止し、高レベルのとき
所定の周波数で発振する。発振しているときの消費電流
は、図５に示すように、電源電圧Ｖｃｃが高くなると増
大する。
【０００６】
【発明が解決しようとする課題】上述した従来の発振回
路は、外部から供給される電源電圧Ｖｃｃにより動作す
るリング発振器１で構成されているので、マイクロコン
ピュータ等が通常の動作状態にあり電源電圧が高いと消
費電流が大きいという欠点があった。
路は、外部から供給される電源電圧Ｖｃｃにより動作す
るリング発振器１で構成されているので、マイクロコン
ピュータ等が通常の動作状態にあり電源電圧が高いと消
費電流が大きいという欠点があった。
【０００７】本発明の目的は、マイクロコンピュータ等
が通常の動作状態にあり電源電圧が高いときでも、消費
電流を低減することができる発振回路を提供することに
ある。
が通常の動作状態にあり電源電圧が高いときでも、消費
電流を低減することができる発振回路を提供することに
ある。
【０００８】
【課題を解決するための手段】本発明の発振回路は、供
給される内部電源電圧により発振するリング発振器と、
外部から供給される電源電圧より低い一定レベルの前記
内部電源電圧を発生し前記リング発振器に供給する定電
圧供給手段と、前記リング発振器の出力信号の振幅を前
記外部から供給される電源電圧と対応するレベルに変換
するレベルシフト回路とを有している。
給される内部電源電圧により発振するリング発振器と、
外部から供給される電源電圧より低い一定レベルの前記
内部電源電圧を発生し前記リング発振器に供給する定電
圧供給手段と、前記リング発振器の出力信号の振幅を前
記外部から供給される電源電圧と対応するレベルに変換
するレベルシフト回路とを有している。
【０００９】また、定電圧供給手段が、外部からの電源
電圧から所定のレベルの内部電源電圧を発生する回路
や、定電圧供給手段が、リング発振器の内部電源電圧供
給端と接続する端子を設け、この端子に内部電源電圧と
同等レベルの電圧を供給する回路で構成される。
電圧から所定のレベルの内部電源電圧を発生する回路
や、定電圧供給手段が、リング発振器の内部電源電圧供
給端と接続する端子を設け、この端子に内部電源電圧と
同等レベルの電圧を供給する回路で構成される。
【００１０】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１１】図１は本発明の第１の実施例を示す回路図
である。
である。
【００１２】この実施例は、供給される内部電源電圧Ｖ
ｉｐにより動作し制御信号ＣＮＴが高レベルのとき発振
する従来例と同一構成のリング発振器１と、トランジス
タＱ１〜Ｑ７及びインバータＩＶ６を備え制御信号ＣＮ
Ｔが高レベルのとき外部から供給される電源電圧Ｖｃｃ
（例えば５．０Ｖ）より低い一定レベル（例えば２．７
Ｖ）の内部電源電圧Ｖｉｐを発生してリング発振器１に
供給する定電圧発生回路２と、内部電源電圧Ｖｉｐで動
作しリング発振器１の出力信号を反転増幅するインバー
タＩＶ７、このインバータＩＶ７の出力を反転増幅する
インバータＩＶ８、外部からの電源電圧Ｖｃｃで動作し
インバータＩＶ７，ＩＶ８の出力を差動増幅する差動増
幅器３１及びこの差動増幅器３１の出力を反転増幅する
インバータＩＶ９を備えリング発振器１の出力信号の振
幅を外部から供給される電源電圧Ｖｃｃと対応するレベ
ルに変換するレベルシフト回路３とを有する構成となっ
ている。
ｉｐにより動作し制御信号ＣＮＴが高レベルのとき発振
する従来例と同一構成のリング発振器１と、トランジス
タＱ１〜Ｑ７及びインバータＩＶ６を備え制御信号ＣＮ
Ｔが高レベルのとき外部から供給される電源電圧Ｖｃｃ
（例えば５．０Ｖ）より低い一定レベル（例えば２．７
Ｖ）の内部電源電圧Ｖｉｐを発生してリング発振器１に
供給する定電圧発生回路２と、内部電源電圧Ｖｉｐで動
作しリング発振器１の出力信号を反転増幅するインバー
タＩＶ７、このインバータＩＶ７の出力を反転増幅する
インバータＩＶ８、外部からの電源電圧Ｖｃｃで動作し
インバータＩＶ７，ＩＶ８の出力を差動増幅する差動増
幅器３１及びこの差動増幅器３１の出力を反転増幅する
インバータＩＶ９を備えリング発振器１の出力信号の振
幅を外部から供給される電源電圧Ｖｃｃと対応するレベ
ルに変換するレベルシフト回路３とを有する構成となっ
ている。
【００１３】次にこの実施例の動作について説明する。
【００１４】リング発振器１が発振している時（制御信
号ＣＮＴが高レベルの時）インバータＩＶ６の出力は低
レベルとなりＰチャネルのトランジスタＱ１が導通状態
となり、ＮチャネルのトランジスタＱ５が非導通状態と
なり、Ｎチャネルノンドープ型のトランジスタＱ７（し
きい値電圧が約０．１Ｖ）が非導通状態となり、接点Ｎ
１はＮチャネルのトランジスタＱ４とＰチャネルノンド
ープ型のトランジスタＱ３（しきい値電圧が約−１．９
Ｖ）とＮチャネルノンドープ型のトランジスタＱ２によ
り約２．７Ｖに電圧制限される。
号ＣＮＴが高レベルの時）インバータＩＶ６の出力は低
レベルとなりＰチャネルのトランジスタＱ１が導通状態
となり、ＮチャネルのトランジスタＱ５が非導通状態と
なり、Ｎチャネルノンドープ型のトランジスタＱ７（し
きい値電圧が約０．１Ｖ）が非導通状態となり、接点Ｎ
１はＮチャネルのトランジスタＱ４とＰチャネルノンド
ープ型のトランジスタＱ３（しきい値電圧が約−１．９
Ｖ）とＮチャネルノンドープ型のトランジスタＱ２によ
り約２．７Ｖに電圧制限される。
【００１５】したがって外部からの電源電圧Ｖｃｃが
２．７Ｖ以上になっても、トランジスタＱ６により内部
電源電圧Ｖｉｐは２．７Ｖ一定の電圧となる。
２．７Ｖ以上になっても、トランジスタＱ６により内部
電源電圧Ｖｉｐは２．７Ｖ一定の電圧となる。
【００１６】また、リング発振器１が発振していない時
（制御信号ＣＮＴが低レベルの時）インバータＩＶ６の
出力は高レベルとなりトランジスタＱ１が非導通状態と
なり、トランジスタＱ５が導通状態となり、節点Ｎ１が
０ＶとなりトランジスタＱ６が非導通状態となる。
（制御信号ＣＮＴが低レベルの時）インバータＩＶ６の
出力は高レベルとなりトランジスタＱ１が非導通状態と
なり、トランジスタＱ５が導通状態となり、節点Ｎ１が
０ＶとなりトランジスタＱ６が非導通状態となる。
【００１７】したがって、トランジスタＱ７により内部
電源電圧Ｖｉｐはほぼ外部からの電源電圧Ｖｃｃと等し
くなる。この時リング発振器１は発振していないので消
費電流の増加は少ない。なお、リング発振器１の出力は
レベルシフト回路３に入力されてその振幅は電源電圧Ｖ
ｃｃに変換される。
電源電圧Ｖｉｐはほぼ外部からの電源電圧Ｖｃｃと等し
くなる。この時リング発振器１は発振していないので消
費電流の増加は少ない。なお、リング発振器１の出力は
レベルシフト回路３に入力されてその振幅は電源電圧Ｖ
ｃｃに変換される。
【００１８】この実施例においては、外部からの電源電
圧Ｖｃｃがマイクロコンピュータ等の通常の動作電源電
圧、例えば５Ｖとなっても、リング発振器１の電源電圧
は内部電源電圧Ｖｉｐの例えば２．７Ｖであるので、図
２に示すように、消費電流を低減することができる。ま
た電源電圧Ｖｃｃが変動しても消費電流は殆んど変化し
ない。
圧Ｖｃｃがマイクロコンピュータ等の通常の動作電源電
圧、例えば５Ｖとなっても、リング発振器１の電源電圧
は内部電源電圧Ｖｉｐの例えば２．７Ｖであるので、図
２に示すように、消費電流を低減することができる。ま
た電源電圧Ｖｃｃが変動しても消費電流は殆んど変化し
ない。
【００１９】図３は本発明の第２の実施例を示す回路図
である。
である。
【００２０】この実施例は、低電圧供給手段として、リ
ング発振器１の内部電源電圧供給端と接続する端子Ｔｏ
ｐを設け、この端子Ｔｏｐに外部から内部電源電圧と同
等レベルの一定の電圧Ｖｏｐを供給する回路としたもの
である。この実施例では電源電圧Ｖｃｃに関係なくリン
グ発振器１の消費電を一定に保つことができる。
ング発振器１の内部電源電圧供給端と接続する端子Ｔｏ
ｐを設け、この端子Ｔｏｐに外部から内部電源電圧と同
等レベルの一定の電圧Ｖｏｐを供給する回路としたもの
である。この実施例では電源電圧Ｖｃｃに関係なくリン
グ発振器１の消費電を一定に保つことができる。
【００２１】
【発明の効果】以上説明したように本発明は、リング発
振器に、外部から供給されるマイクロコンピュータ等の
動作電源電圧より低い一定の内部電源電圧を供給する構
成とすることにより、マイクロコンピュータ等が通常の
動作状態にあり電源電圧が高いときでも、発振回路の消
費電流を低減することができる効果がある。
振器に、外部から供給されるマイクロコンピュータ等の
動作電源電圧より低い一定の内部電源電圧を供給する構
成とすることにより、マイクロコンピュータ等が通常の
動作状態にあり電源電圧が高いときでも、発振回路の消
費電流を低減することができる効果がある。
【図１】本発明の第１の実施例を示す回路図である。
【図２】図１に示された実施例の効果を説明するための
消費電流の特性図である。
消費電流の特性図である。
【図３】本発明の第２の実施例を示す回路図である。
【図４】従来の発振回路の一例を示す回路図である。
【図５】図４に示された発振回路の課題を説明するため
の消費電流の特性図である。
の消費電流の特性図である。
１ リング発振器 ２ 定電圧発生回路 ３ レベルシフト回路 ３１ 差動増幅器 Ｇ１ 論理ゲート ＩＶ１〜ＩＶ９ インバータ Ｑ１〜Ｑ７ トランジスタ
Claims (3)
- 【請求項１】 供給される内部電源電圧により発振する
リング発振器と、外部から供給される電源電圧より低い
一定レベルの前記内部電源電圧を発生し前記リング発振
器に供給する定電圧供給手段と、前記リング発振器の出
力信号の振幅を前記外部から供給される電源電圧と対応
するレベルに変換するレベルシフト回路とを有すること
を特徴とする発振回路。 - 【請求項２】 定電圧供給手段が、外部からの電源電圧
から所定のレベルの内部電源電圧を発生する回路である
請求項１記載の発振回路。 - 【請求項３】 定電圧供給手段が、リング発振器の内部
電源電圧供給端と接続する端子を設け、この端子に内部
電源電圧と同等レベルの電圧を供給する回路とした請求
項１記載の発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4107179A JPH05303656A (ja) | 1992-04-27 | 1992-04-27 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4107179A JPH05303656A (ja) | 1992-04-27 | 1992-04-27 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05303656A true JPH05303656A (ja) | 1993-11-16 |
Family
ID=14452477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4107179A Withdrawn JPH05303656A (ja) | 1992-04-27 | 1992-04-27 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05303656A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6091351A (en) * | 1998-01-07 | 2000-07-18 | Mitsubishi Denki Kabushiki Kaisha | A/D converter and level shifter |
| JP2007325273A (ja) * | 2006-06-01 | 2007-12-13 | Samsung Electro Mech Co Ltd | 超低電力ｒｃ発振器 |
| US7492232B2 (en) | 2002-01-10 | 2009-02-17 | Fujitsu Microelectronics Limited | Oscillator circuit, semiconductor device and semiconductor memory device provided with the oscillator circuit, and control method of the oscillator circuit |
| US7548191B2 (en) | 2004-05-31 | 2009-06-16 | Anritsu Corporation | Radar oscillator capable of preventing leak of oscillation output |
-
1992
- 1992-04-27 JP JP4107179A patent/JPH05303656A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6091351A (en) * | 1998-01-07 | 2000-07-18 | Mitsubishi Denki Kabushiki Kaisha | A/D converter and level shifter |
| US7492232B2 (en) | 2002-01-10 | 2009-02-17 | Fujitsu Microelectronics Limited | Oscillator circuit, semiconductor device and semiconductor memory device provided with the oscillator circuit, and control method of the oscillator circuit |
| US7548191B2 (en) | 2004-05-31 | 2009-06-16 | Anritsu Corporation | Radar oscillator capable of preventing leak of oscillation output |
| JP2007325273A (ja) * | 2006-06-01 | 2007-12-13 | Samsung Electro Mech Co Ltd | 超低電力ｒｃ発振器 |
| JP4510054B2 (ja) * | 2006-06-01 | 2010-07-21 | 三星電機株式会社 | 超低電力ｒｃ発振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5867013A (en) | Startup circuit for band-gap reference circuit | |
| US5959854A (en) | Voltage step-up circuit and method for controlling the same | |
| JP2008515283A (ja) | クロック生成回路及び方法 | |
| US6798276B2 (en) | Reduced potential generation circuit operable at low power-supply potential | |
| JP2006146421A (ja) | レギュレータ回路 | |
| JPH10199278A (ja) | フラッシュメモリ装置用リペアヒューズ回路 | |
| JPH0554650A (ja) | 半導体集積回路 | |
| JP2002344242A (ja) | 電圧制御発振器 | |
| JPH1166855A (ja) | 電位検出回路、半導体装置、及び半導体記憶装置 | |
| JPH05303656A (ja) | 発振回路 | |
| US5680068A (en) | Semiconductor integrated circuit for suppressing overshooting and ringing | |
| JP2000013143A (ja) | 発振回路 | |
| US6795369B2 (en) | Address buffer and semiconductor memory device using the same | |
| US10819279B1 (en) | Low power crystal oscillator | |
| KR100670655B1 (ko) | 파워-업 신호 발생 회로 | |
| KR960002915Y1 (ko) | 데이타 출력용 버퍼회로 | |
| JPH1174772A (ja) | 電源電圧切換回路 | |
| KR100256124B1 (ko) | 파워-업 회로 | |
| KR200362974Y1 (ko) | 래치형 증폭기를 갖는 오실레이터 | |
| KR20000000994A (ko) | 파워-업 신호 발생장치 | |
| JP2000188525A (ja) | フリップフロップ回路 | |
| JPH09181574A (ja) | 発振回路 | |
| JPH06204748A (ja) | Ｃｍｏｓ水晶発振器 | |
| JPH0955085A (ja) | 内部電源回路 | |
| KR20030052365A (ko) | 시스템 온 칩의 파워 온 리셋회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |