JPH0530197Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） マイクロコンピユータを利用し、多数のデイス
クリート及びアナログ入出力ポートを設けてデー
タの入出力処理を行うシステムに関するものであ
る。[Detailed Description of the Invention] (Industrial Application Field) This invention relates to a system that uses a microcomputer and is provided with a large number of discrete and analog input/output ports to perform data input/output processing.

（従来の技術） 第２図は、従来の方式を示すものであり、１は
マイクロコンピユータカード、２はシステムバ
ス、３はシステムバス２上に実装した入出力ポー
トカード（Ｉ／Ｏポートカード）、４はマイクロ
コンピユータカード１内のパラレルＩ／Ｏポー
ト、５は入力／出力信号用バスラインである。(Prior art) Fig. 2 shows a conventional system, in which 1 is a microcomputer card, 2 is a system bus, and 3 is an input/output port card (I/O port card) mounted on the system bus 2. , 4 are parallel I/O ports in the microcomputer card 1, and 5 is a bus line for input/output signals.

否実装Ｉ／Ｏポートカード３の検知は、通常マ
イクロコンピユータカード１上にて、アクノレツ
ジ信号（ACK）が返るまで保たれるウエイトサ
イクル時間を監視し、10〜40msec以上過ぎると
タイムアウト信号を発生させ、ウエイトサイクル
から抜けると同時に割り込みを発生させその割り
込み処理の中で行う方法があるが、長時間の待ち
時間を必要とし実用に耐えられるものではない。
従つて、Ｉ／Ｏポートカードの否実装検知が必要
な場合、第２図に示すごとくパラレルＩ／Ｏポー
ト４、それに接続するオープンコレクタドライバ
DRV、レシーバRCV、入力／出力信号用バスラ
イン５及びＩ／Ｏポートカード３内のダイオード
Ｄで否実装カード検知回路を構成し、出力ポート
OPを１ポートずつオン（低レベル出力）にして、
各入力ポートIPを読み取り、低レベルとなつて
いればＩ／Ｏポートカード３が実装されている、
高レベルであれば否実装であると、判定する。 To detect a non-mounted I/O port card 3, the microcomputer card 1 normally monitors the wait cycle time that is maintained until an acknowledge signal (ACK) is returned, and if it exceeds 10 to 40 msec, a timeout signal is generated. There is a method in which an interrupt is generated as soon as the wait cycle is exited, and the interrupt is processed during the interrupt processing, but this method requires a long waiting time and is not practical.
Therefore, if it is necessary to detect whether or not an I/O port card is installed, the parallel I/O port 4 and the open collector driver connected to it should be used as shown in Figure 2.
DRV, receiver RCV, input/output signal bus line 5, and diode D in I/O port card 3 constitute a non-mounted card detection circuit, and
Turn on OP one port at a time (low level output),
Read each input port IP, if it is low level, I/O port card 3 is installed.
If the level is high, it is determined that the implementation is not possible.

（考案が解決しようとする問題点） 従来のバツクプレーンボードで構成するシステ
ムバス上にデイスクリートまたはアナログ入出力
ポートカードを多数枚実装する場合、次に問題点
があつた。(Problems to be Solved by the Invention) When mounting a large number of discrete or analog input/output port cards on a system bus made up of conventional backplane boards, the following problems arose.

ａ システムバスに直接Ｉ／Ｏポートカードを挿
入していく従来の方法では、バツクプレーン上
のコネクタを通してＩ／Ｏポートに信号を伝達
する場合システムバスに必要な信号ピンの本数
が多いため、Ｉ／Ｏポートに割り当たるピン数
が少なくなる。a The conventional method of inserting an I/O port card directly into the system bus requires a large number of signal pins on the system bus when transmitting signals to the I/O port through a connector on the backplane. The number of pins assigned to the /O port is reduced.

ｂ 故障等の理由により、あるＩ／Ｏポートカー
ドを抜いた場合、マイクロコンピユータボード
からそのＩ／Ｏポートカードをアクセスすると
そのカードからのアクノレツジ信号が返らない
ため、マイクロコンピユータは待ち状態となり
動作が長時間停止する。このことを防止するに
は、マイクロコンピユータがどのカードが否実
装になつているかを検知する必要があり、使用
していないバスラインを使い、第２図に示すよ
うな否実装検知回路を作らねばならなかつた。
しかしこの場合は、使用していないバスライン
を必要としていた。b If an I/O port card is removed due to a malfunction or other reason, when that I/O port card is accessed from the microcomputer board, an acknowledge signal from that card is not returned, so the microcomputer goes into a waiting state and does not operate. Stop for a long time. To prevent this, it is necessary for the microcomputer to detect which card is not mounted, and it is necessary to create a non-mounted detection circuit as shown in Figure 2 using an unused bus line. It didn't happen.
However, in this case, an unused bus line was required.

ｃ CPUがシステムバスをどのようにアクセス
しているかを簡単にモニタすることができなか
つた。c. It was not possible to easily monitor how the CPU was accessing the system bus.

本考案はこの様な問題点を解決するためのバス
バツフア回路を提供することを目的とする。 The object of the present invention is to provide a bus buffer circuit for solving these problems.

（問題点を解決するための手段） この考案に係るバス中継式バスバツフア回路
は、システムバスに複数の入出力ポートカードを
接続するときに中継する回路であつて、システム
バスより入出力ポートカードをアクセスしたとき
に予め設定されたクロツク数間に、入出力ポート
カードからアクノレツジ信号が返つてこないと前
記入出力ポートカードの代りにアクノレツジ信号
を前記システムバスを介してマイクロコンピユー
タに返すタイムアウト監視回路と、当該タイムア
ウト監視回路からのアクノレツジ信号によりその
入出力ポートカードアドレスを記憶し、入出力ポ
ートカードアクセス後に前記マイクロコンピユー
タにより読み出されるFIFOメモリを有すること
を特徴とする。(Means for Solving Problems) The bus relay type bus buffer circuit according to this invention is a circuit that relays when connecting multiple input/output port cards to a system bus. a timeout monitoring circuit that returns an acknowledge signal to the microcomputer via the system bus instead of the input/output port card if an acknowledge signal is not returned from the input/output port card within a preset number of clocks when accessing; , characterized in that it has a FIFO memory that stores the input/output port card address in response to an acknowledge signal from the timeout monitoring circuit and is read out by the microcomputer after the input/output port card is accessed.

さらに、モードスイツチの設定によりシステム
バス上のアドレス信号またはデータ信号を入出力
リードパルスまたは入出力ライトパルスでラツチ
し並びにマイクロコンピユータのプログラム制御
によりデイジタルスイツチが設定したデータを取
り込み処理に入つたことを表示しモニタするバス
監視部を有してもよい。 Furthermore, the address signal or data signal on the system bus is latched by the input/output read pulse or input/output write pulse according to the setting of the mode switch, and the digital switch takes in the set data under the program control of the microcomputer and starts processing. It may also have a bus monitoring section for displaying and monitoring.

（作用） バスバツフア回路は、システムバスを中継し、
複数のＩ／Ｏバスを構成する。システムバスより
Ｉ／Ｏポートカードをアクセスしたとき、予め設
定されたクロツク数間に、Ｉ／Ｏポートカードか
らアクノレツジ信号が返つてこないと、代りにバ
スバツフア回路がアクノレツジ信号をマイクロコ
ンピユータカードに返すと同時に、当該バスバツ
フア回路のアクノレツジ信号によりそのＩ／Ｏポ
ートカードアドレスをFIFOメモリに書き込む。(Function) The bus buffer circuit relays the system bus,
Configure multiple I/O buses. When an I/O port card is accessed from the system bus, if an acknowledge signal is not returned from the I/O port card within a preset number of clocks, the bus buffer circuit returns an acknowledge signal to the microcomputer card instead. At the same time, the I/O port card address is written into the FIFO memory by the acknowledge signal of the bus buffer circuit.

マイクロコンピユータはこのFIFOメモリを
Ｉ／Ｏポートカードアクセス後に読み出すことに
より、どのＩ／Ｏポートカードが否実装であるか
を検知することができる。 By reading this FIFO memory after accessing the I/O port card, the microcomputer can detect which I/O port card is not installed.

カード上のモードスイツチの設定により、シス
テムバス上のアドレス信号またはデータ信号を
Ｉ／ＯリードパルスまたはＩ／Ｏライトパルスで
ラツチしモニタできる。また、デイジタルスイツ
チにより設定された値を、マイクロコンピユータ
が読み出し、モードデータ及びその入力データに
対応してプログラム処理を行い、処理に入つたこ
とを表示することができる。 Depending on the setting of the mode switch on the card, address signals or data signals on the system bus can be latched and monitored with I/O read pulses or I/O write pulses. Further, the microcomputer reads out the value set by the digital switch, performs program processing in accordance with the mode data and its input data, and can display that processing has started.

（実施例） この考案に係るバツクプレーンボードは、シス
テムバスに対してはシステムバスを使用するサー
キツトカードのコネクタ間をラツピング等で接続
し、バスバツフアカード内の抵抗器でラインを終
端する。また、Ｉ／Ｏバスに対しては、バツクプ
レーンボード上の導通パターンにて各コネクタ間
を接続し、バツクプレーンボード上の抵抗器でラ
インを終端する構造になつている。(Embodiment) The backplane board according to this invention is structured so that the connectors of the circuit cards using the system bus are connected to the system bus by wrapping or the like, and the lines are terminated by resistors in the bus buffer card. Also, the I/O bus is structured so that the connectors are connected to the conductive patterns on the backplane board, and the lines are terminated by resistors on the backplane board.

第１図は、本考案の一実施例を示すもので、バ
スバツフアカード２７はシステムバス２中のアド
レス信号（ADR11＊〜ADR0＊）をバツフアゲ
ート９，１０，１１で、データ信号（DAT7＊〜
DAT0＊）をバツフアゲート６，７，８で、Ｉ／
Ｏリード（IORC＊）、Ｉ／Ｏライト（IOWC＊）、
イニシヤライズ（INIT＊）、コンスタントクロツ
ク（CCLK＊）の各信号をバツフアゲート１２，
１３，１４で、Ｉ／Ｏバス２８，２９に中継す
る。このとき、拡張ユニツトのＩ／Ｏバス２９を
含めた２系統のＩ／Ｏバス２８，２９を構成して
いる。各Ｉ／Ｏバス２８，２９から返るアクノレ
ツジ信号（BXACK＊）は、バツフアゲート１
５，１６を通してORゲート１７に後述する否実
装Ｉ／Ｏポートカード検出回路で発生する信号と
合わせて入力し、スリーステートドライバ１８を
通してシステムバス２に中継する。 FIG. 1 shows an embodiment of the present invention, in which a bus buffer card 27 transfers address signals (ADR11* to ADR0*) in the system bus 2 to data signals (DAT7*) through buffer gates 9, 10, and 11. ~
DAT0*) with buffer gates 6, 7, 8, I/
O read (IORC*), I/O write (IOWC*),
The initialize (INIT*) and constant clock (CCLK*) signals are transferred to the buffer gate 12,
13 and 14, it is relayed to I/O buses 28 and 29. At this time, two systems of I/O buses 28 and 29 including the I/O bus 29 of the expansion unit are configured. The acknowledge signal (BXACK*) returned from each I/O bus 28, 29 is sent to the buffer gate 1.
5 and 16 to the OR gate 17 along with a signal generated by a non-mounted I/O port card detection circuit, which will be described later, and is relayed to the system bus 2 through the three-state driver 18.

否実装Ｉ／Ｏポートカード検知回路はバスバツ
フアカード２７内に構成し、デコーダ回路１９、
タイムアウト監視回路２０、FIFOメモリ回路２
１からなつている。デコーダ回路１９はアドレス
信号（ADR11＊〜ADR0＊）Ｉ／Ｏリード信号
（IORC＊）、Ｉ／Ｏライト信号（IOWC＊）をデ
コードし、Ｉ／Ｏバス２８，２９上のＩ／Ｏポー
トカード３に割り当てられたＩ／Ｏアドレスがア
クセスされると、デコーダ回路１９からＩ／Ｏバ
スセレクト信号がタイムアウト監視回路２０に伝
えられる。タイムアウト監視回路２０はコンスタ
ントクロツク（CCLK＊）を計数し、あらかじめ
設定されたクロツク数間待つてもデコーダ回路１
９からのＩ／Ｏバスセレクト信号が「偽」になら
ないと、Ｉ／Ｏバス２８，２９上のＩ／Ｏポート
カード３からBXACK信号が返つてこなかつたも
のと判断する。タイムアウト監視回路２０はＩ／
Ｏポートカード３の代わりにORゲート１７にタ
イムアウトアクノレツジ信号を入力して、マイク
ロコンピユータカード１にアクノリツジ信号
XACKを返す。それと同時にFIFOメモリ回路２
１は前記タイムアウトアツクノレツジ信号をロー
ドパルスとして入力し、アクノレツジ信号を返さ
なかつたＩ／Ｏポートカード３のアドレス
（ADBR3＊〜ADBR8＊）をバツフアゲート９よ
り得て記憶する。 The unmounted I/O port card detection circuit is configured in the bus buffer card 27, and the decoder circuit 19,
Timeout monitoring circuit 20, FIFO memory circuit 2
It starts from 1. The decoder circuit 19 decodes address signals (ADR11* to ADR0*), I/O read signals (IORC*), and I/O write signals (IOWC*), and decodes the I/O port cards on the I/O buses 28 and 29. When the I/O address assigned to No. 3 is accessed, an I/O bus select signal is transmitted from the decoder circuit 19 to the timeout monitoring circuit 20. The timeout monitoring circuit 20 counts constant clocks (CCLK*) and waits for a preset number of clocks until the decoder circuit 1
If the I/O bus select signal from 9 does not become "false", it is determined that the BXACK signal has not been returned from the I/O port card 3 on the I/O buses 28 and 29. The timeout monitoring circuit 20 is connected to I/
A timeout acknowledge signal is input to the OR gate 17 instead of the O port card 3, and an acknowledge signal is sent to the microcomputer card 1.
Returns XACK. At the same time, FIFO memory circuit 2
1 inputs the timeout acknowledge signal as a load pulse, and obtains and stores the address (ADBR3* to ADBR8*) of the I/O port card 3 that did not return an acknowledge signal from the buffer gate 9.

マイクロコンピユータカード１はＩ／Ｏポート
が１回以上アクセスされた後、FIFOメモリ回路
２１をリードする。ここで、FIFOメモリ回路２
１にはそのステータスを表すアウトプツトレデイ
信号がバイトデータのLSBまたはMSBに割り付
けられており、その信号が「真」ならばFIFOメ
モリ回路２１にデータがあるとする。さて、マイ
クロコンピユータカード１がFIFOメモリ回路２
１のデータを読み出すと、同時に読み出されるア
ウトプツトレデイ信号が「真」であるならばデー
タがある、すなわちＩ／Ｏポートカード３が否実
装であり、読み出したデータから否実装Ｉ／Ｏポ
ートカード３のアドレスを判定することができ
る。また、アウトプツトレデイ信号が「偽」にな
るまで読み出すことにより複数個（FIFOメモリ
回路２１の段数分）の否実装Ｉ／Ｏポートカード
３のアドレスを判定することができる。 The microcomputer card 1 reads the FIFO memory circuit 21 after the I/O port has been accessed one or more times. Here, FIFO memory circuit 2
1, an output ready signal representing the status is assigned to the LSB or MSB of the byte data, and if that signal is "true", it is assumed that the FIFO memory circuit 21 has data. Now, microcomputer card 1 is FIFO memory circuit 2.
When data 1 is read, if the output ready signal read at the same time is "true", there is data, that is, I/O port card 3 is not installed, and from the read data it is determined that the I/O port card 3 is not installed. 3 addresses can be determined. Further, by reading until the output ready signal becomes "false", it is possible to determine the addresses of a plurality of uninstalled I/O port cards 3 (as many as the number of stages of the FIFO memory circuit 21).

バスモニタ回路２２、監視モード選択スイツチ
２３、監視モード表示LED（発光ダイオード）２
４，16ビツトデイジタルスイツチ２５および16ビ
ツトLED表示器２６によりバス監視部を構成す
る。バスモニタ回路２２は例えばラツチ回路で構
成する。監視モード選択スイツチ２３はトグルス
イツチで構成する第１のスイツチ２３１と２個の
モーメンタリスイツチで構成する第２のスイツチ
２３２とを有している。第１のスイツチ２３１は
16ビツトLED表示器２６で表示するデータをデ
ータバス（DAT7＊〜DAT0＊）の信号か又はア
ドレスバス（ADR11＊〜ADR0＊）からの信号
を表示するかを選択する。この選択がデータバス
からのデータを表示する場合は、16ビツトLED
表示器２６を出力ポートととしてアドレスを割付
け、そのポートアドレスにＩ／Ｏライトしたデー
タを表示する。一方、選択がアドレスバスからの
データを表示する場合は、Ｉ／Ｏリード又はＩ／
Ｏライトパルス信号でアドレスデータをバスモニ
タ回路２２にラツチし、16ビツトLED表示器２
６で表示する。これにより、どのＩ／Ｏポートア
ドレスをアクセスしているかがモニタできる。 Bus monitor circuit 22, monitoring mode selection switch 23, monitoring mode display LED (light emitting diode) 2
The bus monitoring section is composed of a 4, 16-bit digital switch 25 and a 16-bit LED display 26. The bus monitor circuit 22 is composed of, for example, a latch circuit. The monitoring mode selection switch 23 has a first switch 231 composed of a toggle switch and a second switch 232 composed of two momentary switches. The first switch 231 is
The data to be displayed on the 16-bit LED display 26 can be selected from the signals on the data bus (DAT7* to DAT0*) or the signals from the address bus (ADR11* to ADR0*). When the data from the data bus is displayed, the 16-bit LED
An address is assigned to the display 26 as an output port, and data written via I/O to that port address is displayed. On the other hand, when the selection is to display data from the address bus, either I/O read or I/O
The address data is latched in the bus monitor circuit 22 by the O write pulse signal, and the 16-bit LED display 2
This makes it possible to monitor which I/O port address is being accessed.

監視モード選択スイツチ２３の２個のモーメン
タリスイツチで構成する第２のスイツチ２３２は
16ビツトデイジタルスイツチ２５に設定したデー
タが有効であることをマイクロコンピユータ１に
知らせるもので下位８ビツトおよび上位８ビツト
に対し用意している。 The second switch 232 of the monitoring mode selection switch 23 is composed of two momentary switches.
It informs the microcomputer 1 that the data set in the 16-bit digital switch 25 is valid, and is prepared for the lower 8 bits and the upper 8 bits.

監視モード表示LED２４は第２のスイツチ２
３２に対応したアンサーバツク表示として使い、
マイクロコンピユータのプログラム制御により、
第２のスイツチ２３２からの信号を受付け、デイ
ジタルスイツチ２５からデータを取り込み処理に
入つたことを表示する。 The monitoring mode display LED 24 is the second switch 2
Used as an answer backup display compatible with 32,
Through microcomputer program control,
It receives a signal from the second switch 232 and displays that data has been fetched from the digital switch 25 and processing has started.

（考案の効果） システムバスを中継するバスバツフアカードを
設け、それを介してＩ／Ｏバスを複数構成するこ
とにより、次の効果がある。(Effects of the invention) By providing a bus buffer card that relays the system bus and configuring a plurality of I/O buses via it, the following effects can be obtained.

ａ 多機能であるがライン数の多いシステムバス
に代え、Ｉ／Ｏ専用のバスを設けることによ
り、バツクプレーン上のコネクタに割り付ける
バス用ピン数が減り、バツクプレーン上のコネ
クタにパラレルＩ／Ｏポート入出力信号用ピン
を割り付けることができるため、カードバスケ
ツトの構造を単純化できる。a By providing a dedicated I/O bus instead of a multi-functional system bus with a large number of lines, the number of bus pins assigned to connectors on the backplane can be reduced, allowing parallel I/O to be assigned to connectors on the backplane. Since port input/output signal pins can be assigned, the structure of the card basket can be simplified.

また別のカードバスケツトにＩ／Ｏバスを拡
張できるため、多数枚のＩ／Ｏポートカードを
装備できる。 Furthermore, since the I/O bus can be expanded to another card basket, a large number of I/O port cards can be installed.

ｂ Ｉ／Ｏポートカードを引き抜いても、バスバ
ツフアカードが代りにアクノレツジ信号を返す
ため、マイクロコンピユータは長時間停止する
ことがなく、かつアクノレツジ信号を返してこ
ないＩ／Ｏポートカードアドレスを読み取れる
ため、どのＩ／Ｏポートアドレスが不良による
否実装であるかを判定し、他の装置へ通知、あ
るいはステータス表示ができるので、システム
の維持整備が容易になる。b Even if the I/O port card is removed, the bus buffer card returns an acknowledge signal instead, so the microcomputer does not stop for a long time and can read I/O port card addresses that do not return an acknowledge signal. Therefore, it is possible to determine which I/O port address is not implemented due to a defect and notify other devices or display the status, which facilitates system maintenance.

ｃ バスバツフアカード上に操作スイツチ、表示
器を装備することにより、マイクロコンピユー
タのフアームウエアのバグ取り及び、試験、調
整が容易になる。c. Equipping the bus buffer card with operation switches and indicators makes it easier to remove bugs, test, and adjust the microcomputer firmware.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はこの考案の一実施例を示す機能ブロツ
ク図、第２図は従来の技術を説明するための機能
ブロツク図である。 １……マイクロコンピユータカード、２……シ
ステムバス、３……入出力ポートカード、１７…
…ORゲート、１９……デコーダ回路、２０……
タイムアウト監視回路、２１……FIFOメモリ、
２２……バス回路、２３……監視モード選択スイ
ツチ。 FIG. 1 is a functional block diagram showing one embodiment of this invention, and FIG. 2 is a functional block diagram for explaining the conventional technology. 1... Microcomputer card, 2... System bus, 3... Input/output port card, 17...
...OR gate, 19...decoder circuit, 20...
Timeout monitoring circuit, 21... FIFO memory,
22...Bus circuit, 23...Monitoring mode selection switch.

Claims (1)

【実用新案登録請求の範囲】 (1) システムバスに複数の入出力ポートカードを
接続するときに中継するバスバツフア回路であ
つて、システムバスより入出力ポートカードを
アクセスしたときに予め設定されたクロツク数
間に、入出力ポートカードからアクノレツジ信
号が返つてこないと前記入出力ポートカードの
代りにアクノレツジ信号を前記システムバスを
介してマイクロコンピユータに返すタイムアウ
ト監視回路と、当該タイムアウト監視回路から
のアクノレツジ信号によりその入出力ポートカ
ードアドレスを記憶し、入出力ポートカードア
クセス後に前記マイクロコンピユータにより読
み出されるFIFOメモリを有することを特徴と
するバス中継式バスバツフア回路。 (2) モードスイツチの設定によりシステムバス上
のアドレス信号またはデータ信号を入出力リー
ドパルスまたは入出力ライトパルスでラツチし
並びにマイクロコンピユータのプログラム制御
によりデイジタルスイツチが設定したデータを
取り込み処理に入つたことを表示しモニタする
バス監視部を有する請求項第１項記載のバス中
継式バスバツフア回路。[Claims for Utility Model Registration] (1) A bus buffer circuit that relays when multiple input/output port cards are connected to a system bus, and which provides a clock that is set in advance when an input/output port card is accessed from the system bus. A timeout monitoring circuit that returns an acknowledgment signal to the microcomputer via the system bus in place of the input/output port card if an acknowledgment signal is not returned from the input/output port card within a few seconds, and an acknowledgment signal from the timeout monitoring circuit. 1. A bus relay type bus buffer circuit comprising a FIFO memory which stores the input/output port card address by the input/output port card and is read out by the microcomputer after the input/output port card is accessed. (2) The address signal or data signal on the system bus is latched by the input/output read pulse or input/output write pulse according to the setting of the mode switch, and the data set by the digital switch is started to be processed by the program control of the microcomputer. 2. The bus relay type bus buffer circuit according to claim 1, further comprising a bus monitoring section for displaying and monitoring.