JPH05299876A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH05299876A JPH05299876A JP10625492A JP10625492A JPH05299876A JP H05299876 A JPH05299876 A JP H05299876A JP 10625492 A JP10625492 A JP 10625492A JP 10625492 A JP10625492 A JP 10625492A JP H05299876 A JPH05299876 A JP H05299876A
- Authority
- JP
- Japan
- Prior art keywords
- board
- circuit
- semiconductor element
- relay terminal
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置が実装され
た放熱基板と、外部装置接続用制御回路基板とが外囲ケ
ース内に設けられた半導体装置に関し、特に制御回路基
板の構造に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a heat dissipation board on which a semiconductor device is mounted and an external device connection control circuit board provided in an outer case, and more particularly to a structure of the control circuit board. Is.
【０００２】[0002]
【従来の技術】従来、パワーモジュール等の電力用半導
体装置としては、外囲ケース内に半導体素子実装用基板
（放熱基板）以外に制御回路基板（以下、単に制御基板
という）が設けられたものがある。この制御基板は半導
体素子実装用基板の上方に位置づけられており、半導体
素子のＯＮ，ＯＦＦ制御を行う制御ＩＣや、半導体素子
の出力信号を制御する制御ＩＣ等が搭載されていた。2. Description of the Related Art Conventionally, as a power semiconductor device such as a power module, a control circuit board (hereinafter simply referred to as a control board) is provided in an outer case in addition to a semiconductor element mounting board (heat dissipation board). There is. This control board is positioned above the semiconductor element mounting board, and is equipped with a control IC for controlling ON / OFF of the semiconductor element, a control IC for controlling an output signal of the semiconductor element, and the like.
【０００３】そして、この種の半導体装置では、制御基
板に立設されて外囲ケースの上方へ突出する外部装置接
続用端子を介して外部装置に対して信号の授受が行われ
るように構成されていた。従来のこの種の半導体装置に
使用する制御基板を図３によって説明する。In this type of semiconductor device, signals are transmitted to and received from an external device through an external device connecting terminal that is provided upright on the control board and projects upward from the outer case. Was there. A conventional control board used for this type of semiconductor device will be described with reference to FIG.
【０００４】図３は従来の半導体装置に使用する制御基
板の構成を示す断面図である。同図において、１は制御
基板で、この制御基板１は基板本体２の上下両面に銅パ
ターンからなる配線層３，４が形成されている。なお、
図３では構成が容易に理解できるように配線層３，４を
基板本体２から離して描いてある。FIG. 3 is a sectional view showing the structure of a control board used in a conventional semiconductor device. In the figure, reference numeral 1 is a control board, and the control board 1 has wiring layers 3 and 4 made of copper patterns formed on the upper and lower surfaces of a board body 2. In addition,
In FIG. 3, the wiring layers 3 and 4 are drawn away from the substrate body 2 so that the configuration can be easily understood.
【０００５】５は制御基板１に設けられた回路を不図示
の外部装置に電気的に接続するための外部装置接続用端
子で、この端子５は、前記制御基板１の上面に接合さ
れ、上端が外囲ケース（図示せず）より上方へ突出する
ように形成されている。Reference numeral 5 denotes an external device connection terminal for electrically connecting a circuit provided on the control board 1 to an external device (not shown). The terminal 5 is joined to the upper surface of the control board 1 and has an upper end. Are formed so as to project upward from an outer case (not shown).
【０００６】６は半導体素子（図示せず）のＯＮ，ＯＦ
Ｆ制御を行う入力用制御ＩＣとしてのＰ側の制御ＩＣ、
７は半導体素子の出力を制御する出力用制御ＩＣとして
のＮ側の制御ＩＣで、これらのＩＣ６，７は制御基板１
の配線層３に接合されて制御基板１上に搭載されてい
る。Reference numeral 6 indicates ON / OF of a semiconductor element (not shown)
A control IC on the P side as an input control IC for performing F control,
Reference numeral 7 is an N-side control IC as an output control IC for controlling the output of the semiconductor element. These ICs 6 and 7 are the control board 1
And is mounted on the control board 1 by being bonded to the wiring layer 3.
【０００７】そして、これらの制御ＩＣ６，７が接続さ
れた配線層３は各制御ＩＣが接続されるＰ側回路，Ｎ側
回路が形成されており、後述する中継端子８を介して半
導体素子に接続されている。なお、Ｐ側回路およびＮ側
回路は制御基板１の下面側の配線層４にも形成され、配
線層３と同様にして中継端子８を介して半導体素子に接
続されている。The wiring layer 3 to which these control ICs 6 and 7 are connected is formed with a P-side circuit and an N-side circuit to which each control IC is connected, and is connected to a semiconductor element via a relay terminal 8 described later. It is connected. The P-side circuit and the N-side circuit are also formed in the wiring layer 4 on the lower surface side of the control substrate 1 and connected to the semiconductor element via the relay terminal 8 in the same manner as the wiring layer 3.
【０００８】８は配線層３，４に形成されたＰ側回路，
Ｎ側回路と不図示の半導体素子実装用基板とを接続する
ための中継端子である。この中継端子８は、上部が前記
基板本体２を貫通して各配線層３，４に電気的に接続さ
れており、下端部には不図示の半導体素子実装用基板に
接合される接合部８ａが形成されている。Reference numeral 8 is a P-side circuit formed on the wiring layers 3 and 4,
It is a relay terminal for connecting the N-side circuit and a semiconductor element mounting substrate (not shown). An upper portion of the relay terminal 8 penetrates the substrate body 2 and is electrically connected to the wiring layers 3 and 4, and a lower end portion of the relay terminal 8 is joined to a semiconductor element mounting substrate (not shown). Are formed.
【０００９】このように構成された制御基板１を備えた
半導体装置では、外部装置接続用端子５から例えばＯＮ
信号が入力されると、その信号は配線層３，４のＰ側回
路および中継端子８を介して半導体素子に伝えられる。
そして、Ｐ側回路中のＰ側制御ＩＣ６によって半導体素
子が動作されることになる。In the semiconductor device having the control board 1 thus constructed, for example, the external device connection terminal 5 is turned on.
When a signal is input, the signal is transmitted to the semiconductor element via the P-side circuit of the wiring layers 3 and 4 and the relay terminal 8.
Then, the semiconductor element is operated by the P-side control IC 6 in the P-side circuit.
【００１０】また、半導体素子の出力信号等は中継端子
８を介してＮ側回路に伝えられ、Ｎ側回路中のＮ側制御
ＩＣ７によって制御される。そして、Ｎ側回路によって
外部接続用端子５に伝えられ、そこから外部装置へ出力
される。The output signal of the semiconductor element is transmitted to the N-side circuit through the relay terminal 8 and controlled by the N-side control IC 7 in the N-side circuit. Then, it is transmitted to the external connection terminal 5 by the N-side circuit and is output from there to the external device.
【００１１】[0011]
【発明が解決しようとする課題】しかるに、上述した制
御基板１を使用した半導体装置では、制御基板の制御Ｉ
Ｃが誤動作しやすいという問題があった。これは、Ｐ側
回路やＮ側回路にノイズが入るからであった。However, in the semiconductor device using the control board 1 described above, the control I of the control board is used.
There is a problem that C easily malfunctions. This is because noise enters the P-side circuit and the N-side circuit.
【００１２】すなわち、Ｐ側回路とＮ側回路とが上下に
位置する配線層３，４に形成されている関係から、一方
の回路の信号線が他方の回路の信号線と交差してしま
い、その交差部分においてＰ側回路やＮ側回路に他方の
回路から生じるノイズが入ってしまう。交差しなくて
も、例えば配線層３に２つの回路が混在して一方の回路
の信号線が他方の回路の信号線に近接し、その近接部分
でノイズが入ることもあった。That is, because the P-side circuit and the N-side circuit are formed in the wiring layers 3 and 4 located above and below, the signal line of one circuit crosses the signal line of the other circuit, At the intersection, noise generated from the other circuit enters the P-side circuit and the N-side circuit. Even if they do not intersect, for example, two circuits may coexist in the wiring layer 3 and the signal line of one circuit may be close to the signal line of the other circuit, and noise may be introduced in the vicinity.
【００１３】そのような不具合を解消するには信号線ど
うしの間隔をノイズが伝わらない程度まで拡げればよい
が、そのようにすると制御基板１が大型化してしまう。In order to solve such a problem, the distance between the signal lines may be widened to the extent that noise is not transmitted, but if this is done, the control board 1 becomes large.
【００１４】さらに、ノイズとしては、信号線間を伝わ
って浸入する以外に、半導体素子実装用基板側から制御
基板１の下面に位置する配線層４に伝わるものもあっ
た。In addition to the noise penetrating through the signal lines, the noise may be transmitted from the semiconductor element mounting substrate side to the wiring layer 4 located on the lower surface of the control substrate 1.
【００１５】[0015]
【課題を解決するための手段】第１の発明に係る半導体
装置は、制御回路基板の配線層を２つの領域に画成する
と共に、各配線層を入力用中継端子および出力用中継端
子を介して半導体素子の入力側電極および出力側電極に
それぞれ接続し、この制御回路基板における放熱基板と
対向する面に電磁シールド層を設けたものである。In a semiconductor device according to a first aspect of the present invention, a wiring layer of a control circuit board is defined in two regions, and each wiring layer is provided with an input relay terminal and an output relay terminal. Is connected to the input side electrode and the output side electrode of the semiconductor element, and an electromagnetic shield layer is provided on the surface of the control circuit board facing the heat dissipation board.
【００１６】第２の発明に係る半導体装置は、制御回路
基板を、２つの領域に画成された配線層が上下両面にそ
れぞれ設けられた基板本体を複数枚上下に並べて形成
し、各基板本体の一方の配線層を半導体素子の入力側電
極に入力用中継端子を介して接続すると共に、他方の配
線層を半導体素子の出力側電極に出力用中継端子を介し
て接続し、この制御回路基板における最も放熱基板に近
い配線層を電磁シールド層としたものである。In a semiconductor device according to a second aspect of the present invention, a control circuit board is formed by vertically arranging a plurality of board main bodies each having wiring layers defined in two regions provided on upper and lower surfaces respectively. One of the wiring layers is connected to the input side electrode of the semiconductor element via the input relay terminal, and the other wiring layer is connected to the output side electrode of the semiconductor element via the output relay terminal. The wiring layer closest to the heat dissipation substrate is used as an electromagnetic shield layer.
【００１７】[0017]
【作用】入力用中継端子に接続された入力側回路の信号
線と、出力用中継端子に接続された出力側回路の信号線
とは、交差したり、他方の回路の信号線に近接すること
がなくなる。また、電磁シールド層が放熱基板側から制
御回路基板へ入るノイズを遮断する。[Function] The signal line of the input side circuit connected to the input relay terminal and the signal line of the output side circuit connected to the output relay terminal should intersect or be close to the signal line of the other circuit. Disappears. Further, the electromagnetic shield layer blocks noise that enters the control circuit board from the heat dissipation board side.
【００１８】[0018]
【実施例】実施例１．以下、本発明の一実施例を図１お
よび図２によって詳細に説明する。図１は本発明に係る
半導体装置を示す断面図、図２は本発明に係る半導体装
置に使用する制御回路基板の構成を示す断面図である。EXAMPLES Example 1. An embodiment of the present invention will be described in detail below with reference to FIGS. 1 and 2. FIG. 1 is a sectional view showing a semiconductor device according to the present invention, and FIG. 2 is a sectional view showing a configuration of a control circuit board used in the semiconductor device according to the present invention.
【００１９】これらの図において、１１は本発明に係る
半導体装置の外囲ケースで、この外囲ケース１１は、枠
体１２と、この枠体１２の下部開口部を閉塞するベース
板１３と、枠体１２の上部開口部を閉塞する蓋体（図示
せず）等とから構成されている。なお、この外囲ケース
１１内には、従来の半導体装置と同様にしてシリコンゲ
ル等のゲル物質（図示せず）が充填されると共に、その
ゲル物質を封止する樹脂層（図示せず）が設けられてい
る。In these figures, reference numeral 11 denotes an outer case of the semiconductor device according to the present invention, which includes a frame body 12 and a base plate 13 for closing a lower opening of the frame body 12. The frame 12 includes a lid (not shown) that closes the upper opening of the frame 12. Incidentally, a gel material (not shown) such as silicon gel is filled in the outer case 11 as in the conventional semiconductor device, and a resin layer (not shown) for sealing the gel material. Is provided.
【００２０】前記ベース板１３の上面には放熱基板１４
が接合され、その放熱基板１４上にはパワーデバイスと
しての半導体素子１５が実装されている。半導体素子１
５の電極（図示せず）は放熱基板１４上に形成された配
線パターン（図示せず）にワイヤボンディングされてい
る。そして、その配線パターンには、後述する回路基板
に接続される入力用中継端子１６と出力用中継端子１７
とが立てた状態で接合されている。A heat dissipation board 14 is provided on the upper surface of the base plate 13.
Are bonded, and the semiconductor element 15 as a power device is mounted on the heat dissipation board 14. Semiconductor element 1
The electrode 5 (not shown) is wire bonded to a wiring pattern (not shown) formed on the heat dissipation board 14. The wiring pattern has an input relay terminal 16 and an output relay terminal 17 connected to a circuit board described later.
They are joined together in an upright position.
【００２１】１８は制御基板で、この制御基板１８は２
枚の基板本体１９，２０を重ねて形成され、前記中継端
子１６，１７が両基板本体を上下に貫通した状態で外囲
ケース１１に対して支持固定されている。そして、この
制御基板１８を構成する基板本体１９，２０は、上下両
面に銅パターンからなる配線層２１〜２４が形成されて
おり、上側に位置する基板本体１９の上面の配線層２１
にＰ側の制御ＩＣ２５およびＮ側の制御ＩＣ２６が搭載
されている。これらの制御ＩＣ２５，２６は従来の半導
体装置で使用したものと同等のものであるので、ここに
おいて詳細な説明は省略する。Reference numeral 18 is a control board.
The substrate bodies 19 and 20 are superposed on each other, and the relay terminals 16 and 17 are supported and fixed to the enclosure case 11 while vertically penetrating both substrate bodies. The board bodies 19 and 20 that form the control board 18 have wiring layers 21 to 24 formed of copper patterns on both upper and lower surfaces thereof, and the wiring layer 21 on the upper surface of the board body 19 located on the upper side.
A control IC 25 on the P side and a control IC 26 on the N side are mounted on the. Since these control ICs 25 and 26 are the same as those used in the conventional semiconductor device, detailed description thereof will be omitted here.
【００２２】なお、図１および図２では、制御基板１８
の構成を理解しやすくするために配線層２１〜２４を基
板本体１９，２０から離間させて描いたが、実際には配
線層２１〜２４は基板本体１９，２０の上面あるいは下
面に密着している。また、基板本体１９，２０は、配線
層どうしが接触しない程度に近接されている。In FIGS. 1 and 2, the control board 18 is used.
Although the wiring layers 21 to 24 are drawn apart from the substrate bodies 19 and 20 in order to facilitate understanding of the configuration, the wiring layers 21 to 24 are actually adhered to the upper surface or the lower surface of the substrate bodies 19 and 20. There is. The board bodies 19 and 20 are close to each other so that the wiring layers do not contact each other.
【００２３】また、基板本体１９，２０の各配線層２１
〜２４は、図２中Ａで示すＰ側領域とＢで示すＮ側領域
とにそれぞれ画成されており、前記入力用中継端子１６
はＰ側領域に位置する配線層２１ａ，２２ａ，２３ａお
よび２４ａに接続され、出力用中継端子１７は配線層２
１ｂ，２２ｂ，２３ｂおよび２４ｂに接続されている。
さらに、前記Ｐ側の制御ＩＣ２５は配線層２１ａに接続
され、Ｎ側の制御ＩＣ２６は配線層２１ｂに接続されて
いるIn addition, each wiring layer 21 of the substrate bodies 19 and 20
2 to 24 are respectively defined in a P-side area indicated by A and an N-side area indicated by B in FIG. 2, and the input relay terminal 16 is provided.
Is connected to the wiring layers 21a, 22a, 23a and 24a located in the P side region, and the output relay terminal 17 is connected to the wiring layer 2
It is connected to 1b, 22b, 23b and 24b.
Further, the control IC 25 on the P side is connected to the wiring layer 21a, and the control IC 26 on the N side is connected to the wiring layer 21b.
【００２４】そして、Ｐ側の制御ＩＣ２５と接続される
入力側回路（以下、単にＰ側回路という）が配線層２１
〜２３のＰ側領域となる部分に形成され、Ｎ側の制御Ｉ
Ｃ２６と接続される出力側回路（以下、単にＮ側回路と
いう）が配線層２１〜２３のＮ側領域となる部分に形成
されている。すなわち、Ｐ側回路は配線層２１ａ，２２
ａおよび２３ａの３層にわたって形成され、Ｎ側回路は
配線層２１ｂ，２２ｂおよび２３ｂの３層にわたって形
成されることになる。The input side circuit (hereinafter, simply referred to as P side circuit) connected to the P side control IC 25 is the wiring layer 21.
Is formed on the P-side region of 23 to 23, and the control I on the N-side
An output side circuit (hereinafter, simply referred to as an N side circuit) connected to C26 is formed in a portion to be an N side region of the wiring layers 21 to 23. That is, the P-side circuit has wiring layers 21a, 22.
It is formed over three layers of a and 23a, and the N-side circuit is formed over three layers of wiring layers 21b, 22b and 23b.
【００２５】各配線層のうち最も下側に位置して放熱基
板１４と対向する配線層２４は、Ｐ側回路やＮ側回路が
形成されてはおらず、電磁シールド層を構成している。
本実施例では上述したようにＰ側領域に位置する配線層
２４ａが入力用中継端子１６に接続され、Ｎ側領域に位
置する配線層２４ｂが出力用中継端子１７に接続されて
いる。そして、これらの配線層２４ａ，２４ｂに接続さ
れる中継端子１６，１７は半導体素子１５のエミッタに
電気的に接続されている。なお、エミッタに接続する以
外にもＰ側回路の電源やＮ側回路の電源にそれぞれ接続
することもできる。The wiring layer 24, which is located at the lowermost side of each wiring layer and faces the heat dissipation substrate 14, does not have a P-side circuit or an N-side circuit formed therein, but constitutes an electromagnetic shield layer.
In this embodiment, as described above, the wiring layer 24a located in the P side region is connected to the input relay terminal 16 and the wiring layer 24b located in the N side region is connected to the output relay terminal 17. The relay terminals 16 and 17 connected to the wiring layers 24a and 24b are electrically connected to the emitter of the semiconductor element 15. Instead of connecting to the emitter, it is also possible to connect to the power supply of the P-side circuit and the power supply of the N-side circuit, respectively.
【００２６】２７は制御基板１８のＰ側回路およびＮ側
回路を不図示の外部装置に接続するための外部装置接続
用端子である。この端子２７は、制御基板１８の上面と
なる配線層２１ａに接合され、上端が外囲ケース（図示
せず）より上方へ突出するように形成されている。この
端子２７とＮ側回路用端子２７とＮ側回路とは、Ｎ側回
路専用の出力配線パターン（図示せず）を介して導通さ
れている。なお、この端子２７としてはＰ側回路用のも
のとＮ側回路用のものとで別々に設けることもできる。Reference numeral 27 is an external device connection terminal for connecting the P-side circuit and the N-side circuit of the control board 18 to an external device (not shown). The terminal 27 is joined to the wiring layer 21a which is the upper surface of the control board 18, and is formed so that the upper end thereof projects upward from an enclosure case (not shown). The terminal 27 and the N-side circuit terminal 27 are electrically connected to the N-side circuit via an output wiring pattern (not shown) dedicated to the N-side circuit. The terminals 27 may be separately provided for the P-side circuit and the N-side circuit.
【００２７】このように構成された制御基板１８を備え
た半導体装置では、外部装置接続用端子２７から信号が
入力されると、その信号は配線層２１ａ，２２ａおよび
２３ａに形成されたＰ側回路を介して入力用中継端子１
６に伝えられ、その入力用中継端子１６から半導体素子
１５へ伝えられる。そして、Ｐ側の制御ＩＣ２５によっ
て半導体素子１５が動作されることになる。In the semiconductor device having the control board 18 thus constructed, when a signal is input from the external device connecting terminal 27, the signal is supplied to the P-side circuit formed in the wiring layers 21a, 22a and 23a. Input relay terminal 1 via
6 is transmitted to the semiconductor element 15 from the input relay terminal 16. Then, the semiconductor element 15 is operated by the control IC 25 on the P side.
【００２８】また、半導体素子１５の出力信号等は出力
用中継端子１７を介してＮ側回路へ伝えられ、Ｎ側回路
中の制御ＩＣ２６によって制御される。そして、Ｎ側回
路から外部接続用端子２７に伝えられ、そこから外部装
置へ出力される。The output signal of the semiconductor element 15 is transmitted to the N-side circuit via the output relay terminal 17 and controlled by the control IC 26 in the N-side circuit. Then, it is transmitted from the N-side circuit to the external connection terminal 27 and is output from there to an external device.
【００２９】したがって、本発明に係る半導体装置で
は、入力用中継端子１６に接続されたＰ側回路の信号線
と、出力用中継端子１７に接続されたＮ側回路の信号線
とは、交差したり、他方の回路の信号線に近接すること
がなくなる。このため、Ｐ側回路やＮ側回路に他方の回
路からノイズが入ることがなくなる。また、最も下側に
位置する配線層２４が電磁シールド層となるので、放熱
基板１４側から制御基板１８へ入るノイズが遮断され
る。Therefore, in the semiconductor device according to the present invention, the signal line of the P-side circuit connected to the input relay terminal 16 and the signal line of the N-side circuit connected to the output relay terminal 17 cross each other. Or the signal line of the other circuit is not brought close to. Therefore, noise does not enter the P-side circuit or the N-side circuit from the other circuit. Further, since the wiring layer 24 located at the lowermost side serves as an electromagnetic shield layer, noise that enters the control board 18 from the heat dissipation board 14 side is blocked.
【００３０】実施例２．上記実施例では４層の配線層の
うち上側の３層（配線層２１〜２３）を回路として使用
し、最下部の配線層２４電磁シールド層として使用した
例を示したが、本発明はそのような限定にとらわれるこ
となく、各基板本体１９，２０の上面に設けられた配線
層２１，２３に回路を形成し、それら回路形成用配線層
の直下に位置する配線層（基板本体１９，２０の下面側
の配線層）２２，２４を電磁シールド層とすることもで
きる。このようにしても前記第１実施例と同等の効果が
得られる。Example 2. In the above-described embodiment, an example is shown in which the upper three layers (wiring layers 21 to 23) of the four wiring layers are used as a circuit and the lowermost wiring layer 24 is used as an electromagnetic shield layer. Without being limited to such a limitation, circuits are formed on the wiring layers 21 and 23 provided on the upper surfaces of the respective substrate bodies 19 and 20, and the wiring layers (the substrate bodies 19 and 20 located directly below the circuit forming wiring layers) are formed. The wiring layers 22 and 24 on the lower surface side of can be used as electromagnetic shield layers. Even in this case, the same effect as that of the first embodiment can be obtained.
【００３１】実施例３．また、配線層２１〜２３のうち
回路が形成される配線層には、信号線と隣合う位置に電
磁シールド用の配線パターンを形成することもできる。
なお、その電磁シールド用配線パターンには半導体素子
のエミッタや、回路電源を接続することもできる。Example 3. Further, in the wiring layer in which the circuit is formed among the wiring layers 21 to 23, a wiring pattern for electromagnetic shielding can be formed at a position adjacent to the signal line.
The electromagnetic shield wiring pattern may be connected to an emitter of a semiconductor element or a circuit power supply.
【００３２】実施例４．さらに、上記実施例では２枚の
基板本体１９，２０を重ねて制御基板１８を形成した例
を示したが、本発明はそのような限定にとらわれること
なく、制御基板１８としては基板本体を１枚だけ使用し
て形成することもできる。Example 4. Further, in the above-mentioned embodiment, the example in which the control board 18 is formed by stacking the two board bodies 19 and 20 is shown, but the present invention is not limited to such a limitation, and the control board 18 may be a board body. It can also be formed by using only one sheet.
【００３３】実施例５．加えて、図１および図２で示し
た実施例では半導体装置としてＩＧＢＴを用いた例を示
したが、本発明は、ＩＧＢＴ以外にパワーＭＯＳ ＦＥ
Ｔやバイポーラトランジスタ等にも適用することができ
る。Example 5. In addition, although the embodiment shown in FIGS. 1 and 2 shows an example in which the IGBT is used as the semiconductor device, the present invention is not limited to the IGBT and the power MOS FE is used.
It can also be applied to T and bipolar transistors.
【００３４】[0034]
【発明の効果】以上説明したように第１の発明に係る半
導体装置は、制御回路基板の配線層を２つの領域に画成
すると共に、各配線層を入力用中継端子および出力用中
継端子を介して半導体素子の入力側電極および出力側電
極にそれぞれ接続し、この制御回路基板における放熱基
板と対向する面に電磁シールド層を設けたものであり、
第２の発明に係る半導体装置は、制御回路基板を、２つ
の領域に画成された配線層が上下両面にそれぞれ設けら
れた基板本体を複数枚上下に並べて形成し、各基板本体
の一方の配線層を半導体素子の入力側電極に入力用中継
端子を介して接続すると共に、他方の配線層を半導体素
子の出力側電極に出力用中継端子を介して接続し、この
制御回路基板における最も放熱基板に近い配線層を電磁
シールド層としたため、入力用中継端子に接続された入
力側回路の信号線と、出力用中継端子に接続された出力
側回路の信号線とは、交差したり、他方の回路の信号線
に近接することがなくなる。また、電磁シールド層が放
熱基板側から制御回路基板へ入るノイズを遮断する。As described above, in the semiconductor device according to the first aspect of the present invention, the wiring layers of the control circuit board are defined in two regions, and each wiring layer has an input relay terminal and an output relay terminal. It is connected to the input side electrode and the output side electrode of the semiconductor element respectively, and an electromagnetic shield layer is provided on the surface of the control circuit board facing the heat dissipation board.
In a semiconductor device according to a second aspect of the present invention, a control circuit board is formed by vertically arranging a plurality of board main bodies each having wiring layers defined in two regions provided on both upper and lower surfaces thereof. The wiring layer is connected to the input side electrode of the semiconductor element via the input relay terminal, and the other wiring layer is connected to the output side electrode of the semiconductor element via the output relay terminal. Since the wiring layer close to the board is used as the electromagnetic shield layer, the signal line of the input side circuit connected to the input relay terminal and the signal line of the output side circuit connected to the output relay terminal may cross or It will no longer be close to the signal line of the circuit. Further, the electromagnetic shield layer blocks noise that enters the control circuit board from the heat dissipation board side.
【００３５】したがって、入力側回路や出力側回路に他
方の回路で生じたノイズが入ったり、放熱基板側からノ
イズが入ったりすることがなくなるので、ノイズに起因
して半導体装置が誤動作するのを確実に防ぐことがで
き、信頼性の高い半導体装置を得ることができる。Therefore, the noise generated in the other circuit does not enter the input side circuit and the output side circuit, and the noise does not enter from the heat dissipation board side. Therefore, the semiconductor device is prevented from malfunctioning due to the noise. A semiconductor device that can be reliably prevented and has high reliability can be obtained.
【図１】本発明に係る半導体装置を示す断面図である。FIG. 1 is a sectional view showing a semiconductor device according to the present invention.
【図２】本発明に係る半導体装置に使用する制御回路基
板の構成を示す断面図である。FIG. 2 is a cross-sectional view showing a configuration of a control circuit board used for the semiconductor device according to the present invention.
【図３】従来の半導体装置に使用する制御基板の構成を
示す断面図である。FIG. 3 is a cross-sectional view showing a configuration of a control board used in a conventional semiconductor device.
１１ 外囲ケース １４ 放熱基板 １５ 半導体素子 １６ 入力用中継端子 １７ 出力用中継端子 １８ 制御回路基板 １９ 基板本体 ２０ 基板本体 ２１ 配線層 ２２ 配線層 ２３ 配線層 ２４ 配線層 ２７ 外部装置接続用端子 11 Enclosure Case 14 Heat Dissipation Board 15 Semiconductor Element 16 Input Relay Terminal 17 Output Relay Terminal 18 Control Circuit Board 19 Board Body 20 Board Body 21 Wiring Layer 22 Wiring Layer 23 Wiring Layer 24 Wiring Layer 27 External Device Connection Terminal
Claims (2)
の放熱基板側の半導体素子用電極に中継端子を介して電
気的に接続された外部装置接続用制御回路基板とが外囲
ケース内に設けられた半導体装置において、前記制御回
路基板の配線層を２つの領域に画成すると共に、各配線
層を入力用中継端子および出力用中継端子を介して半導
体素子の入力側電極および出力側電極にそれぞれ接続
し、この制御回路基板における放熱基板と対向する面に
電磁シールド層を設けたことを特徴とする半導体装置。1. A heat dissipation board on which a semiconductor element is mounted, and an external device connection control circuit board electrically connected to a semiconductor element electrode on the heat dissipation board side via a relay terminal are provided in an outer case. In the provided semiconductor device, the wiring layer of the control circuit board is defined into two regions, and each wiring layer is provided with an input side electrode and an output side electrode of the semiconductor element via an input relay terminal and an output relay terminal. And a magnetic shield layer on the surface of the control circuit board facing the heat dissipation board.
の放熱基板側の半導体素子用電極に中継端子を介して電
気的に接続された外部装置接続用制御回路基板とが外囲
ケース内に設けられた半導体装置において、前記制御回
路基板を、２つの領域に画成された配線層が上下両面に
それぞれ設けられた基板本体を複数枚上下に並べて形成
し、各基板本体の一方の配線層を半導体素子の入力側電
極に入力用中継端子を介して接続すると共に、他方の配
線層を半導体素子の出力側電極に出力用中継端子を介し
て接続し、この制御回路基板における最も放熱基板に近
い配線層を電磁シールド層としたことを特徴とする半導
体装置。2. A heat dissipation board on which a semiconductor element is mounted, and an external device connecting control circuit board electrically connected to a semiconductor element electrode on the heat dissipation board side via a relay terminal are provided in an outer case. In the provided semiconductor device, the control circuit board is formed by vertically arranging a plurality of board main bodies in which wiring layers defined in two regions are provided on upper and lower surfaces respectively, and one wiring layer of each board main body is formed. Is connected to the input side electrode of the semiconductor element via the input relay terminal, and the other wiring layer is connected to the output side electrode of the semiconductor element via the output relay terminal. A semiconductor device characterized in that an adjacent shield layer is an electromagnetic shield layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4106254A JP3055302B2 (en) | 1992-04-24 | 1992-04-24 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4106254A JP3055302B2 (en) | 1992-04-24 | 1992-04-24 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05299876A true JPH05299876A (en) | 1993-11-12 |
| JP3055302B2 JP3055302B2 (en) | 2000-06-26 |
Family
ID=14428971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4106254A Expired - Lifetime JP3055302B2 (en) | 1992-04-24 | 1992-04-24 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3055302B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5497291A (en) * | 1991-12-26 | 1996-03-05 | Fuji Electric Co., Ltd. | Power semiconductor device including terminal plates located between two substrates that functions as electrical connectors and mechanical supports |
| FR2813438A1 (en) * | 2000-08-24 | 2002-03-01 | Mitsubishi Electric Corp | SEMICONDUCTOR POWER MODULE |
| JP2010278093A (en) * | 2009-05-27 | 2010-12-09 | Diamond Electric Mfg Co Ltd | On-vehicle semiconductor device |
| CN102821584A (en) * | 2011-06-09 | 2012-12-12 | 株式会社丰田自动织机 | Heat release device |
| KR20160069894A (en) * | 2014-12-09 | 2016-06-17 | 주식회사 솔루엠 | Semiconductor package |
| CN112913132A (en) * | 2018-11-01 | 2021-06-04 | 三菱电机株式会社 | Power conversion device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153195A (en) * | 1984-01-20 | 1985-08-12 | マスプロ電工株式会社 | Electronic device |
| JPS6122698A (en) * | 1984-07-03 | 1986-01-31 | ヒューレット・パッカード・カンパニー | Electronic circuit module |
| JPS6359386U (en) * | 1986-10-06 | 1988-04-20 | ||
| JPH0286199U (en) * | 1988-12-21 | 1990-07-09 | ||
| JPH02129763U (en) * | 1989-03-31 | 1990-10-25 |
-
1992
- 1992-04-24 JP JP4106254A patent/JP3055302B2/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153195A (en) * | 1984-01-20 | 1985-08-12 | マスプロ電工株式会社 | Electronic device |
| JPS6122698A (en) * | 1984-07-03 | 1986-01-31 | ヒューレット・パッカード・カンパニー | Electronic circuit module |
| JPS6359386U (en) * | 1986-10-06 | 1988-04-20 | ||
| JPH0286199U (en) * | 1988-12-21 | 1990-07-09 | ||
| JPH02129763U (en) * | 1989-03-31 | 1990-10-25 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5497291A (en) * | 1991-12-26 | 1996-03-05 | Fuji Electric Co., Ltd. | Power semiconductor device including terminal plates located between two substrates that functions as electrical connectors and mechanical supports |
| FR2813438A1 (en) * | 2000-08-24 | 2002-03-01 | Mitsubishi Electric Corp | SEMICONDUCTOR POWER MODULE |
| US6509629B2 (en) | 2000-08-24 | 2003-01-21 | Mitsubishi Denki Kabushiki Kaisha | Power module |
| JP2010278093A (en) * | 2009-05-27 | 2010-12-09 | Diamond Electric Mfg Co Ltd | On-vehicle semiconductor device |
| CN102821584A (en) * | 2011-06-09 | 2012-12-12 | 株式会社丰田自动织机 | Heat release device |
| JP2012256714A (en) * | 2011-06-09 | 2012-12-27 | Toyota Industries Corp | Heat radiator |
| KR20160069894A (en) * | 2014-12-09 | 2016-06-17 | 주식회사 솔루엠 | Semiconductor package |
| CN112913132A (en) * | 2018-11-01 | 2021-06-04 | 三菱电机株式会社 | Power conversion device |
| EP3876408A4 (en) * | 2018-11-01 | 2021-12-22 | Mitsubishi Electric Corporation | Power conversion device |
| US11509236B2 (en) | 2018-11-01 | 2022-11-22 | Mitsubishi Electric Corporation | Power conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3055302B2 (en) | 2000-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5444297A (en) | Noise resistant semiconductor power module | |
| US7125749B2 (en) | Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages | |
| KR100608608B1 (en) | Semiconductor chip package having bonding pad structure of mixing type and manufacturing method thereof | |
| JPH1174433A (en) | Semiconductor device | |
| JP2003168758A (en) | Semiconductor device | |
| US5399904A (en) | Array type semiconductor device having insulating circuit board | |
| JPH05299876A (en) | Semiconductor device | |
| JPH0621330A (en) | Semiconductor power module | |
| JP3280823B2 (en) | Semiconductor device | |
| KR20090026612A (en) | Semiconductor package | |
| JP4086963B2 (en) | Power module | |
| JP3615672B2 (en) | Semiconductor device and wiring board used therefor | |
| JPS63136657A (en) | Both-side mounting electronic circuit device | |
| JPH05114776A (en) | Bare chip lsi mounting structure | |
| KR20010062929A (en) | Stack chip package | |
| JPH06112674A (en) | Heat sink for electronic part mounter | |
| JPH05121632A (en) | Semiconductor device | |
| JP3904273B2 (en) | Semiconductor device | |
| JPH08250651A (en) | Semiconductor package | |
| JPH03245769A (en) | Highly integrated power semiconductor module | |
| JPS6276753A (en) | Semiconductor device and manufacture thereof | |
| JPH0613535A (en) | Electronic part mounting apparatus | |
| JP3260422B2 (en) | IC package | |
| JPH05291468A (en) | Semiconductor device and multilayer circuit board | |
| JPH01161744A (en) | Semiconductor mounting device |