JPH05297915A - プログラマブル・コントローラのシーケンスシュミレータ - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 ミニコンピュータを用い、シーケンスのシュ
ミレーションが行なえるようにし、デバッグ作業時のメ
カ干渉による調整時間、また、総デバッグ時間を削減す
るプログラマブル・コントローラのシーケンスシュミレ
ータを提供する。 【構成】 プログラマブル・コントローラのシーケンス
の登録・変更手段（１１）と、これと協働するシーケン
ス登録ファイル及び入力シーケンスファイルを有する補
助記憶装置（１４）と、該装置（１４）と協働するシー
ケンスシュミレーションの実行手段（１２）と、該実行
手段（１２）と協働する入出力及び内部補助メモリを有
するメモリ領域（１５）と、補助記憶装置（１４）及び
メモリ領域（１５）と協働するメモリ領域への入力手段
（１３）と、登録・変更手段（１１）、及び表示装置
（１６）とを具備し、入力シーケンスファイルの入力順
にしたがって、入力操作が行なわれ、その出力状態を表
示装置（１６）で確認し、デバッグ作業を実行する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、装置制御等を行なう際
に使用するプログラマブル・コントローラのラダー方式
であるシーケンスのシュミレーションを行なうことがで
きるシーケンスシュミレータに関するものである。

【０００２】

【従来の技術】従来、プログラマブル・コントローラを
用いて制御等を行なう装置のシーケンスのデバッグ作業
は、実際に装置を動かしながら行なうか、又は入力ポー
トのセンサ、スイッチ等の代わりにスイッチボックス等
を接続して、１点ずつスイッチをＯＮ、ＯＦＦすること
で出力状態を確認するか、あるいはプログラマブル・コ
ントローラのデバッガを用いて入出力の強制セット、リ
セットを行ない、シーケンスの動きを見るという様な方
法で行なわれていた。

【０００３】図６にかかる従来のデバッグを装置と接続
して行なうデバッグ手順を示す。この図において、１は
ｎ個の出力ポート毎の単体動作を確認する手順であり、
ｘポート出力条件の入力を行い、内部補助メモリ接点を
強制的にオンし（ステップＳ１）、ｘポート出力がＯＫ
か否かを判断し（ステップＳ２）、その結果、ｘポート
出力がＯＫであれば、ｘポート出力条件の確認がＯＫか
否かを判断し（ステップＳ３）、その結果、ｘポート出
力がＯＫでない場合、また、ｘポート出力条件の確認が
ＯＫでない場合は、修正を行い（ステップＳ４）、ステ
ップＳ１へ戻る。ｘポート出力条件の確認がＯＫであれ
ば、ステップＳ１へ戻り、これをｎポート回繰り返し確
認を行う。

【０００４】２は連続して動作できる部分（Ａ出力→Ｂ
出力→Ｃ出力・・・）毎の確認作業手順であり、連続動
作可能部分のステップ動作を行い（ステップＳ５）、動
作確認がＯＫか否かを判断し（ステップＳ６）、その結
果、動作確認がＯＫでない場合は、修正を行い（ステッ
プＳ７）、ステップＳ５に戻る。動作確認がＯＫの場合
もステップＳ５に戻り、連続動作可能ブロック数回繰り
返し確認を行う。

【０００５】３は自動モードでの総合テスト手順であ
り、自動運転（ステップＳ８）を行い、各動作タイミン
グ確認がＯＫであるか否かを判断し（ステップＳ９）、
その結果、各動作タイミング確認がＯＫである場合に
は、連続テスト（ステップＳ１１）を行う。各動作タイ
ミング確認がＯＫでない場合は、修正を行い（ステップ
Ｓ１０）、ステップＳ８に戻る。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
プログラマブル・コントローラを用いた装置のデバッグ
作業は、実際に装置を動作させながら行なう方法では、
シーケンスの不具合により誤動作し機構（メカ）が干渉
してしまい、位置出し等の調整をやり直さなければなら
ないという危険性があった。また、スイッチボックスや
デバッガを使用した方法では、１点ずつ入力させ、チェ
ックを行なうので、メカの干渉する可能性は少なくなる
が、単体動作毎にデバッグを行ない、最終的に連続動作
させ、タイミング等を確認するといった作業になるの
で、多くの工数がかかるという問題点があった。

【０００７】本発明は、以上述べた問題点を解決するた
め、ミニコンピュータを用い、シーケンスのシュミレー
ションが行なえるようにし、デバッグ作業時のメカ干渉
による調整時間、また、総デバッグ時間を削減するプロ
グラマブル・コントローラのシーケンスシュミレータを
提供することを目的としている。

【０００８】

【課題を解決するための手段】本発明は、上記目的を達
成するために、プログラマブル・コントローラのシーケ
ンスシュミレータにおいて、プログラマブル・コントロ
ーラのシーケンスの登録・変更手段と、その登録・変更
手段と協働するシーケンス登録ファイル及び入力シーケ
ンスファイルを有する補助記憶装置と、その補助記憶装
置と協働するシーケンスシュミレーションの実行手段
と、そのシーケンスシュミレーションの実行手段と協働
する入出力及び内部補助メモリを有するメモリ領域と、
前記補助記憶装置及びメモリ領域と協働するメモリ領域
への入力手段と、前記登録・変更手段、シーケンスシュ
ミレーションの実行手段及びメモリ領域への入力手段と
協働する表示装置とを具備し、入力シーケンスファイル
の入力順にしたがって、入力操作が行なわれ、その出力
状態を前記表示装置で確認し、デバッグ作業を実行でき
るようにしたものである。

【０００９】

【作用】本発明によれば、上記したように、プログラマ
ブル・コントローラを用いた装置のシーケンスデバッグ
作業時において、プログラマブル・コントローラを使用
することなく、ミニコンピュータにシーケンスを登録
し、模擬的に入力操作を行なうと、どのような出力をど
ういうタイミングで出力するかを、ミニコンピュータの
表示装置（ＣＲＴ）上で確認することができる。

【００１０】

【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例を示すプ
ログラマブル・コントローラのシーケンスシュミレータ
の全体構成図である。この図に示すように、ミニコンピ
ュータ１０を用いる。

【００１１】そこで、１１はシーケンスをディスク上に
登録、変更を行なうタスク（ＳＥＱＥＮ）である。その
ファイル構成を図２に示す。つまり、１レコードにつ
き、左側に例えば、ＬＤ，ＡＮＤ等の命令語（最大１０
文字）を書き込むために５ワード分を、右側に出力ポー
トあるいはアドレスを書き込むための１ワード分を有す
る。

【００１２】１２はシュミレーションを実行するタスク
（ＳＥＱＲＵ）であり、１３はシュミレーション実行時
に、入力を模擬的にキー入力で行ない、メモリ領域に書
き込むか、又は入力操作を自動的に行なえるように入力
シーケンスファイルに入力順等を設定しておくタスク
（ＳＥＱＩＮ）である。そのファイル構成を図３に示
す。つまり、１レコードにつき、左側に入力ポートある
いはアドレスを書き込む１ワード分、右側にタイマ設定
値を書き込む１ワード分を有する。

【００１３】１４はシーケンス登録ファイル、入力シー
ケンスファイルを登録しておく補助記憶装置としてのデ
ィスクである。１５はプログラマブル・コントローラの
入出力ポート、内部補助メモリとして使用するミニコン
ピュータ上のメモリ領域である（内部補助メモリ領域の
アドレスは、コントローラにより変更可能）。シュミレ
ーション実行時には、まずＳＥＱＥＮタスク１１により
シーケンスの登録を行ない、ＳＥＱＲＵタスク１２、Ｓ
ＥＱＩＮタスク１３を起動させ、ＳＥＱＩＮタスク１３
で１点ずつキー入力で入力操作（指定アドレスをＯＮ）
を行なうか、又は予め入力シーケンスファイルを登録し
ておき、ファイル指定することにより登録されている入
力順、入力間隔時間に基づいて自動実行を行なう。ＳＥ
ＱＲＵタスク１２では、シーケンス登録ファイルから１
命令、１アドレスずつ入力、命令語を判断し、命令語毎
の処理へ分岐する。そして指定されたアドレスのデータ
と、それ以前の論理演算結果との演算を行なう。

【００１４】命令語が出力命令であれば、それまでの論
理演算結果により指定されたアドレスのＯＮ、ＯＦＦ又
は表示装置（ＣＲＴ）１６への出力を行ない、論理演算
関係のレジスタ、フラブ等のイニシャライズを行なう。
ＥＮＤ命令を検索すると、シーケンス登録ファイルの先
頭に戻る。図４にシーケンスシュミレーション実行時の
状態遷移を示す。また、図５にシーケンスシュミレーシ
ョンの実行例を示す。

【００１５】すなわち、図４において、通常命令語の場
合は、シーケンス登録ファイル、入力シーケンスファイ
ルを登録しておくディスク１４から、１命令、１アドレ
スの入力を行ない（ステップ）、その命令語の判断を
行ない（ステップ）、その命令語の実行（ＳＥＱＲ
Ｕ）を行ない（ステップ）、入出力、内部補助メモリ
領域１５を読み出し（ステップ）、次の１命令、１ア
ドレスの入力を行ない（ステップ）、それを順次繰り
返す。

【００１６】次に、出力命令語（入出力メモリ領域）の
場合は、上記ステップからステップまでは同じであ
るが、ステップの次に、メモリ領域１５の入出力メモ
リを検索し（ステップ）、表示装置（ＣＲＴ）へ出力
を行ない（ステップ）、１命令、１アドレスの入力へ
戻る（ステップ）。次に、出力命令語（内部補助メモ
リ領域）の場合は、出力命令語（入出力メモリ領域）の
場合の上記ステップからステップまでは同じである
が、ステップの後は、表示装置（ＣＲＴ）へ出力を行
なうことなく、１命令、１アドレスの入力へ戻る（ステ
ップ）。

【００１７】なお、シーケンス登録ファイル、入力シー
ケンスファイルを登録しておくディスク１４へは、ＳＥ
ＱＥＮタスク１１により、シーケンスの登録・変更を行
なうことができる。また、シーケンス登録ファイル、入
力シーケンスファイルを登録しておくディスク１４か
ら、メモリ領域１５の指定アドレスのセットあるいはリ
セットを行ない、メモリ領域１５にアクセスすることが
できる。

【００１８】次に、図５を用いてその実行例を説明す
る。ここで、ＳＥＱＲＵの内部制御情報としては、論理
演算結果レジスタＲＥＲＴ、スタックレジスタＳＴＲＴ
１，ＳＴＲＴ２，ＳＴＲＴ３、エンドフラグＥＮＦ、イ
ンタロックフラグＩＬＦ、シフトフラグＳＩＦそれぞれ
整数型１ワードが挙げられる。

【００１９】図５に示すような、命令語の実行（ＳＥＱ
ＲＵ）を行なう。この場合、図２に示したファイルに、
１レコード毎に、命令語と出力ポート又はアドレスが書
き込まれている。 （１）まず、ＬＤ ００００のサブルーチンの処理内容
は、エンドフラグＥＮＦが１なら０に、０ならシフトフ
ラグＳＩＦをチェックし、１ならスタックレジスタＳＴ
ＲＴ２→ＳＴＲＴ３とする。論理演算結果レジスタＲＥ
ＲＴをＳＴＲＴ２とする。シフトフラグＳＩＦが０な
ら、論理演算結果レジスタＲＥＲＴをスタックレジスタ
ＳＴＲＴ２でシフトフラグＳＩＦを１にして、論理演算
結果レジスタＲＥＲＴ←（００００）とする。

【００２０】（２）次に、ＡＮＤ ００１０のサブルー
チンの処理内容は、スタックレジスタＳＴＲＴ１←（０
０１０）とし、論理演算結果レジスタＲＥＲＴ←ＲＥＲ
ＴＡＮＤ ＳＴＲＴ１とする。つまり論理積をとる。 （３）次に、ＡＮＤ ＮＯＴ ００２０のサブルーチン
の処理内容は、スタックレジスタＳＴＲＴ１←（００２
０）とし、ＳＴＲＴ１をＮＯＴ変換し、論理演算結果レ
ジスタＲＥＲＴ←ＲＥＲＴ ＡＮＤ ＳＴＲＴ１とす
る。つまり、指定した信号の裏と論理積をとる。

【００２１】（４）次に、ＬＤ ＮＯＴ ００３０のサ
ブルーチンの処理内容は、エンドフラグＥＮＦが１なら
０に、０ならシフトフラグＳＩＦをチェックし、１なら
スタックレジスタＳＴＲＴ２→ＳＴＲＴ３とする。論理
演算結果レジスタＲＥＲＴをＳＴＲＴ２とし、シフトフ
ラグＳＩＦが０なら、論理演算結果レジスタＲＥＲＴを
スタックレジスタＳＴＲＴ２でシフトフラグＳＩＦを１
にして、論理演算結果レジスタＲＥＲＴ←（００３０）
とし、ＲＥＲＴをＮＯＴ変換する。

【００２２】（５）次に、ＡＮＤ ＮＯＴ ００４０の
サブルーチンの処理内容は、スタックレジスタＳＴＲＴ
１←（００４０）とし、ＳＴＲＴ１をＮＯＴ変換し、論
理演算結果レジスタＲＥＲＴ←ＲＥＲＴ ＡＮＤ ＳＴ
ＲＴ１とする。 （６）次に、ＯＲ ＬＤのサブルーチンの処理内容は、
論理演算結果レジスタＲＥＲＴ←ＲＥＲＴ ＯＲ ＳＴ
ＲＴ２とする。ここで、ＳＴＲＴ２は、（３）までの結
果を示す。

【００２３】（７）次に、ＬＤ ００５０のサブルーチ
ンの処理内容は、エンドフラグＥＮＦが１なら０に、０
ならシフトフラグＳＩＦをチェックし、１ならスタック
レジスタＳＴＲＴ２→ＳＴＲＴ３とする。論理演算結果
レジスタＲＥＲＴをＳＴＲＴ２とし、シフトフラグＳＩ
Ｆが０なら、論理演算結果レジスタＲＥＲＴをスタック
レジスタＳＴＲＴ２でシフトフラグＳＩＦを１にして、
論理演算結果レジスタＲＥＲＴ←（００５０）とする。
ここで、（６）までの結果は、スタックレジスタＳＴＲ
Ｔ２へセットする。

【００２４】（８）次に、ＯＲ ００６０のサブルーチ
ンの処理内容は、スタックレジスタＳＴＲＴ１←（００
６０）とする。論理演算結果レジスタＲＥＲＴ←ＲＥＲ
ＴＯＲ ＳＴＲＴ１とする。つまり、論理和をとる。 （９）次に、ＡＮＤ ＬＤのサブルーチンの処理内容
は、論理演算結果レジスタＲＥＲＴ←ＲＥＲＴ ＡＮＤ
ＳＴＲＴ２とする。ここで、ＳＴＲＴ２は（６）まで
の結果を示す。

【００２５】（１０）次に、ＡＮＤ １０００のサブル
ーチンの処理内容は、スタックレジスタＳＴＲＴ１←
（１０００）とし、論理演算結果レジスタＲＥＲＴ←Ｒ
ＥＲＴＡＮＤ ＳＴＲＴ１とする。つまり論理積をと
る。 （１１）次に、ＯＵＴ ０２００のサブルーチンの処理
内容は、論理演算結果レジスタＲＥＲＴが１なら表示装
置（ＣＲＴ）に出力する。

【００２６】（１２）次に、ＴＩＭ ０１０のサブルー
チンの処理内容は、パラメータ０１０、＃０００５でタ
イマタスクへパスし、設定値ＵＰでタイマタスクがＴＩ
Ｍ０１０←１とする。なお、本発明は上記実施例に限定
されるものではなく、本発明の趣旨に基づいて種々の変
形が可能であり、これらを本発明の範囲から排除するも
のではない。

【００２７】

【発明の効果】以上、詳細に説明したように、本発明に
よれば、プログラマブル・コントローラのシーケンスの
デバッグ作業をミニコンピュータ上で行なうことができ
るので、実機でのメカ干渉の危険性を回避できる。ま
た、スイッチボックス等を使用しなくてもよいため、作
業の簡略化を図ることができる。

【００２８】更に、装置製作時、あるいはメカ調整時に
デバッグ作業に入ることができるので、効率的な装置立
上げ作業を行なうことができる。

【図面の簡単な説明】

【図１】本発明の実施例を示すプログラマブル・コント
ローラのシーケンスシュミレータの全体構成図である。

【図２】本発明の実施例を示すＳＥＱＥＮのファイル構
成図である。

【図３】本発明の実施例を示すＳＥＱＩＮのファイル構
成図である。

【図４】本発明の実施例を示すシーケンスシュミレーシ
ョン実行時の状態遷移を示す図である。

【図５】本発明の実施例を示すシーケンスシュミレーシ
ョンの実行例を示す図である。

【図６】従来のデバッグを装置と接続して行なうデバッ
グ手順を示す図である。

【符号の説明】

１０ ミニコンピュータ １１ ＳＥＱＥＮタスク（シーケンスの登録・変更） １２ ＳＥＱＲＵタスク（シュミレーションの実行） １３ ＳＥＱＩＮタスク（メモリ領域への入力） １４ 補助記憶装置（ディスク） １５ メモリ領域 １６ 表示装置（ＣＲＴ）

Claims (1)

【特許請求の範囲】
1. 【請求項１】（ａ）プログラマブル・コントローラのシ
   ーケンスの登録・変更手段と、（ｂ）該登録・変更手段
   と協働するシーケンス登録ファイル及び入力シーケンス
   ファイルを有する補助記憶装置と、（ｃ）該補助記憶装
   置と協働するシーケンスシュミレーションの実行手段
   と、（ｄ）該シーケンスシュミレーションの実行手段と
   協働する入出力及び内部補助メモリを有するメモリ領域
   と、（ｅ）前記補助記憶装置及びメモリ領域と協働する
   メモリ領域への入力手段と、（ｆ）前記登録・変更手
   段、シーケンスシュミレーションの実行手段及びメモリ
   領域への入力手段と協働する表示装置とを具備し、
   （ｇ）入力シーケンスファイルの入力順にしたがって、
   入力操作が行なわれ、その出力状態を前記表示装置で確
   認し、デバッグ作業を実行可能なプログラマブル・コン
   トローラのシーケンスシュミレータ。